本發(fā)明涉及集成光學(xué)和微電子學(xué)技術(shù)，尤其是soi和體硅混合晶圓結(jié)構(gòu)及其制備方法。

背景技術(shù)：

近年來，隨著硅基集成光學(xué)發(fā)展，絕緣體上硅(soi)材料以其良好的導(dǎo)波性能在導(dǎo)波光學(xué)器件和光電子器件方面獲得了越來越廣泛的應(yīng)用，光路電路單片集成已成為必然趨勢。而硅基微電子代工廠加工電路的絕大部分成熟工藝是基于體硅襯底的，重新開發(fā)基于soi襯底的工藝又需要一定的開發(fā)周期。因此開發(fā)soi和體硅混合晶圓襯底以作為光路電路單片集成芯片的襯底，即可以滿足光路電路單片集成中的光路部分對soi晶圓襯底的需要，也可以滿足其電路部分對體硅襯底的需要，使已有的光路器件和已有的集成電路工藝流程可以分開進行，最終實現(xiàn)光路電路單片集成成為可能。

目前，已經(jīng)存在一種較復(fù)雜的混合晶圓襯底制備方法(參考文獻『us8877600b2』)，需要通過選擇性外延工藝(seg)生長出體硅層，并需要對體硅結(jié)構(gòu)與soi結(jié)構(gòu)之間的多晶硅區(qū)域進行刻蝕，形成圖22所示的結(jié)構(gòu)。除了復(fù)雜seg工藝的要求外，已存方法的缺點還在于缺乏有效的平坦化和最終soi頂硅層厚度的控制方法。

本發(fā)明通過對硅基微電子代工廠加工工藝的分析，以及實際的技術(shù)開發(fā)，提出了容易實現(xiàn)并且加工精度可控的基于平坦化工藝的混合晶圓制備方法。關(guān)于本發(fā)明中要求受保護的實施例的簡要說明在下文中陳述，但不作為對本發(fā)明范圍的限制。已簡要概括的本發(fā)明的實施例的其他細節(jié)，和/或本發(fā)明的其他實施例將在下文中“具體實施方式”中得到陳述。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種soi結(jié)構(gòu)和體硅結(jié)構(gòu)共襯底的混合晶圓制備方法，能夠使光器件和集成電路單片集成的工藝流程標(biāo)準(zhǔn)化，充分利用硅基微電子代工廠已有的集成電路工藝流程，加速在商用cmos代工廠進 行光電集成芯片制備的進程。

本發(fā)明為解決上述技術(shù)問題而采用的技術(shù)方案是提供soi和體硅混合晶圓的制備方法，主要包括如下步驟：s1：在待加工的soi晶圓表面沉積一層掩膜層；s2：去除掩膜層、頂硅層和埋氧層的一部分，形成一個露出體硅襯底的窗口；s3：進行常規(guī)硅外延生長，在窗口內(nèi)生長單晶硅層，在掩膜層上生長多晶硅層或者不生長(取決于采用的外延的方法)；s4：如果需要，采用平坦化方法去除掩膜層上的多晶硅層，并使在窗口內(nèi)生長的單晶硅層的上表面與掩膜層的的上表面共面；s5：剝離掩膜層至露出soi晶圓頂硅層的上表面；并再次采用平坦化方法進行表面處理，使窗口內(nèi)單晶硅上表面和soi晶圓頂硅層上表面共面，得到本發(fā)明公開的混合晶圓。

上述工藝制備步驟，如果完整實施，將得到圖3所示的soi和體硅混合晶圓結(jié)構(gòu)。如果將s5步驟省去，則得到圖8所示的混合晶圓結(jié)構(gòu)。

上述的soi和體硅混合晶圓制備方法，其中，s4平坦化步驟可采用化學(xué)機械研磨平坦化工藝和光刻膠刻蝕平坦化工藝。如采用光刻膠刻蝕平坦化工藝，即用光刻膠覆蓋待平坦化晶圓表面，再進行整張晶圓的刻蝕，光刻膠和硅之間的刻蝕選擇比為0.8∶1到1∶1.2。

上述的soi和體硅混合晶圓制備方法，其中，所述窗口內(nèi)生長的單晶硅的上表面比所述掩膜層上表面高。

上述的soi和體硅混合晶圓制備方法，其中，所述窗口內(nèi)生長的單晶硅的上表面比所述起始soi晶圓的頂硅層上表面高，并且低于掩膜層上表面。

上述的soi和體硅混合晶圓制備方法，其中，在剝離掩膜層后所實施的平坦化工藝，包括使用氫離子注入和剝離氫離子注入層之上的硅層的步驟。

另soi和體硅混合晶圓結(jié)構(gòu)的制備方法：s1：在待加工的絕緣體上硅晶圓表面沉積一層掩膜層；s2：去除掩膜層、頂硅層和埋氧層的一部分，形成一個露出體硅襯底的窗口；s3：在形成窗口后的晶圓上沉積隔離介質(zhì)層，之后進行針對所述隔離介質(zhì)層的單方向刻蝕直至硅表面，使得剩余隔離介質(zhì)僅存在于所述窗口側(cè)壁；s4：進行選擇性硅外延生長，在所述窗口內(nèi)生長單晶硅層；s5：采用平坦化方法至掩膜層；s6：剝離掩膜層至露出soi晶圓頂硅層的上表面；并再次采用平坦化工藝進行表面處理，使所述窗口內(nèi)單晶硅上表面和soi晶圓頂層 硅上表面共面。

上述的soi和體硅混合晶圓制備方法，其中，所述窗口內(nèi)外延生長所形成的單晶硅上表面高于掩膜層上表面。

上述的soi和體硅混合晶圓制備方法，其中，所述窗口內(nèi)外延生長所形成的單晶硅上表面高于所述起始soi晶圓頂硅層的上表面，并且低于掩膜層上表面。

上述的soi和體硅混合晶圓制備方法，其中，在剝離掩膜層后所實施的平坦化工藝，包括使用氫離子注入和剝離氫離子注入層之上的硅層的步驟。

本發(fā)明對比現(xiàn)有技術(shù)有如下的有益效果：本發(fā)明提供了混合晶圓襯底的制備方法，利用本發(fā)明制備的混合晶圓襯底，通過一定的光刻對準(zhǔn)標(biāo)記設(shè)計和版圖設(shè)計規(guī)則的調(diào)整后，可以在不改變光器件工藝流程和集成電路工藝流程的條件下，實現(xiàn)光電集成芯片的制作。同時，本發(fā)明相比參考文獻降低了混合晶圓制備過程中的加工難度，并且最終制備的混合晶圓的體硅結(jié)構(gòu)和soi結(jié)構(gòu)區(qū)域的上表面共面，而采用參考文獻方法制備的混合晶圓上表面不共面。

附圖說明

圖1-2是本發(fā)明公開的soi和體硅混合晶圓制備的工藝流程圖。

圖3是本發(fā)明公開的soi和體硅混合晶圓示意圖。

圖4-11是本發(fā)明公開的soi和體硅混合晶圓制備方法的一個實施例流程示意圖。

圖12～13是本發(fā)明公開的另一個實施例中外延生長示意圖。

圖14是本發(fā)明公開的在圖3基礎(chǔ)上衍生的soi和體硅混合晶圓結(jié)構(gòu)示意圖。

圖15～21是本發(fā)明公開的soi和體硅混合晶圓制備方法的另一個實施例流程示意圖。

圖22～23是已有的一種混合晶圓結(jié)構(gòu)。

具體實施方式

本發(fā)明可以由很多不同的方式體現(xiàn)，這里也描述了本發(fā)明的一些特定實施例。這種描述只是對本發(fā)明原則的舉例說明，而非將本發(fā)明限制在特定的實施例范圍內(nèi)。

為了本發(fā)明之目的，除非另行說明，附圖中相同的數(shù)字應(yīng)指向同一特 征。

下面通過具體實施例并結(jié)合附圖對本發(fā)明進行詳細地說明：

本文中，我們稱體硅晶圓的這種結(jié)構(gòu)為體硅結(jié)構(gòu)；稱soi晶圓的這種結(jié)構(gòu)為soi結(jié)構(gòu)。

圖3是本發(fā)明公開的soi和體硅混合晶圓示意圖。如圖3所示，本發(fā)明公開的soi和體硅混合晶圓100包括了體硅結(jié)構(gòu)部分1和soi結(jié)構(gòu)部分2。體硅結(jié)構(gòu)部分1是由體硅襯底11、單晶硅外延層51和體硅區(qū)域周邊的多晶硅外延層55構(gòu)成，其中單晶硅外延層51和多晶硅外延層55是在體硅襯底11上通過外延工藝制備得到的。soi結(jié)構(gòu)2是由體硅襯底11、埋氧層31和頂硅層21構(gòu)成。在本發(fā)明公開的混合晶圓100中，體硅襯底11、埋氧層31和頂硅層21都出自于同一soi晶圓。圖1是該soi和體硅混合晶圓結(jié)構(gòu)加工的工藝流程圖，詳細的加工過程如下：

從圖4至圖11是本發(fā)明公開的soi和體硅混合晶圓制備方法的一個實施例流程圖。

圖4是一個標(biāo)準(zhǔn)的待加工的soi晶圓，該晶圓是由體硅襯底11、埋氧層31和頂硅層21構(gòu)成。

本發(fā)明的重點之一是平坦化處理。由于最后的平坦化(第2頁第9行：s5剝離掩膜層后的平坦化)需要消耗一部分soi頂硅層，待加工的soi晶圓的頂硅層21的厚度須選擇在比目標(biāo)厚度略厚一些。最佳選擇是平坦化的時候研磨掉一定厚度的soi頂硅層和體硅結(jié)構(gòu)的單晶硅層，確保soi結(jié)構(gòu)的頂硅層21上表面和體硅結(jié)構(gòu)1的上表面共面。平坦化過程中研磨掉的soi頂硅層厚度也不能過厚，過多的頂硅層研磨量會導(dǎo)致研磨終點控制精度變差，同時會導(dǎo)致soi結(jié)構(gòu)的頂硅層21在晶圓中心和邊緣的頂硅層厚度差異加大，影響產(chǎn)品的良品率。選擇頂硅層厚度比所需厚度較厚的soi晶圓，超出的厚度依據(jù)最終平坦化的工藝能力確定，通常選擇頂硅層厚度超出所需厚度20nm～60nm的soi晶圓。待加工的soi晶圓的體硅襯底11的類型和電阻率選擇，依據(jù)待制作的集成電路襯底的需求來制定，選擇與待制作的集成電路所需襯底類型和電阻率要求相一致的體硅襯底11。

圖5是在soi晶圓上采用化學(xué)氣相淀積工藝沉積一層掩膜層41。掩膜層41可以是任何合適的物質(zhì)材料，如氧化硅或氮化硅等材料。

在另一個實施例中，掩膜層41也可以由多層材料組合而成，如先沉積一層氧化硅材料，再沉積一層氮化硅材料，亦或者先沉積一層 氧化硅材料，再沉積一層多晶硅材料。本發(fā)明公開的掩膜層41的材料并不局限于上述所舉例的材料。

在另一個實施例中，掩膜層41中的氧化硅材料也可以是通過熱氧化工藝生長得到。

圖6是去除掩膜層41中位于將要制成體硅結(jié)構(gòu)區(qū)域上方的部分，通過光刻工藝和刻蝕工藝的圖形轉(zhuǎn)移技術(shù)形成刻蝕窗口33，把窗口區(qū)域的掩膜層41、頂硅層21和埋氧層31的部分刻蝕掉，直到露出體硅襯底11。

去除埋氧層31的方法可以是干法刻蝕或干法刻蝕加濕法腐蝕。埋氧層31的厚度通常是0.15um～2um，特殊的產(chǎn)品會有更厚的埋氧層。單獨的干法刻蝕埋氧層31容易操作，但易破壞體硅襯底11的上表面，導(dǎo)致在后續(xù)的硅外延生長時的外延層質(zhì)量下降。控制干法刻蝕時間到埋氧層31剩余厚度小于0.1um，然后采用濕法腐蝕進行處理，會保持體硅襯底11的上表面不受破壞，降低后續(xù)外延生長時外延層的缺陷數(shù)量。

圖7是在上述的加工過的soi晶圓上采用外延工藝生長硅外延層，在本實施例中，采用的是常規(guī)外延或稱埋入外延(beg)工藝，使得位于刻蝕窗口33處的體硅襯底11上生長單晶硅外延層51，掩膜層41上生長多晶硅外延層52，刻蝕窗口的邊界處有向窗口內(nèi)延伸約51度的多晶硅外延層55?？涛g窗口33中，生長的單晶硅外延層51和多晶硅外延層55的上表面高于掩膜層41的上表面。

在另一個實施例中，在刻蝕窗口33中，生長的單晶硅外延層51和多晶硅外延層55的上表面可低于掩膜層41的上表面，但高于soi晶圓的頂硅層21的上表面。

參考文獻『us8877600b2』中的方法類似于圖12所示，在刻蝕窗口33中采用選擇性外延(seg)，采用選擇性外延生長硅外延層時，窗口內(nèi)生長的單晶硅層51和多晶硅外延層55的上表面是不平的，需要使窗口內(nèi)單晶硅層51和多晶硅外延層55的上表面的最低點等于或高于soi晶圓的頂硅層上表面，通過最終的平坦化處理使體硅結(jié)構(gòu)1和soi結(jié)構(gòu)2的頂硅層21的上表面共面，這在參考文獻『us8877600b2』中沒有提出，按照參考文獻制備的混合晶圓的soi結(jié)構(gòu)表面和體硅結(jié)構(gòu)表面存在幾十納米的高度差。本發(fā)明提出的平坦化方法，結(jié)合圖10的結(jié)構(gòu)，可以構(gòu)成本發(fā)明的另一個實施例。但選擇性外延(seg)的實施條件通常比常規(guī)外延或者埋入(beg)更加苛刻，要求低溫、低壓，和不同的反應(yīng)氣體環(huán)境，并且seg的外延速率比beg慢很多。seg不會在非硅材料(如氧化硅或氮化硅)的掩膜層41上沉積多晶硅(如果掩膜層41采用最后為多晶硅的復(fù)合結(jié)構(gòu)， 則seg的效果就會和beg相似)，因此，后續(xù)平坦化s4和s5的實施會和采用beg的流程不同。

圖8是對外延后的晶圓表面進行平坦化。直至露出掩膜層41的上表面，即去除高于掩膜層41表面的單晶硅外延層51、多晶硅外延層55和多晶硅外延層52。

本步的平坦化可以是化學(xué)機械研磨(cmp)工藝或光刻膠刻蝕平坦化工藝。當(dāng)采用光刻膠刻蝕平坦化工藝時，先在上述晶圓的表面涂一層光刻膠，光刻膠的選擇使涂覆后的光刻膠上表面在臺階內(nèi)外的起伏最小為佳，之后進行整個表面的刻蝕操作，一直刻蝕到完全露出掩膜層41的上表面。在上述加工過程中，調(diào)節(jié)刻蝕工藝的選擇比是關(guān)鍵，需要調(diào)節(jié)刻蝕多晶和刻蝕光刻膠的選擇比從0.8∶1到1∶1.2。

在另一些實施例中，由于在刻蝕窗口33中，生長的單晶硅外延層51和多晶硅外延層55的上表面可低于掩膜層41的上表面，所以在對晶圓表面進行平坦化時，只磨去了高于掩膜層41表面的多晶硅外延層52。

在另一實施例中，由于采用選擇性外延(seg)生長硅外延層，在掩膜層41表面上沒有生長多晶硅外延層，當(dāng)刻蝕窗口33內(nèi)單晶硅層51和多晶硅外延層55的上表面不高于掩膜層41上表面時，即不需要進行體硅結(jié)構(gòu)表面和掩膜層上表面的共面處理，需要跳過本步平坦化工藝加工步驟。

圖9是在上述晶圓表面注入氫離子，由于掩膜層41的遮擋，只在刻蝕窗口33的單晶硅外延層51和多晶硅外延層55中形成氫離子層60，通常情況下，氫離子層60的下表面略高于soi晶圓的頂硅層21的上表面。注意，須依據(jù)窗口內(nèi)單晶硅層51和多晶硅外延層55的上表面高出soi晶圓的頂硅層21上表面的厚度，決定是否采用注入氫離子的預(yù)處理方式。

在另一個實施例中，也可以使氫離子層60的下表面略低于soi晶圓的頂硅層21的上表面。這種處理方式可以在當(dāng)所需制備soi和體硅混合晶圓中體硅結(jié)構(gòu)的面積大于soi結(jié)構(gòu)的面積時。此時，氫離子層60的下表面略低于soi晶圓的頂硅層21的上表面，高出部分的soi頂硅層在接下來的平坦化過程中會很快消耗掉，利于整體的平坦化終點精度控制。

圖10是去除晶圓表面的掩膜層41。掩膜層41可為氧化硅材料或氮化硅材料，氧化硅材料可以采用氫氟酸(boe)濕法腐蝕去除，氮 化硅材料可以采用熱磷酸濕法腐蝕去除。

圖11是將上述晶圓裝載到熱處理爐內(nèi)，通過加熱到一定的溫度(通常高于400攝氏度)，使得晶圓局部含有氫離子層的結(jié)構(gòu)在氫離子層60處斷裂，再采用平坦化工藝對上述晶圓表面進行處理，從而得到如圖3的混合晶圓100。如果前述的氫離子注入被省略，則直接進入平坦化工藝。

本步平坦化工藝主要是化學(xué)機械研磨(cmp)工藝。要求本步的化學(xué)機械研磨工藝研磨單晶硅的速率慢，對于不同電阻率的單晶硅材料的研磨速率差異小，可以精確的控制研磨掉的單晶硅的厚度。

在生長的單晶硅外延層51和多晶硅外延層55的上表面略高于頂硅層21的上表面實施例中(如圖13所示)，從而，不需要注入氫離子在單晶硅外延層51和多晶硅外延層55中形成氫離子層60，只需對外延后的掩膜層41表面的多晶硅外延層52進行平坦化去除，直至露出掩膜層41的上表面，即去除高于掩膜層41表面的多晶硅外延層52。然后再去除晶圓表面的掩膜層41，并采用化學(xué)機械研磨(cmp)工藝對表面進行處理，從而得到如圖3的soi和體硅混合晶圓100。

在生長的單晶硅外延層51和多晶硅外延層55的上表面略低于頂硅層21的上表面的實施例中(例如當(dāng)所制備的體硅結(jié)構(gòu)的面積大于soi結(jié)構(gòu)的面積時，可以采用這個實施例)。對外延后的掩膜層41表面的多晶硅外延層52進行平坦化去除，直至露出掩膜層41的上表面，即去除高于掩膜層41表面的多晶硅外延層52。再去除晶圓表面的掩膜層41，并采用化學(xué)機械研磨(cmp)工藝對表面進行處理，從而得到如圖3的混合晶圓100。

本發(fā)明公開的另soi和體硅混合晶圓結(jié)構(gòu)如圖14所示。在這種混合晶圓結(jié)構(gòu)中，體硅結(jié)構(gòu)1和soi結(jié)構(gòu)2之間帶有隔離介質(zhì)層47(spacer)。具體的形成步驟如下：

完成上述圖6所示結(jié)構(gòu)的加工后，在表面淀積一層介質(zhì)層47，形成圖15所示的結(jié)構(gòu)。介質(zhì)層47可以是氧化硅或氮化硅。介質(zhì)層47的厚度依據(jù)對隔離層厚度的需求來確定，通常的厚度范圍為0.05um～1um。

對圖15所示的晶圓進行整片的干法刻蝕，刻除掩膜層41表面的介質(zhì)層47和刻蝕窗口33底面部分的介質(zhì)層47，留下窗口周邊的介質(zhì)層47，得到如圖16所示的結(jié)構(gòu)(此時剩余的47即為隔離介質(zhì)層47)。

圖17是在圖16的晶圓結(jié)構(gòu)基礎(chǔ)上采用選擇性外延工藝(seg)生長硅外延層，在位于刻蝕窗口33處的體硅襯底11上生長單晶硅外延層51，生長方向由下至上。不同于以往的方法，由于在側(cè)壁隔離介質(zhì)層47的存在，刻蝕窗口33內(nèi)僅存在一個外延生長方向，不會存在像圖12中的那種多晶 硅部分。

如果刻蝕窗口33中單晶硅的生長厚度高于掩膜層41的上表面，在單晶硅島嶼51的兩側(cè)，會出現(xiàn)少許多晶硅555。在一些實施例中，也可以選擇刻蝕窗口33中的單晶島嶼51的上表面低于掩膜層41的上表面，這樣多晶硅555就不會出現(xiàn)，此時可以簡化后續(xù)的平坦化步驟。

圖18是在圖17中的單晶硅島嶼51高于掩膜層41的情況下，對外延后的晶圓表面進行平坦化，直至露出掩膜層41的上表面。，即去除高于掩膜層41表面的單晶硅外延層51和多晶硅555。

在一些實施例中，可以選擇圖18的結(jié)構(gòu)作為最后混合晶圓的結(jié)構(gòu)。例如，在soi和體硅混合晶圓制作流程之前，光波導(dǎo)等光路結(jié)構(gòu)已經(jīng)在起始的soi晶圓(如圖14)上制作完成。這種情形下，不需要在后續(xù)的電路工藝流程中對soi頂硅層21做刻蝕，可以選擇將其置于掩膜層41的保護之下。

圖19是在圖18之后的晶圓表面注入氫離子，在刻蝕窗口33的單晶硅外延層51中形成氫離子層60，氫離子層60的下表面略高于soi晶圓的頂硅層21的上表面。

圖20是去除晶圓表面的掩膜層41。掩膜層41可為氧化硅材料或氮化硅材料，氧化硅材料采用氫氟酸(boe)濕法腐蝕去除，氮化硅材料采用熱磷酸濕法腐蝕去除。

圖21是將上述晶圓裝載到熱處理爐內(nèi)，通過加熱到一定的溫度(通常高于400攝氏度)，使得晶圓局部含有氫離子層的結(jié)構(gòu)在氫離子層60處斷裂，再采用平坦化工藝對上述晶圓表面進行處理，從而得到如圖14的混合晶圓100a。

當(dāng)圖17中的刻蝕窗口33中的單晶島嶼51上表面略高于soi頂硅層上表面時，圖19的氫離子注入可以選擇跳過，直接進行圖20中的掩膜層41剝離。然后采用平坦化工藝，得到圖14的soi和體硅混合晶圓100a。

以上實施方式對本發(fā)明進行了詳細說明，而非窮盡。本領(lǐng)域中普通技術(shù)人員可根據(jù)上述說明對本發(fā)明做出種種變化例。因而，實施方式中的某些細節(jié)不應(yīng)構(gòu)成對本發(fā)明的限定，本發(fā)明將以所附權(quán)利要求書界定的范圍作為本發(fā)明的保護范圍。