本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，尤其涉及一種半導體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

隨著半導體制造技術(shù)的飛速發(fā)展，半導體器件朝著更高元件密度以及更高集成度的方向發(fā)展，柵極的有效長度也不斷減小，導致柵極對溝道控制能力減弱。

鰭式場效應(yīng)晶體管(finfield-effecttransistor,finfet)的柵極成類似魚鰭的叉狀3d架構(gòu)。finfet的溝道凸出襯底表面形成鰭部，柵極覆蓋鰭部的頂面和側(cè)壁，從而使反型層形成在溝道各側(cè)上，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計能夠增加柵極對溝道區(qū)的控制，從而能夠很好地抑制晶體管的短溝道效應(yīng)。由此可見，鰭部的高度和厚度影響晶體管溝道區(qū)橫截面的尺寸，影響柵極對溝道的控制作用。因此，鰭部的尺寸對晶體管的性能起重要作用。

然而，現(xiàn)有技術(shù)的半導體結(jié)構(gòu)的形成方法存在形成鰭式場效應(yīng)晶體管的過程中，晶體管鰭部高度難以控制的缺點。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導體結(jié)構(gòu)及其形成方法，能夠較容易地控制鰭部高度。

為解決上述問題，本發(fā)明提供一種半導體結(jié)構(gòu)的形成方法，包括：提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；形成刻蝕阻擋層，所述刻蝕阻擋層包括位于第一區(qū)域襯底表面的第一刻蝕阻擋層；在所述襯底和第一刻蝕阻擋層表面形成鰭部材料層，所述鰭部材料層與第一刻蝕阻擋層的材料不相同；圖形化所述第一區(qū)域和第二區(qū)域的鰭部材料層，在第一區(qū)域形成暴露出第一刻蝕阻擋層的第一開口，并在所述第二區(qū)域形成多個第二開口；刻蝕所述第 二開口底部的襯底，使第二開口的深度大于第一開口的深度，形成位于相鄰所述第二開口之間的初始鰭部；形成隔離層，所述隔離層位于所述第一開口底部第一刻蝕阻擋層表面及初始鰭部之間襯底表面，所述刻蝕阻擋層與隔離層材料的組成元素不同；對所述隔離層進行刻蝕至暴露出所述刻蝕阻擋層，形成隔離結(jié)構(gòu)。

可選的，所述襯底和鰭部材料層的材料為單晶硅；所述第一刻蝕阻擋層的材料為硅鍺、鍺或碳化硅。

可選的，所述第一刻蝕阻擋層的厚度為10nm～1000nm。

可選的，形成所述第一刻蝕阻擋層的步驟包括：通過外延生長工藝在所述襯底表面形成初始第一刻蝕阻擋層；去除第二區(qū)域的初始第一刻蝕阻擋層，保留第一區(qū)域的初始第一刻蝕阻擋層；形成所述鰭部材料層的方法包括：通過外延生長工藝在所述襯底和第一刻蝕阻擋層表面形成鰭部材料層。

可選的，所述鰭部材料層的材料與襯底的材料相同。

可選的，形成覆蓋所述第一刻蝕阻擋層及初始鰭部之間襯底的隔離層的步驟包括：形成表面高于所述初始鰭部頂面的初始隔離層；通過化學機械拋光對所述初始隔離層進行平坦化處理，使第一區(qū)域和第二區(qū)域初始隔離層表面平齊，形成隔離層。

可選的，所述第一刻蝕阻擋層與鰭部材料層的組成元素不同；所述刻蝕阻擋層還包括，位于所述第一開口底部第一刻蝕阻擋層表面的第二刻蝕阻擋層，所述第二刻蝕阻擋層的材料與鰭部材料層的組成元素不同；對所述隔離層進行刻蝕的步驟之后，還包括去除所述第二刻蝕阻擋層。

可選的，在襯底上形成刻蝕阻擋層的步驟還包括：圖形化所述第一區(qū)域和第二區(qū)域鰭部材料層的步驟之后，形成第二刻蝕阻擋層，所述第二刻蝕阻擋層位于所述第一開口底部第一刻蝕阻擋層表面和第二開口底部表面；刻蝕所述第二開口底部的襯底之前，所述形成方法還包括：刻蝕去除所述第二開口底部表面的第二刻蝕阻擋層，保留覆蓋所述第一開口底部第一刻蝕阻擋層表面的第二刻蝕阻擋層。

可選的，所述第二刻蝕阻擋層的材料為氮化硅或氮氧化硅。

可選的，所述第二刻蝕阻擋層的厚度為5nm～20nm。

可選的，形成所述第二刻蝕阻擋層的方法包括化學氣相沉積工藝。

可選的，圖形化所述鰭部材料層以及襯底的步驟包括：通過干法刻蝕工藝刻蝕所述鰭部材料層以及襯底；在所述干法刻蝕過程中，刻蝕氣體對鰭部材料層與所述第一刻蝕阻擋層的刻蝕速率之比值大于10；刻蝕氣體對所述襯底與第一刻蝕阻擋層的刻蝕速率之比值大于10。

可選的，在所述襯底和第一刻蝕阻擋層上形成鰭部材料層的步驟包括：在所述第一區(qū)域的第一刻蝕阻擋層和第二區(qū)域的襯底上形成初始鰭部材料層；通過化學機械平坦化對所述初始鰭部材料層進行平坦化處理，使第一區(qū)域和第二區(qū)域初始鰭部材料層表面平齊。

相應(yīng)的，本發(fā)明還提供一種半導體結(jié)構(gòu)，包括：襯底，所述襯底包括第一區(qū)域和第二區(qū)域；位于第一區(qū)域襯底上的第一刻蝕阻擋層；位于第一區(qū)域第一刻蝕阻擋層上的鰭部材料層，所述鰭部材料層中具有第一開口，所述第一開口暴露出第一刻蝕阻擋層；位于第二區(qū)域襯底上的初始鰭部，所述第一刻蝕阻擋層與初始鰭部的材料不相同；覆蓋第二區(qū)域初始鰭部部分側(cè)壁的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)暴露出初始鰭部部分側(cè)壁。

可選的，所述襯底、初始鰭部以及鰭部材料層的材料為單晶硅；所述第一刻蝕阻擋層的材料為鍺、硅鍺或碳化硅。

可選的，所述第一刻蝕阻擋層的厚度為10nm～1000nm。

可選的，所述初始鰭部頂部表面到隔離結(jié)構(gòu)表面的距離在20nm～80nm的范圍內(nèi)。

可選的，所述第一開口的深度與初始鰭部頂部表面到隔離結(jié)構(gòu)表面的距離相同。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明的半導體結(jié)構(gòu)的形成方法中，形成鰭部材料層的步驟之前，在襯底上形成刻蝕阻擋層，形成刻蝕阻擋層的步驟包括：在第一區(qū)域襯底表面形成第一刻蝕阻擋層，所述隔離層與所述刻蝕阻擋層的組成元素不同。在后續(xù) 刻蝕隔離層的步驟中，可以通過檢測生成的刻蝕副產(chǎn)物的成分對去除的隔離層厚度進行控制，從而對隔離層露出的初始鰭部的高度進行控制，不致使鰭部高度過大或過小而影響形成的晶體管溝道的阻抗，進而使所形成的半導體結(jié)構(gòu)具有良好的電性能。當刻蝕副產(chǎn)物發(fā)生變化時，說明已經(jīng)暴露出刻蝕阻擋層。停止刻蝕形成鰭部就在第二區(qū)域去除了與第一區(qū)域隔離層具有相同厚度的隔離層，從而通過控制去除的隔離層厚度控制露出的初始鰭部的高度，露出于隔離層的初始鰭部構(gòu)成鰭部，從而實現(xiàn)了對晶體管鰭部高度的控制。

進一步，所述第二刻蝕阻擋層可用做刻蝕隔離層的刻蝕停止層，彌補第一刻蝕阻擋層在刻蝕鰭部材料層時因被刻蝕而產(chǎn)生的缺陷，增加刻蝕阻擋層表面的平整度，從而增加對鰭部高度控制的精度。此外，所述第二刻蝕阻擋層還可以在刻蝕鰭部材料層的步驟中保護第一刻蝕阻擋層，減小對所述第一刻蝕阻擋的影響，從而可以減低刻蝕工藝的難度。

本發(fā)明的半導體結(jié)構(gòu)中，在第一區(qū)域襯底表面形成有第一刻蝕阻擋層，所述第一刻蝕阻擋層能夠用于定義鰭部的高度。在后續(xù)刻蝕隔離層的步驟中，可以通過檢測生成的刻蝕副產(chǎn)物的成分對去除的隔離層厚度進行控制，從而對隔離層露出的初始鰭部的高度進行控制。

附圖說明

圖1至圖5是一種半導體結(jié)構(gòu)的形成方法各步驟的結(jié)構(gòu)示意圖；

圖6至圖12是本發(fā)明半導體結(jié)構(gòu)的形成方法一實施例各步驟的結(jié)構(gòu)示意圖；

圖13至圖18是本發(fā)明半導體結(jié)構(gòu)的形成方法又一實施例各步驟的結(jié)構(gòu)示意圖。

具體實施方式

現(xiàn)有技術(shù)的半導體結(jié)構(gòu)的形成方法存在諸多問題，例如：鰭式場效應(yīng)晶體管鰭部高度難以控制。

現(xiàn)結(jié)合現(xiàn)有技術(shù)的半導體結(jié)構(gòu)，分析半導體結(jié)構(gòu)的鰭部高度難以控制的原因：

圖1至圖5是一種半導體結(jié)構(gòu)的形成方法各步驟的結(jié)構(gòu)示意圖。所述半導體結(jié)構(gòu)的形成方法包括：

請參考圖1，提供襯底100，并在所述襯底100上形成掩膜層110。

請參考圖2，以所述掩膜層110為掩膜對所述襯底100進行刻蝕，形成初始鰭部120。

請參考圖3，形成覆蓋所述初始鰭部120的隔離層131。

請參考圖4，通過化學機械拋光對所述隔離層131進行平坦化。

請參考圖5，對所述隔離層131(如圖4所示)進行刻蝕，暴露出初始鰭部120(如圖4所示)部分側(cè)壁，形成隔離結(jié)構(gòu)130，露出于所述隔離結(jié)構(gòu)130的部分初始鰭部120形成鰭部121。

如圖4和圖5所示，所述半導體結(jié)構(gòu)的形成方法中，通過對隔離層131進行刻蝕，使所述初始鰭部120部分側(cè)壁露出于所述隔離層131，形成鰭部121。在形成所述鰭部121的過程中，只對所述隔離層131進行刻蝕，并通過對刻蝕速率和刻蝕時間的控制，實現(xiàn)對鰭部121的高度進行控制。然而，在刻蝕過程中，刻蝕速率及刻蝕時間與待形成的鰭部121之間距離及刻蝕深度有關(guān)，因此，很難精確控制鰭部121高度。鰭部121高度的不精確容易影響晶體管溝道的寬度，從而影響溝道的阻抗，進而使半導體結(jié)構(gòu)的電性能受到影響。

為解決所述技術(shù)問題，本發(fā)明提供了一種半導體結(jié)構(gòu)的形成方法，包括：提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在襯底上形成刻蝕阻擋層，形成刻蝕阻擋層的步驟包括在第一區(qū)域襯底表面形成第一刻蝕阻擋層；在所述襯底和第一刻蝕阻擋層上形成鰭部材料層，所述鰭部材料層與第一刻蝕阻擋層的材料不相同；圖形化所述第一區(qū)域和第二區(qū)域的鰭部材料層以及第二區(qū)域的襯底，在第一區(qū)域形成暴露出刻蝕阻擋層的第一開口，并在所述第二區(qū)域形成初始鰭部；形成覆蓋所述第一開口處第一刻蝕阻擋層及初始鰭部之間襯底的隔離層，所述刻蝕阻擋層與隔離層的組成元素不同；對所述隔離層進行刻蝕，產(chǎn)生刻蝕副產(chǎn)物；對所述隔離層進行刻蝕的步驟中，對所述刻蝕副產(chǎn)物進行檢測，刻蝕至所述刻蝕副產(chǎn)物發(fā)生變化。

其中，形成鰭部材料層的步驟之前，在襯底上形成刻蝕阻擋層，形成刻蝕阻擋層的步驟包括：在第一區(qū)域襯底表面形成第一刻蝕阻擋層，所述隔離層與所述刻蝕阻擋層的組成元素不同。在后續(xù)刻蝕隔離層的步驟中，可以通過檢測生成的刻蝕副產(chǎn)物的成分對去除的隔離層厚度進行控制，從而對隔離層露出的初始鰭部的高度進行控制，不致使鰭部高度過大或過小而影響形成的晶體管溝道的阻抗，進而使所形成的半導體結(jié)構(gòu)具有良好的電性能。當刻蝕副產(chǎn)物發(fā)生變化時，說明已經(jīng)暴露出刻蝕阻擋層。停止刻蝕形成鰭部就在第二區(qū)域去除了與第一區(qū)域隔離層具有相同厚度的隔離層，從而通過控制去除的隔離層厚度控制露出的初始鰭部的高度，露出于隔離層的初始鰭部構(gòu)成鰭部，從而實現(xiàn)了對晶體管鰭部高度的控制。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖6至圖12是本發(fā)明半導體結(jié)構(gòu)的形成方法一實施例各步驟的結(jié)構(gòu)示意圖。

請參考圖6，提供襯底200，所述襯底200包括第一區(qū)域i和第二區(qū)域ii。

所述襯底200用于形成半導體結(jié)構(gòu)。

本實施例中，所述第一區(qū)域i用于形成偽鰭部，通過對偽鰭部高度的檢測控制后續(xù)形成的第二區(qū)域鰭部的高度；所述第二區(qū)域ii用于形成鰭式場效應(yīng)晶體管。

本實施例中，所述襯底200的材料為單晶硅。在其他實施例中，所述襯底還可以為鍺襯底、硅鍺襯底或半導體上硅襯底等半導體襯底。

繼續(xù)參考圖6，形成刻蝕阻擋層，所述刻蝕阻擋層包括位于第一區(qū)域i襯底200表面的第一刻蝕阻擋層210。

所述刻蝕阻擋層用于控制后續(xù)形成的第二區(qū)域ii鰭部的高度。

需要說明的是，本實施例中，為簡化工藝流程，所述刻蝕阻擋層僅包括所述第一刻蝕阻擋層210。因此，所述第一刻蝕阻擋層210即為所述刻蝕阻擋層，用于控制后續(xù)形成的鰭部高度。

本實施例中，形成所述第一刻蝕阻擋層210的步驟包括：在第一區(qū)域i和第二區(qū)域ii襯底200表面形成初始第一刻蝕阻擋層。去除第二區(qū)域ii上的所述初始第一蝕阻擋層，保留第一區(qū)域i上的初始第一刻蝕阻擋層，形成所述第一刻蝕阻擋層210。

具體的，本實施例中，通過外延生長工藝在第一區(qū)域i和第二區(qū)域ii襯底200表面形成所述初始第一刻蝕阻擋層。

本實施例中，所述外延生長的工藝參數(shù)包括：反應(yīng)溫度為600℃～1100℃；氣體壓強為1torr～500torr；反應(yīng)氣體為硅源氣體、鍺源氣體、氯氣和氫氣，其中硅源氣體為sih4、sih2cl2或si2cl6，鍺源氣體為geh4。

本實施例中，通過干法刻蝕去除第二區(qū)域ii上的所述初始第一蝕阻擋層，形成所述第一刻蝕阻擋層210。在其他實施例中，還可以通過濕法刻蝕去除第二區(qū)域ii上的所述初始第一蝕阻擋層。

本實施例中，所述第一刻蝕阻擋層210的材料為能夠與后續(xù)形成的鰭部材料層晶格匹配的單晶體，從而能夠為所述鰭部材料層提供籽晶。具體的，所述第一刻蝕阻擋層210的材料為單晶態(tài)的硅鍺。硅鍺的晶格與襯底200的晶格匹配度好。在其他實施例中，所述第一刻蝕阻擋層的材料還可以為鍺、碳化硅或其他iii至v族元素形成的單晶體，如gan，gaas。

需要說明的是，如果所述第一刻蝕阻擋層210的厚度過小，容易在后續(xù)刻蝕所述襯底200的過程中被刻蝕去除而很難控制鰭部的高度；如果所述第一刻蝕阻擋層210的厚度過大，容易增加后續(xù)形成于第一區(qū)域i與第二區(qū)域ii的鰭部材料層表面的高度差，從而增加對鰭部高度的控制難度。具體的，本實施例，所述第一刻蝕阻擋層210的厚度在10nm～1000nm的范圍內(nèi)。

請參考圖7，在所述襯底200和刻蝕阻擋層210表面形成鰭部材料層220，所述鰭部材料層220與第一刻蝕阻擋層210的組成元素不同。

所述鰭部材料層220用于形成鰭式場效應(yīng)管的鰭部。

本實施例中，形成所述鰭部材料層220的步驟包括：

在所述第一區(qū)域i第一刻蝕阻擋層210和第二區(qū)域ii襯底200上形成初 始鰭部材料層；

通過化學機械平坦化工藝對所述初始鰭部材料層進行平坦化處理，形成鰭部材料層220，使第一區(qū)域i和第二區(qū)域ii鰭部材料層220表面齊平。

所述平坦化處理能夠使所述鰭部材料層220表面平整，且能夠使第一區(qū)域i和第二區(qū)域ii鰭部材料層220表面齊平，進而能夠更好地對后續(xù)第二區(qū)域ii的鰭部高度進行控制。

本實施例中，所述初始鰭部材料層的材料與襯底200的材料相同。與襯底200具有相同材料的初始鰭部材料層與襯底200的晶格匹配度好，形成的鰭部材料層220的缺陷少，質(zhì)量高。具體的，所述初始鰭部材料層的材料為單晶硅。

本實施例中，形成所述初始鰭部材料層的方法為外延生長工藝。所述外延生長工藝的反應(yīng)氣體包括硅烷。

本實施例中，所述鰭部材料層220與所述初始鰭部材料層的材料相同，即所述鰭部材料層220的材料與襯底200的材料相同。具體的，所述鰭部材料層220的材料也為單晶硅。

需要說明的是，所述鰭部材料層220用于形成鰭部，如果所述鰭部材料層220的厚度過大或過小，容易導致鰭部過大或過小，從而使溝道寬度過大或過小，進而影響溝道電阻的大小，影響場效應(yīng)晶體管的電性能。具體的，本實施例中，所述第一區(qū)域i所述鰭部材料層220的厚度為20nm～80nm；所述第二區(qū)域ii所述鰭部材料層220的厚度為30nm～1080nm。

請參考圖8，圖形化所述第一區(qū)域i和第二區(qū)域ii的鰭部材料層220，在第一區(qū)域i形成暴露出第一刻蝕阻擋層210的第一開口202，并在所述第二區(qū)域ii形成多個第二開口203；

刻蝕所述第二開口203底部的襯底200，使第二開口203的深度大于第一開口202的深度，形成位于相鄰所述第二開口203之間的初始鰭部230。所述第一開口202和第二開口203用于后續(xù)容納隔離層；所述初始鰭部230用于形成鰭部。

需要說明的是，本實施例中，所述刻蝕阻擋層僅包括第一刻蝕阻擋層210，因此本實施例中，圖形化所述第一區(qū)域i和第二區(qū)域ii的鰭部材料層220與圖形化第二區(qū)域ii襯底200的步驟在同一圖形化過程中進行。

本實施例中，所述第一區(qū)域i用于形成偽鰭部，并通過對所述偽鰭部的檢測對后續(xù)第二區(qū)域ii鰭部的高度和線寬進行控制，所述線寬指鰭部頂端的寬度。因此，圖形化所述第一區(qū)域i和第二區(qū)域ii的鰭部材料層220的步驟包括：對第一區(qū)域i的鰭部材料層220進行圖形化，形成第一區(qū)域鰭部231，所述第一區(qū)域鰭部231即為偽鰭部。

本實施例中，所述鰭部材料層220(如圖7所示)的材料與所述襯底200的材料相同，因此，圖形化所述第一區(qū)域i和第二區(qū)域ii的鰭部材料層220與圖形化第二區(qū)域ii的襯底200的步驟可以在同一圖形化工藝中進行。

具體的，圖形化所述第一區(qū)域i和第二區(qū)域ii的鰭部材料層220以及第二區(qū)域ii的襯底200的步驟包括：

在所述鰭部材料層220上形成掩膜層201，所述掩膜層201用于定義初始鰭部230的尺寸和位置，并定義后續(xù)第一區(qū)域i中暴露出的第一刻蝕阻擋層210的尺寸和位置；

以所述掩膜層201為掩膜，對所述鰭部材料層220和第二區(qū)域襯底200進行刻蝕，在第一區(qū)域i形成所述第一區(qū)域鰭部231并在所述第二區(qū)域ii形成所述初始鰭部230。

本實施例中，掩膜層201具有與所述第一區(qū)域鰭部231對應(yīng)的第一圖形和與初始鰭部230對應(yīng)的第二圖形，所述第一圖形與所述第二圖形相同。因此，本實施例中，所述第一區(qū)域鰭部231和初始鰭部230的頂部寬度相同。

本實施例中，所述掩膜層201的材料與鰭部材料層220的材料不相同。具體的，所述掩膜層201的材料為氮化硅或氮氧化硅。

本實施例中，通過干法刻蝕工藝對所述鰭部材料層220和第二區(qū)域ii襯底200進行刻蝕。干法刻蝕為各向異性刻蝕法，具有很好地剖面控制和線寬控制，因此，能夠較容易地控制初始鰭部230的線寬。所述刻蝕采用時間控制，且刻蝕對鰭部材料層220和刻蝕阻擋層210具有較高的選擇比：刻蝕對 鰭部材料層220的刻蝕速率較快，對刻蝕阻擋層210的刻蝕速率較慢或不刻蝕。在第一區(qū)域i，刻蝕到暴露出刻蝕阻擋層210時刻蝕基本停止；而在第二區(qū)域ii，刻蝕會繼續(xù)進行，直至初始鰭部230具有預定高度，且初始鰭部230的高度大于第一區(qū)域鰭部231的高度。

需要說明的是，如果對所述鰭部材料層220和第二區(qū)域襯底200進行刻蝕的過程中，刻蝕氣體對單晶硅與第一刻蝕阻擋層210的刻蝕選擇比過小，在刻蝕過程中所述第一刻蝕阻擋層210容易被去除。因此，本實施例中，刻蝕氣體對鰭部材料層220與所述第一刻蝕阻擋層210的刻蝕選擇比大于10；刻蝕氣體對襯底與所述第一刻蝕阻擋層210的刻蝕選擇比大于10。

后續(xù)形成覆蓋所述第一開口202底部第一刻蝕阻擋層及初始鰭部230之間襯底200的隔離層，隔離層與所述刻蝕阻擋層材料的組成元素不同。

本實施例中，形成覆蓋所述第一開口202底部第一刻蝕阻擋層210及初始鰭部230之間襯底200的隔離層的步驟如圖9和圖10所示。

請參考圖9，形成表面高于所述初始鰭部230頂面的初始隔離層241。

本實施例中，所述初始隔離層241的材料為氧化硅。在其他實施例中，所述初始隔離層的材料還可以為氮化硅或氮氧化硅。

本實施例中，通過化學氣相沉積工藝形成所述初始隔離層241?；瘜W氣相沉積能夠形成均勻且針孔少的初始隔離層241。在其他實施例中，還可以通過原子層沉積工藝或物理沉積工藝形成初始隔離層。

請參考圖10，通過化學機械拋光對所示初始隔離241(如圖9所示)進行平坦化處理，使第一區(qū)域i和第二區(qū)域ii初始隔離層表面平齊，形成隔離層242。

本實施例中，所述平坦化處理使第一區(qū)域i和第二區(qū)域ii初始隔離層241表面平齊，能夠降低對鰭部高度的控制難度。此外，所述平坦化處理能夠增加隔離層242表面的平坦度，增加控制精度。

本實施例中，所述隔離層242的材料與所述初始隔離層241的材料相同，具體的，所述隔離層242的材料為氧化硅。

請參考圖11，對所述隔離層242(如圖10所示)進行刻蝕至暴露出所述刻蝕阻擋層，形成隔離結(jié)構(gòu)240。

對所述隔離層242進行刻蝕的步驟中，產(chǎn)生刻蝕副產(chǎn)物。對所述刻蝕副產(chǎn)物進行檢測，刻蝕所述隔離層242至所述刻蝕副產(chǎn)物發(fā)生變化，形成隔離結(jié)構(gòu)240，所述隔離結(jié)構(gòu)240暴露出所述初始鰭部230(如圖10所示)的部分側(cè)壁。露出于隔離結(jié)構(gòu)240的部分初始鰭部230構(gòu)成鰭部232。

本實施例中，刻蝕氣體為cf4、hf和cf2，且刻蝕氣體的組成元素不包括鍺。

需要說明的是，本實施例中，所述第一刻蝕阻擋層210的材料為硅鍺，隔離層242的材料為氧化硅。對所述刻蝕副產(chǎn)物進行檢測的步驟中，如果在刻蝕副產(chǎn)物中檢測到鍺，則刻蝕阻擋層210表面已經(jīng)暴露出，停止刻蝕。所形成的鰭部232高度等于刻蝕阻擋層210上方第一區(qū)域鰭部231的高度，也就是說，所述鰭部232的高度與鰭部材料層220(如圖7所示)的厚度相等。具體的，所述鰭部232的高度為20nm～80nm。

需要說明的是，對所述隔離層242進行刻蝕的步驟之后，所述形成方法還包括：

如圖12所示，形成橫跨所述鰭部232的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)位于所述鰭部232部分側(cè)壁表面和頂部表面。

本實施例中，所述柵極結(jié)構(gòu)還橫跨所述第一區(qū)域鰭部231，覆蓋所述第一區(qū)域鰭部231部分側(cè)壁和頂部表面。

本實施例中，所述柵極結(jié)構(gòu)包括：橫跨所述鰭部232的柵介質(zhì)層251和位于所述柵介質(zhì)層251表面的柵極層252。所述柵介質(zhì)層251用于實現(xiàn)柵極層252和所述鰭部232之間的電絕緣；所述柵極層252用于形成晶體管的柵極，所述柵極層252下方鰭部232形成晶體管溝道。

本實施例中，所述柵介質(zhì)層251的材料為高k介質(zhì)材料，具體的，所述柵介質(zhì)層251的材料為氮化鈦或氮化鉭。

本實施例中，所述柵極層252的材料為鈦鋁合金，在其他實施例中，所 述柵極層252的材料還可以為鎢。

在所述柵極結(jié)構(gòu)兩側(cè)的鰭部232中形成源區(qū)和漏區(qū)，在此不再贅述。

圖13至圖18是本發(fā)明的半導體結(jié)構(gòu)的形成方法另一實施例的各步驟結(jié)構(gòu)示意圖。

本實施例與上一實施例的相同之處在此不再贅述，不同之處包括：所述第一刻蝕阻擋層與鰭部材料層的組成元素不同；所述刻蝕阻擋層還包括位于所述第一開口底部第一刻蝕阻擋層表面的第二刻蝕阻擋層，所述第二刻蝕阻擋層的材料與鰭部材料層的組成元素不同；

形成刻蝕阻擋層的步驟還包括：圖形化所述第一區(qū)域和第二區(qū)域鰭部材料層的步驟之后，形成第二刻蝕阻擋層，所述第二刻蝕阻擋層位于所述第一開口底部第一刻蝕阻擋層表面和第二開口底部表面；

刻蝕所述第二開口底部的襯底之前，所述形成方法還包括：刻蝕去除所述第二開口底部表面的第二刻蝕阻擋層，保留覆蓋所述第一開口底部第一刻蝕阻擋層表面的第二刻蝕阻擋層。

對所述隔離層進行刻蝕的步驟之后，所述形成方法還包括去除所述第二刻蝕阻擋層。

具體的，請參考圖13，圖形化所述第一區(qū)域a和第二區(qū)域b的鰭部材料層，形成暴露出所述第一刻蝕阻擋層310的第一開口302，在所述第二區(qū)域b形成多個第二開口303，及位于所述第二開口303之間的前驅(qū)鰭部333。

本實施例中，所述第二區(qū)域b用于形成偽鰭部，因此，圖形化所述第一區(qū)域a鰭部材料層的步驟中，形成多個第一開口302和位于第二開口302之間的第一區(qū)域鰭部331。

本實施例中，所述第一刻蝕阻擋層310用作對鰭部材料層進行刻蝕的刻蝕停止層。所述第一刻蝕阻擋層310與襯底300的組成元素不同。

本實施例中，圖形化所述鰭部材料層的步驟包括：以所述掩膜層301為掩膜，對所述鰭部材料層進行刻蝕直至暴露出所述刻蝕阻擋層，產(chǎn)生第一刻蝕副產(chǎn)物。

本實施例中，所述第一刻蝕阻擋層310能夠用作刻蝕所述鰭部材料層的刻蝕停止層。

具體的，本實施例中，所述第一刻蝕阻擋層310的材料為硅鍺。圖形化所述鰭部材料層的步驟中，對所述第一刻蝕副產(chǎn)物進行檢測，當所述第一刻蝕副產(chǎn)物中出現(xiàn)鍺時停止刻蝕，從而控制后續(xù)第二刻蝕阻擋層的位置。

需要說明的是，本實施例中，所述刻蝕阻擋層還包括覆蓋所述第一開口302底部第一刻蝕阻擋層310的第二刻蝕阻擋層，以下結(jié)合圖14進行說明。

請參考圖14，形成所述第一開口302的步驟之后，形成覆蓋所述第一開口302底部第一刻蝕阻擋層310的第二刻蝕阻擋層311。

所述第二刻蝕阻擋層311與鰭部材料層的組成元素不同。

本實施例中，所述第二刻蝕阻擋層311用于定義后續(xù)形成的鰭部的高度。

本實施例中，所述第二刻蝕阻擋層311的材料與所述襯底300的材料不相同。與襯底300具有不同材料的第二刻蝕阻擋層311在后續(xù)刻蝕第二區(qū)域b襯底300的步驟中不容易被刻蝕，從而能夠增加對鰭部高度的控制精度。

本實施例中，所述第二刻蝕阻擋層311的材料為氮化硅。在其他實施例中，所述第二刻蝕阻擋層還可以為氮氧化硅。

需要說明的是，如果所述第二刻蝕阻擋層311的厚度過小，很難控制后續(xù)形成的鰭部的高度；如果所述第二刻蝕阻擋層311的厚度過大，容易給后續(xù)的去除工藝帶來困難。具體的，本實施例中，所述第二刻蝕阻擋層311的厚度為5nm～20nm。

本實施例中，通過化學氣相沉積工藝在第一區(qū)域a和第二區(qū)域b形成所述第二刻蝕阻擋層311?；瘜W氣相沉積工藝簡單，工藝難度低。在其他實施例中，還可以通過物理氣相沉積工藝或原子層沉積工藝形成第二刻蝕阻擋層。

請參考圖15，刻蝕所述第二開口303底部的襯底300，使第二開口303的深度大于第一開口302(如圖14所示)的深度，形成位于相鄰所述第二開口303之間的初始鰭部330。

需要說明的是，本實施例中，所述第二區(qū)域b前驅(qū)鰭部333(如圖14所 述)之間形成有第二刻蝕阻擋層311。因此，圖形化所述第二區(qū)域b襯底300的步驟之前，還包括：形成覆蓋所述第一區(qū)域a的第一區(qū)域鰭部331和填充所述第一開口302的光刻膠30；以所述光刻膠30為掩膜，刻蝕所述第二刻蝕阻擋層311，去除第二區(qū)域b初始鰭部330之間的第二刻蝕阻擋層311。

具體的，本實施例中，通過干法刻蝕去除所述第二刻蝕阻擋層311。干法刻蝕為各向異性，能夠保留覆蓋所述初始鰭部330部分側(cè)壁的第二刻蝕阻擋層311，從而能夠保護初始鰭部330。

還需要說明的是，圖形化所述第二區(qū)域b的襯底300的步驟中，所述光刻膠30覆蓋第一區(qū)域a的第二刻蝕阻擋層311和第一刻蝕阻擋層310，能夠在刻蝕襯底300的過程中保護所述第二刻蝕阻擋層311和第一刻蝕阻擋層310。因此，對所述第二刻蝕阻擋層311和第一刻蝕阻擋層310的刻蝕損傷小，對刻蝕工藝要求低，刻蝕難度小。

請參考圖16，在第一區(qū)域a的第一區(qū)域鰭部331和第二區(qū)域b的初始鰭部330之間填充隔離層341。該步驟與前一實施例相同，在此不多做贅述。

請參考圖17，對所述隔離層341(如圖16所示)進行刻蝕至暴露出所述刻蝕阻擋層。

對所述隔離層進行刻蝕的步驟中，產(chǎn)生刻蝕副產(chǎn)物，并對所述刻蝕副產(chǎn)物進行檢測，刻蝕所述隔離層至所述刻蝕副產(chǎn)物發(fā)生變化，形成隔離結(jié)構(gòu)340，所述隔離結(jié)構(gòu)340暴露出初始鰭部330(如圖16所示)的部分側(cè)壁。露出于隔離結(jié)構(gòu)340的部分初始鰭部330構(gòu)成鰭部332。

需要說明的是，本實施例中，刻蝕氣體為cf4、hf和cf2，且刻蝕氣體的組成元素不包括氮。

本實施例中，所述隔離層341的材料為氧化硅，所述第二刻蝕阻擋層311的材料為氮化硅。對所述隔離層341進行刻蝕的步驟中，所述刻蝕副產(chǎn)物中不含有氮，當暴露出隔離層341時，所述刻蝕副產(chǎn)物中含有氮。因此，刻蝕至暴露出第二阻擋層311時，停止刻蝕。

本實施例中，所述第二刻蝕阻擋層311用作刻蝕隔離層341的刻蝕停止層，即刻蝕至暴露出第二刻蝕阻擋層311時刻蝕停止。所述第二刻蝕阻擋層 311未與刻蝕氣體直接接觸而被刻蝕，因此，所述第二刻蝕阻擋層311表面比較平整，能夠更精確地控制鰭部332的高度。在其他實施例中，還可以在刻蝕隔離層的步驟中，當暴露出第一阻擋層時，即所述刻蝕副產(chǎn)物中含有鍺時，停止刻蝕。

具體的，本實施例中，所述第二刻蝕阻擋層311的材料為氮化硅，隔離層的材料為氧化硅。對所述刻蝕副產(chǎn)物進行檢測的步驟中，如果在刻蝕副產(chǎn)物中檢測到氮，則第二刻蝕阻擋層311表面已經(jīng)暴露出，停止刻蝕。所形成的鰭部332高度等于第二刻蝕阻擋層311上方鰭部材料層的厚度，也就是說，可以通過調(diào)整鰭部材料層320的厚度，調(diào)整鰭部332的高度。

請參考圖18，去除所述第二刻蝕阻擋層311(如圖17所示)。

本實施中，通過干法刻蝕去除所述第二刻蝕阻擋層311，在其他實施例中，也可以通過濕法刻蝕去除所述第二刻蝕阻擋層。

綜上，本發(fā)明的半導體結(jié)構(gòu)的形成方法中，形成鰭部材料層的步驟之前，在襯底上形成刻蝕阻擋層，形成刻蝕阻擋層的步驟包括：在第一區(qū)域襯底表面形成第一刻蝕阻擋層，所述隔離層與所述刻蝕阻擋層的組成元素不同。在后續(xù)刻蝕隔離層的步驟中，可以通過檢測生成的刻蝕副產(chǎn)物的成分對去除的隔離層厚度進行控制，從而對隔離層露出的初始鰭部的高度進行控制，不致使鰭部高度過大或過小而影響形成的晶體管溝道的阻抗，進而使所形成的半導體結(jié)構(gòu)具有良好的電性能。當刻蝕副產(chǎn)物發(fā)生變化時，說明已經(jīng)暴露出刻蝕阻擋層。停止刻蝕形成鰭部就在第二區(qū)域去除了與第一區(qū)域隔離層具有相同厚度的隔離層，從而通過控制去除的隔離層厚度控制露出的初始鰭部的高度，露出于隔離層的初始鰭部構(gòu)成鰭部，從而實現(xiàn)了對晶體管鰭部高度的控制。

進一步，所述第二刻蝕阻擋層可用做刻蝕隔離層的刻蝕停止層，彌補第一刻蝕阻擋層在刻蝕鰭部材料層時因被刻蝕而產(chǎn)生的缺陷，增加刻蝕阻擋層表面的平整度，從而增加對鰭部高度控制的精度。此外，所述第二刻蝕阻擋層還可以在刻蝕鰭部材料層的步驟中保護第一刻蝕阻擋層，減小對所述第一刻蝕阻擋的影響，從而可以減低刻蝕工藝的難度。

相應(yīng)的，本發(fā)明還提供一種半導體結(jié)構(gòu)包括：襯底，所述襯底包括第一區(qū)域和第二區(qū)域；位于第一區(qū)域襯底上的第一刻蝕阻擋層；位于第一區(qū)域第一刻蝕阻擋層上的鰭部材料層，所述鰭部材料層中具有第一開口，所述第一開口暴露出第一刻蝕阻擋層；位于第二區(qū)域襯底上的初始鰭部，所述第一刻蝕阻擋層與初始鰭部的材料不相同；覆蓋第二區(qū)域初始鰭部部分側(cè)壁的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)暴露出初始鰭部部分側(cè)壁，露出于隔離結(jié)構(gòu)的初始鰭部構(gòu)成鰭部；覆蓋所述鰭部的柵極結(jié)構(gòu)。

具體的，請參考圖12，所述半導體結(jié)構(gòu)包括：

襯底200，所述襯底200包括第一區(qū)域i和第二區(qū)域i。所述襯底200用于形成半導體結(jié)構(gòu)。

本實施例中，所述第一區(qū)域i襯底200用于形成偽鰭部，所述第二區(qū)域ii襯底200用于形成場效應(yīng)晶體管。

本實施例中，所述襯底200的材料為單晶硅。在其他實施例中，所述襯底還可以鍺襯底、硅鍺襯底或半導體上硅襯底等半導體襯底。

位于第一區(qū)域i襯底200上的第一刻蝕阻擋層210。所述第一刻蝕阻擋層210用于控制鰭部的高度。所述第一刻蝕阻擋層210的材料與所述襯底200和鰭部的材料不同。

所述第一刻蝕阻擋層210為能與襯底200實現(xiàn)晶格匹配的單晶體。因此，所述襯底200能夠為所述第一刻蝕阻擋層210提供籽晶。

此外，所述第一刻蝕阻擋層210能與第一區(qū)域鰭部231實現(xiàn)晶格匹配的單晶體。具體的，本實施例中，所述第一刻蝕阻擋層210的材料為單晶態(tài)的硅鍺。硅鍺的晶格與襯底200的晶格匹配度好。在其他實施例中，所述第一刻蝕阻擋層的材料還可以為鍺、碳化硅或其他iii至v族元素形成的單晶體。

需要說明的是，如果所述第一刻蝕阻擋層210的厚度過小，容易在形成半導體結(jié)構(gòu)的工藝中被刻蝕去除而很難控制鰭部的高度；如果所述第一刻蝕阻擋層210的厚度過大，容易降低半導體結(jié)構(gòu)的集成度。具體的，本實施例，所述第一刻蝕阻擋層210的厚度在10nm～1000nm的范圍內(nèi)。

位于第一區(qū)域i襯底200上的鰭部材料層，所述鰭部材料層中具有第一開口，所述第一開口暴露出第一刻蝕阻擋層210表面。所述鰭部材料層用于控制鰭部的高度。所述第一開口用于容納柵極結(jié)構(gòu)

本實施例中，所述鰭部材料層為形成于所述刻蝕阻擋層210上的第一區(qū)域鰭部231。所述第一區(qū)域鰭部231用于形成偽鰭部。

本實施例中，所述第一區(qū)域鰭部231與后續(xù)鰭部的材料、高度和線寬相同。具體的，所述第一區(qū)域鰭部231的材料為單晶體硅；所述第一區(qū)域鰭部231的高度為20nm～80nm；所述第一區(qū)域鰭部231的頂部寬度為5nm～15nm。

本實施例中，所述第一開口的深度與后續(xù)鰭部的高度有關(guān)，所述第一開口的深度過大或過小，容易導致鰭部高度過大或過小。本實施例中，所述第一開口的深度與鰭部的高度相同，具體的，所述第一開口的深度為20nm～80nm。

位于第二區(qū)域ii襯底200上的初始鰭部，所述第一刻蝕阻擋層210與襯底200和初始鰭部的材料不相同。所述初始鰭部用于形成鰭部。

本實施例中，所述初始鰭部由單晶硅形成的單層結(jié)構(gòu)。單層結(jié)構(gòu)的初始鰭部的晶格匹配度高，晶格缺陷少。具體的，所述初始鰭部的材料為單晶硅。在其他實施例中，所述初始鰭部還可以為由兩種單晶體形成的疊層結(jié)構(gòu)。

本實施例中，如果所述初始鰭部的寬度過大或過小，會導致晶體管溝道電阻過大或過小，從而容易影響晶體管的電性能。具體的，本實施例中，所述初始鰭部的寬度在5nm～15nm范圍內(nèi)。

覆蓋第二區(qū)域ii初始鰭部部分側(cè)壁的隔離結(jié)構(gòu)240，所述隔離結(jié)構(gòu)240暴露出初始鰭部部分側(cè)壁。

所述隔離結(jié)構(gòu)240用于實現(xiàn)初始鰭部之間的電絕緣。露出于所述隔離結(jié)構(gòu)240的初始鰭部形成鰭部232，所述鰭部232用于形成晶體管溝道。

本實施例中，所述初始隔離結(jié)構(gòu)240的材料為氧化硅。在其他實施例中，所述初始隔離結(jié)構(gòu)240的材料還可以為氮化硅或氮氧化硅。

本實施例中，所述鰭部232的高度過小，容易導致溝道橫截面過小，從 而導致溝道電阻過大；所述鰭部232的高度過大，容易降低半導體結(jié)構(gòu)的集成度。具體的，本實施例中，所述鰭部232的高度(即初始鰭部頂部表面到隔離結(jié)構(gòu)表面的距離)在20nm～80nm范圍內(nèi)。

本實施例中，所述鰭部232的寬度過小，容易導致溝道橫截面過小，從而導致溝道電阻過大；所述鰭部232的寬度過大，容易降低半導體結(jié)構(gòu)的集成度。具體的，本實施例中，所述鰭部232的寬度在5nm～15nm范圍內(nèi)。

需要說明的是，本發(fā)明的半導體結(jié)構(gòu)還包括：橫跨所述鰭部232的柵極結(jié)構(gòu)。所述柵極結(jié)構(gòu)位于所述鰭部232部分側(cè)壁和頂部表面。所述柵極結(jié)構(gòu)下方的鰭部232構(gòu)成晶體管溝道；位于所述柵極結(jié)構(gòu)兩側(cè)鰭部232中的源區(qū)和漏區(qū)。

本實施例中，所述柵極結(jié)構(gòu)還橫跨所述第一區(qū)域鰭部231，覆蓋所述第一區(qū)域鰭部231部分側(cè)壁和頂部表面。

本實施例中，所述柵極結(jié)構(gòu)包括：橫跨所述鰭部232和第一區(qū)域鰭部231的柵介質(zhì)層251和位于柵介質(zhì)層251表面的柵極層252。所述柵介質(zhì)層251用于實現(xiàn)柵極層252和所述鰭部232之間的電絕緣；所述柵極層252用于形成晶體管的柵極。

本實施例中，所述柵介質(zhì)層的材料為高k介質(zhì)材料，具體的，所述柵介質(zhì)層251的材料為氮化鈦或氮化鉭。

本實施例中，所述柵極層252的材料鈦鋁合金，在其他實施例中，所述柵極層252的材料為鎢。

綜上，本發(fā)明的半導體結(jié)構(gòu)中，在第一區(qū)域襯底表面形成有第一刻蝕阻擋層，所述第一刻蝕阻擋層能夠用于定義鰭部的高度。在后續(xù)刻蝕隔離層的步驟中，可以通過檢測生成的刻蝕副產(chǎn)物的成分對去除的隔離層厚度進行控制，從而對隔離層露出的初始鰭部的高度進行控制。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。