本發(fā)明涉及非易失性存儲器陣列。

背景技術：

分裂柵非易失性存儲器單元陣列是人們已知的。美國專利6,747,310和7,868,375公開了具有四個柵極(浮柵、控制柵、擦除柵和選擇柵)的非易失性存儲器單元。導電柵通常由導電多晶硅形成。同樣已知的是，在同一硅片上形成邏輯器件。然而，形成存儲器單元的加工步驟可對先前制造的邏輯器件造成不利影響，反之亦然。此外，隨著器件幾何形狀不斷縮小，在使用具有給定導電性的多晶硅材料形成導電柵使，難以實現(xiàn)所需的性能。最后，現(xiàn)代應用可受益于在同一芯片上形成具有不同操作閾值的邏輯器件(例如，在包括存儲器單元的同一半導體芯片上形成低電壓邏輯器件和高電壓邏輯器件)。

隨著邏輯晶體管規(guī)?？s小形成具有較小特征尺寸的高級節(jié)點，需要新的柵極材料(諸如下述高k電介質和金屬柵極)。需要改進的存儲器單元陣列及其制造方法，該存儲器單元陣列包括同一襯底上的存儲器單元、低電壓邏輯器件和高電壓存儲器裝置，并且具有由充分導電的材料制成的柵極。

技術實現(xiàn)要素：

上述問題和需求通過形成半導體器件的方法來解決，該方法包括在襯底上形成存儲器單元、第一邏輯器件和第二邏輯器件。存儲器的形成包括：在襯底中形成第一源極區(qū)和第一漏極區(qū)，其中襯底的第一溝道區(qū)設置在第一源極區(qū)和第一漏極區(qū)之間；形成位于源極區(qū)上方并且與該源極區(qū)絕緣的導電擦除柵；形成位于第一溝道區(qū)的第一部分上方并且與該第一溝道區(qū)的第一部分絕緣的導電浮柵；形成位于浮柵上方并且與該浮柵絕緣的導電控制柵，以及形成位于第一溝道區(qū)的第二部分上方并且與該第一溝道區(qū)的第二部分絕緣的字線柵。第一邏輯器件的形成包括：在襯底中形成第二源極區(qū)和第二漏極區(qū)，其中襯底的第二溝道區(qū)設置在第二源極區(qū)和第二漏極區(qū)之間，以及形成位于第二溝道區(qū)上方并且與該第二溝道區(qū)絕緣的第一導電邏輯門。第二邏輯器件的形成包括：在襯底中形成第三源極區(qū)和第三漏極區(qū)，其中襯底的第三溝道區(qū)設置在第三源極區(qū)和第三漏極區(qū)之間，以及形成位于第三溝道區(qū)上方并且與該第三溝道區(qū)絕緣的第二導電邏輯門。導電字線柵的形成、第一導電邏輯門的形成以及第二導電邏輯門的形成包括在襯底上方形成導電金屬材料。第二邏輯門憑借襯底上方形成的第一絕緣體并且憑借襯底上方形成的第二絕緣體而與第三溝道區(qū)絕緣。第一邏輯門憑借第二絕緣體而非憑借第一絕緣體與第二溝道區(qū)絕緣。

半導體存儲器裝置包括半導體襯底、存儲器單元、第一邏輯器件和第二邏輯器件。存儲器單元包括：位于襯底中的第一源極區(qū)和第一漏極區(qū)，其中襯底的第一溝道區(qū)設置在第一源極區(qū)和第一漏極區(qū)之間；導電擦除柵，其設置在源極區(qū)上方并且與該源極區(qū)絕緣；導電浮柵，其設置在第一溝道區(qū)的第一部分上方并且與該第一溝道區(qū)的第一部分絕緣；導電控制柵，其設置在浮柵上方并且與該浮柵絕緣，以及字線柵，其設置在第一溝道區(qū)的第二部分上方并且與該第一溝道區(qū)的第二部分絕緣。第一邏輯器件包括位于襯底中的第二源極區(qū)和第二漏極區(qū)，其中襯底的第二溝道區(qū)設置在第二源極區(qū)和第二漏極區(qū)之間，以及第一導電邏輯門，其設置在第二溝道區(qū)上方并且與該第二溝道區(qū)絕緣。第二邏輯器件包括位于襯底中的第三源極區(qū)和第三漏極區(qū)，其中襯底的第三溝道區(qū)設置在第三源極區(qū)和第三漏極區(qū)之間，以及第二導電邏輯門，其設置在第三溝道區(qū)上方并且與該第三溝道區(qū)絕緣。導電字線柵、第一導電邏輯門和第二導電邏輯門都包括相同的導電金屬材料。第二邏輯門憑借設置在襯底上方的第一絕緣體并且憑借設置在襯底上方的第二絕緣體而與第三溝道區(qū)絕緣。第一邏輯門憑借第二絕緣體而非憑借第一絕緣體與第二溝道區(qū)絕緣。

通過查看說明書、權利要求書和附圖，本發(fā)明的其他目的和特征將變得顯而易見。

附圖說明

圖1a至圖1g是示出了在襯底的存儲器單元區(qū)域中形成存儲器單元的步驟順序的側剖視圖。

圖2a至圖2g是示出了在襯底的低電壓邏輯器件區(qū)域中形成低電壓邏輯器件的步驟順序的側剖視圖。

圖3a至圖3g是示出了在襯底的高電壓邏輯器件區(qū)域中形成高電壓邏輯器件的步驟順序的側剖視圖。

具體實施方式

本發(fā)明是在同一半導體襯底上同時形成存儲器單元、低電壓邏輯器件和高電壓邏輯器件的工藝。下述工藝涉及在襯底10的一個或多個存儲器單元區(qū)域(mc區(qū)域)2中形成存儲器單元，在襯底10的一個或多個低電壓邏輯器件區(qū)域(lv區(qū)域)4中形成低電壓邏輯器件，以及在襯底10的一個或多個高壓邏輯器件區(qū)域(hv區(qū)域)6中形成高電壓邏輯器件。描述了關于同時在mc區(qū)域中形成一對存儲器單元、在lv區(qū)域中形成低電壓邏輯器件以及在hv區(qū)域中形成高電壓邏輯器件的工藝。然而，多個此類器件在每個區(qū)域中同時形成。

mc區(qū)域2參見圖1a至圖1g、lv區(qū)域4參見圖2a至圖2g、hv區(qū)域6參見圖3a至圖3g，圖中示出了制造半導體存儲器裝置的工藝步驟的剖視圖。該工藝始于在p型單晶硅襯底10上形成(例如，通過沉積、通過生長等)二氧化硅(氧化物)層12。而后，在二氧化硅層12上形成多晶硅(多晶)層，并且在該多晶硅層上方形成氮化硅(氮化物)層。然后使用光刻法將氮化物層和多晶硅層圖案化，其中光致抗蝕劑(未示出)沉積在氮化物上，使用掩模選擇性地暴露該光致抗蝕劑，選擇性地去除該光致抗蝕劑以暴露氮化物部分，隨后進行氮化物蝕刻和多晶硅蝕刻以去除氮化物和多晶硅的暴露部分，從而在區(qū)域2、區(qū)域4、區(qū)域6各者的頂部上留下具有氮化物層的多晶硅塊14。然后通過氮化物沉積和各向異性蝕刻沿著多晶塊14的側面形成氮化物間隔物，在多晶塊14的側面和頂部上均留下氮化物16。然后可在與多晶塊14相鄰的那部分襯底10上進行字線(wl)vt注入。此時可在lv區(qū)域4和hv區(qū)域6中進行注入，從而在襯底10中分別形成源極區(qū)17a和漏極區(qū)17b。可利用光致抗蝕劑保護mc區(qū)域免受該注入的影響。所得結構示于圖1a、圖2a和圖3a中。

用絕緣材料(例如，層間電介質-ild)18覆蓋這些結構，隨后使用氮化物16作為蝕刻停止層進行化學機械拋光(cmp)蝕刻。使用氮化物蝕刻去除區(qū)域4和區(qū)域6中的多晶塊14上的氮化物16?？赏ㄟ^光致抗蝕劑(未示出)保護區(qū)域2中的氮化物16免受該氮化物蝕刻。然后通過多晶硅蝕刻從區(qū)域4和區(qū)域6去除多晶塊14，暴露出溝槽19底部的氧化物12。然后通過氧化物蝕刻將氧化物12從區(qū)域4的溝槽19底部去除，但將其保留在區(qū)域6中。可通過光致抗蝕劑(未示出)保護區(qū)域6中的氧化物12的暴露部分。所得結構示于圖1b、圖2b、圖3b中。

然后從區(qū)域2去除ild層18。在mc區(qū)域2的結構上方、lv區(qū)域4及hv區(qū)域6中的溝槽19中形成絕緣層20。優(yōu)選地，絕緣層20包括第一氧化物層和第二高k材料(即，介電常數(shù)k大于氧化物諸如hfo2、zro2、tio2等的介電常數(shù))層。然后在mc區(qū)域2的結構上方、lv區(qū)域4及hv區(qū)域6中的溝槽19中形成高k覆蓋層22(例如tin)。所得結構示于圖1c、圖2c、圖3c中。

接下來進行光刻工藝，其利用光致抗蝕劑覆蓋這些結構中除了mc區(qū)域2中多晶塊14的中心部分以外的部分。進行一系列蝕刻以去除層22、層20、層16、多晶塊14和層12的暴露部分，形成向下延伸至襯底10并暴露該襯底的溝槽24(其有效地將多晶塊14劃分為兩個分開的多晶塊)。使用注入工藝在襯底10的暴露部分中形成第一(源極)區(qū)26。沿著溝槽24的側壁(即，沿著多晶塊14的暴露表面)并且沿著溝槽24的底部(即，沿著襯底10的暴露表面)形成氧化物層28。優(yōu)選地，通過氧化形成氧化物層28。所得結構示于圖1d、圖2d、圖3d中。

進行金屬材料沉積和cmp蝕刻，其利用金屬材料塊34填充溝槽24，并且在mc區(qū)域2中的多晶塊14的其他側面上形成金屬材料塊36。該工藝也利用金屬材料塊38填充lv區(qū)域4中的溝槽19，并且通過金屬材料塊40填充hv區(qū)域6中的溝槽19。然后通過光刻法和金屬蝕刻將金屬塊36圖案化，從而減小它們的橫向尺寸。然后進行注入以便在mc區(qū)域2的襯底10中與金屬塊36相鄰之處形成漏極區(qū)32。然后在該結構上方形成絕緣層30，隨后進行cmp蝕刻(該操作也去除多晶塊14上方的層16、層20和層22)。所得結構示于圖1e、圖2e、圖3e中。

在該結構上方形成氮化物層42。在mc區(qū)域2中的氮化物42上方形成光致抗蝕劑層44，并且通過光刻法將該層圖案化，形成設置在多晶塊14上方的溝槽46。進行氧化物沉積以在溝槽46的底部形成氧化物層48。進行金屬沉積和cmp回蝕，利用金屬材料塊50填充溝槽46。所得結構示于圖1f、圖2f、圖3f中。另選地，可在氮化物42上形成氧化物層48(或類似的絕緣層，諸如ono)，在氧化物層48上形成金屬材料層，以及通過光刻法和金屬蝕刻將該金屬層圖案化，從而形成金屬材料塊50。

在去除光致抗蝕劑44后，優(yōu)選地通過沉積和cmp回蝕形成絕緣層52。進行光刻圖案化和蝕刻以形成接觸溝槽，該接觸溝槽延伸穿過絕緣層52和任何其他層以暴露襯底10。然后通過沉積和cmp回蝕利用金屬材料填充該接觸溝槽，形成與mc區(qū)域2中的漏極區(qū)32電接觸的接觸件54、與lv區(qū)域4中的源極區(qū)17a和漏極區(qū)17b電接觸的接觸件56，以及與lv區(qū)域6中的源極區(qū)17a和漏極區(qū)17b電接觸的接觸件58。所得結構示于圖1g、圖2g、圖3g中。

上述方法使用共享工藝在同一半導體襯底上同時形成存儲器單元、低電壓邏輯器件和高電壓邏輯器件。存儲器單元成對形成，并且共享公共源極區(qū)26和擦除柵34。源極區(qū)26和漏極區(qū)32所具有的導電類型不同于周圍襯底10的導電類型。每個存儲器單元還包括浮柵14、控制柵50和字線柵36，其中浮柵用于控制在源極區(qū)26和漏極區(qū)36之間運行的溝道區(qū)60的第一部分，控制柵設置在浮柵14上方并且與該浮柵絕緣，字線柵設置襯底上方并且與該襯底絕緣，用于控制溝道區(qū)60的第二部分。低電壓邏輯器件包括溝道區(qū)62和柵極38，其中溝道區(qū)在源極區(qū)17a和漏極區(qū)17b之間運行，柵極通過復合絕緣層20以及高k覆蓋層22而設置在溝道區(qū)62上方并且與該溝道區(qū)絕緣。低電壓邏輯器件包括溝道區(qū)64和柵極40，其中溝道區(qū)在源極區(qū)17a和漏極區(qū)17b之間運行，柵極通過復合絕緣層20、高k覆蓋層22以及氧化物層12而設置在溝道區(qū)64上方并且與該溝道區(qū)絕緣。相較于lv區(qū)域4中的低電壓邏輯器件的擊穿電壓，由層12提供的額外絕緣作用使得hv區(qū)域6中的高電壓邏輯器件的擊穿電壓更高。這三個相同的絕緣層用于將字線柵36與襯底10絕緣。浮柵14憑借高電壓邏輯器件中額外提供的相同氧化物層12而與襯底絕緣。

在上述處理中，相同的金屬形成步驟同時形成了用于存儲器裝置的擦除柵34和字線柵36、用于低壓邏輯器件的柵極38，和用于高電壓邏輯器件的柵極40。此外，相同的絕緣層(12、20、22)用于將字線柵36(用于存儲器裝置)以及柵極40(用于高電壓邏輯器件)與襯底10絕緣。通過使用相同的金屬柵極形成處理來同時形成存儲器單元和邏輯器件的柵極，所需光刻掩模的數(shù)量減少，并且金屬柵極形成后所需熱處理的量減少，從而減少了不必要的eot增加和vt漂移。

應當理解，本發(fā)明不限于上述的和在本文中示出的實施方案，而是涵蓋落在所附權利要求書的范圍內(nèi)的任何和所有變型形式。舉例來說，本文中對本發(fā)明的提及并不意在限制任何權利要求或權利要求術語的范圍，而是僅參考可由這些權利要求中的一項或多項權利要求涵蓋的一個或多個特征。上文所述的材料、工藝和數(shù)值的例子僅為示例性的，而不應視為限制權利要求。例如，擦除柵34可由多晶硅代替金屬材料來形成。另外，根據(jù)權利要求和說明書顯而易見的是，并非所有方法步驟都需要以所示出或所要求的精確順序進行，而是需要以允許適宜地形成存儲器單元和邏輯器件的任意順序來進行。最后，單個材料層可以被形成為多個這種或類似材料層，反之亦然。

應該指出的是，如本文所用，術語“在…上方”和“在…上”兩者包容地包含“直接在…上”(之間未設置中間材料、元件或空間)和“間接在…上”(之間設置有中間材料、元件或空間)。同樣地，術語“相鄰”包括“直接相鄰”(兩者間未設置有中間材料、元件或空間)和“間接相鄰”(兩者間設置有中間材料、元件或空間)，并且“電耦接”包括“直接電耦接到”(兩者間未設置有將這些元件電連接在一起的中間材料或元件)和“間接電耦接到”(兩者間設置有將這些元件電連接在一起的中間材料或元件)。例如，“在襯底上方”形成元件可包括在之間沒有中間材料/元件的情況下在襯底上直接形成元件，以及在之間有一個或多個中間材料/元件的情況下在襯底上間接形成元件。