1.一種裝置，包括：
第一半導(dǎo)體芯片，其具有第一像素陣列，所述第一像素陣列具有可見光敏感像素；以及
第二半導(dǎo)體芯片，其具有第二像素陣列，所述第一半導(dǎo)體芯片堆疊在所述第二半導(dǎo)體芯片上，使得所述第二像素陣列位于所述第一像素陣列下方，所述第二像素陣列具有用于基于飛行時(shí)間的深度檢測(cè)的IR光敏感像素。
2.如權(quán)利要求1所述的裝置，其中，所述第一半導(dǎo)體芯片比所述第二半導(dǎo)體芯片薄。
3.如權(quán)利要求1所述的裝置，其中，所述第二半導(dǎo)體芯片堆疊在第三半導(dǎo)體芯片上。
4.如權(quán)利要求3所述的裝置，其中，所述第三半導(dǎo)體芯片包括以下中的任意項(xiàng)：
聯(lián)接到所述第一像素陣列的像素陣列電路；
聯(lián)接到所述第二像素陣列的像素陣列電路；
聯(lián)接到所述第一像素陣列的ADC電路；
聯(lián)接到所述第二像素陣列的ADC電路；
聯(lián)接到所述第一像素陣列的定時(shí)和控制電路；
聯(lián)接到所述第二像素陣列的定時(shí)和控制電路。
5.如權(quán)利要求1所述的裝置，其中，所述第一半導(dǎo)體芯片包括以下中的任意項(xiàng)：
聯(lián)接到所述第一像素陣列的像素陣列電路；
聯(lián)接到所述第一像素陣列的ADC電路；
聯(lián)接到所述第一像素陣列的定時(shí)和控制電路。
6.如權(quán)利要求1所述的裝置，其中，所述第二半導(dǎo)體芯片包括以下中的任意項(xiàng)：
聯(lián)接到所述第二像素陣列的像素陣列電路；
聯(lián)接到所述第二像素陣列的ADC電路；
聯(lián)接到所述第二像素陣列的定時(shí)和控制電路。
7.如權(quán)利要求1所述的裝置，其中，所述第二半導(dǎo)體芯片安裝在封裝基體上。
8.如權(quán)利要求1所述的裝置，其中，所述第一半導(dǎo)體芯片包括貫穿基體過孔。
9.如權(quán)利要求1所述的裝置，還包括形成在所述第一半導(dǎo)體芯片上的微透鏡陣列。
10.如權(quán)利要求9所述的裝置，其中，所述第二半導(dǎo)體芯片不具有形成在其上的微透鏡陣列。
11.一種方法，包括：
在第一像素陣列的表面處接收可見光和IR光；
利用所述第一像素陣列感測(cè)所述可見光但不感測(cè)所述IR光，所述IR光穿過所述第一像素陣列；
利用位于所述第一像素陣列下方的第二像素陣列感測(cè)所述IR光。
12.如權(quán)利要求11所述的方法，其中，所述感測(cè)IR光還包括感測(cè)飛行時(shí)間深度信息。
13.如權(quán)利要求11所述的方法，其中，所述方法還包括通過所述第二像素陣列的半導(dǎo)體基體向/從所述第一像素陣列運(yùn)轉(zhuǎn)信號(hào)。
14.如權(quán)利要求11所述的方法，其中，所述感測(cè)所述可見光和所述感測(cè)所述IR光同時(shí)進(jìn)行。
15.如權(quán)利要求11所述的方法，還包括利用所述第二像素的半導(dǎo)體芯片堆疊在其上的半導(dǎo)體芯片執(zhí)行用于所述第一像素陣列和所述第二像素陣列中的任一個(gè)或兩個(gè)的模數(shù)轉(zhuǎn)換和/或定時(shí)和控制功能。
16.一種裝置，包括：
應(yīng)用處理器，其具有多個(gè)處理核和聯(lián)接到所述多個(gè)處理核的內(nèi)存控制器；
相機(jī)系統(tǒng)，其聯(lián)接到所述應(yīng)用處理器，所述相機(jī)系統(tǒng)包括：
第一半導(dǎo)體芯片，其具有第一像素陣列，所述第一像素陣列具有可見光敏感像素；以及
第二半導(dǎo)體芯片，其具有第二像素陣列，所述第一半導(dǎo)體芯片堆疊在所述第二半導(dǎo)體芯片上，使得所述第二像素陣列位于所述第一像素陣列下方，所述第二像素陣列具有用于基于飛行時(shí)間的深度檢測(cè)的IR光敏感像素。
17.如權(quán)利要求16所述的裝置，其中，所述第一半導(dǎo)體芯片比所述第二半導(dǎo)體芯片薄。
18.如權(quán)利要求16所述的裝置，其中，所述第二半導(dǎo)體芯片堆疊在第三半導(dǎo)體芯片上。
19.如權(quán)利要求18所述的裝置，其中，所述第三半導(dǎo)體芯片包括以下中的任意項(xiàng)：
聯(lián)接到所述第一像素陣列的像素陣列電路；
聯(lián)接到所述第二像素陣列的像素陣列電路；
聯(lián)接到所述第一像素陣列的ADC電路；
聯(lián)接到所述第二像素陣列的ADC電路；
聯(lián)接到所述第一像素陣列的定時(shí)和控制電路；
聯(lián)接到所述第二像素陣列的定時(shí)和控制電路。
20.如權(quán)利要求18所述的裝置，其中，所述第一半導(dǎo)體芯片包括以下中的任意項(xiàng)：
聯(lián)接到所述第一像素陣列的像素陣列電路；
聯(lián)接到所述第一像素陣列的ADC電路；
聯(lián)接到所述第一像素陣列的定時(shí)和控制電路。
21.如權(quán)利要求18所述的裝置，其中，所述第二半導(dǎo)體芯片包括以下中的任意項(xiàng)：
聯(lián)接到所述第二像素陣列的像素陣列電路；
聯(lián)接到所述第二像素陣列的ADC電路；
聯(lián)接到所述第二像素陣列的定時(shí)和控制電路。