本發(fā)明涉及半導體技術領域，尤其涉及一種多晶硅電容及制造方法。

背景技術：

多晶硅電容是由低電阻的多晶硅作為上下兩層極板，氧化硅或者氮化硅作為絕緣介質(zhì)形成的三層結構電容。

現(xiàn)有技術中，多晶硅電容的制造過程為：先生長低電阻的多晶硅下極板，再生長中間的氧化硅或者氮化硅絕緣層，最后生長低電阻的多晶硅上極板。然而，現(xiàn)有技術中，在多晶硅電容的制造過程中，需要生長三層的極板，使得多晶硅電容的制造時間長，制造成本高，得到的多晶硅電容的厚度大。

技術實現(xiàn)要素：

本發(fā)明提供一種多晶硅電容及制造方法，用于解決現(xiàn)有技術中多晶硅電容的制造時間長，制造成本高，厚度大的問題。

本發(fā)明的第一個方面是提供一種多晶硅電容的制造方法，包括：

在襯底上生長一層不摻雜的多晶硅層；

在所述多晶硅層的底層注入導電雜質(zhì)，形成多晶硅電容的低阻值的下極板；

在所述多晶硅層的中層注入絕緣雜質(zhì)，形成多晶硅電容的絕緣介質(zhì)層；

在所述多晶硅層的上層注入所述導電雜質(zhì)，形成多晶硅電容的低阻值的上極板。

進一步地，所述導電雜質(zhì)為N型雜質(zhì)或P型雜質(zhì)；所述N型雜質(zhì)為磷離子、砷離子或銻離子；所述P型雜質(zhì)為鋁離子或硼離子。

進一步地，所述絕緣雜質(zhì)為氧離子或氮離子。

進一步地，在所述多晶硅層的上層注入所述導電雜質(zhì)，形成多晶硅電容 的低阻值的上極板之后，還包括：

在所述多晶硅層上生長至少一層摻雜的多晶硅層，所述摻雜的多晶硅層的底層和上層注入有導電雜質(zhì)，所述摻雜的多晶硅層的中層注入有絕緣雜質(zhì)。

進一步地，采用化學氣相沉積法在所述襯底上生長所述多晶硅層。

進一步地，所述多晶硅層的厚度為0-100微米。

進一步地，注入所述導電雜質(zhì)或所述絕緣雜質(zhì)時所需的注入能量為0-5000kev。

本發(fā)明的另一個方面提供一種多晶硅電容，包括：

襯底和多晶硅層；

所述多晶硅層設置在所述襯底上；

所述多晶硅層的底層和上層注入有導電雜質(zhì)，所述多晶硅層的中層注入有絕緣雜質(zhì)。

進一步地，所述導電雜質(zhì)為N型雜質(zhì)或P型雜質(zhì)；所述N型雜質(zhì)為磷離子、砷離子或銻離子；所述P型雜質(zhì)為鋁離子或硼離子。

進一步地，多晶硅層的層數(shù)為至少一層。

本發(fā)明中，通過在不摻雜的多晶硅層的底層注入導電雜質(zhì)，形成多晶硅電容的低阻值的下極板，在不摻雜的多晶硅層的中層注入絕緣雜質(zhì)，形成多晶硅電容的絕緣介質(zhì)層，在不摻雜的多晶硅層的上層注入所述導電雜質(zhì)，形成多晶硅電容的低阻值的上極板，形成多晶硅電容，只需要生成一層多晶硅層，從而縮短了制造時間，降低了制造成本，減少了多晶硅電容的厚度。

附圖說明

圖1為本發(fā)明提供的多晶硅電容的制造方法中一個實施例的流程圖；

圖2為本發(fā)明提供的多晶硅電容的制造方法中生長多晶硅層后的示意圖；

圖3為本發(fā)明提供的多晶硅電容的制造方法中形成下極板后的示意圖；

圖4為本發(fā)明提供的多晶硅電容的制造方法中形成絕緣介質(zhì)層后的示意圖；

圖5為本發(fā)明提供的多晶硅電容的結構示意圖。

具體實施方式

為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

圖1為本發(fā)明提供的多晶硅電容的制造方法中一個實施例的流程圖，如圖1所示，包括：

101、在襯底上生長一層不摻雜的多晶硅層。

其中，如圖2所示，圖2為本發(fā)明提供的多晶硅電容的制造方法中生長多晶硅層后的示意圖。不摻雜的多晶硅層指的是沒有摻雜導電雜質(zhì)和絕緣雜質(zhì)的多晶硅層。不摻雜的多晶硅層的生長方法具體可以為化學氣相沉積法。不摻雜的多晶硅層的厚度具體可以為0-100微米，可以根據(jù)多晶硅電容厚度的要求進行設置。

102、在多晶硅層的底層注入導電雜質(zhì)，形成多晶硅電容的低阻值的下極板。

其中，如圖3所示，圖3為本發(fā)明提供的多晶硅電容的制造方法中形成下極板后的示意圖。具體地，導電雜質(zhì)為N型雜質(zhì)或P型雜質(zhì)。N型雜質(zhì)具體為磷離子、砷離子或銻離子。P型雜質(zhì)具體可以為鋁離子或硼離子。N型雜質(zhì)或P型雜質(zhì)具體可以通過一定能量的離子注入工序將N型雜質(zhì)或P型雜質(zhì)注入到多晶硅層中的具體位置。

103、在多晶硅層的中層注入絕緣雜質(zhì)，形成多晶硅電容的絕緣介質(zhì)層。

其中，如圖4所示，圖4為本發(fā)明提供的多晶硅電容的制造方法中形成絕緣介質(zhì)層后的示意圖。具體地，絕緣雜質(zhì)為氧離子或氮離子。

104、在多晶硅層的上層注入導電雜質(zhì)，形成多晶硅電容的低阻值的上極板。

其中，本實施例中，在多晶硅層中注入導電雜質(zhì)或絕緣雜質(zhì)時所需的注入能量為0-5000kev，注入能量具體可以與注入深度有關，也就是說，在多晶硅層的底層注入導電雜質(zhì)所需的能量大于在中層注入絕緣雜質(zhì)所需的能量；在多晶硅層的中層注入絕緣雜質(zhì)所需的能量大于在上層注入導電雜質(zhì)所需的 能量。實際中，可以根據(jù)注入絕緣雜質(zhì)或導電雜質(zhì)的深度來確定注入能量，以便根據(jù)注入能量在多晶硅層中注入導電雜質(zhì)或絕緣雜質(zhì)。

另外，還需要進行說明的是，本實施例中，還可以在多晶硅層上生長一層或多層摻雜的多晶硅層，摻雜的多晶硅層的底層和上層注入有導電雜質(zhì)，所述摻雜的多晶硅層的中層注入有絕緣雜質(zhì)。一層或多層摻雜的多晶硅層的生長方法見步驟101至步驟104，即重復執(zhí)行步驟101至步驟104，能夠得到多層的多晶硅電容，多層的多晶硅電容可以使得在使用時根據(jù)需要選擇不同的容值。例如，第一層多晶硅的容值可以為1pf，第二層多晶硅的容值可以為2pf，第三層多晶硅的容值可以為3pf，實際中，若需要4pf的容值，可以將第一層多晶硅和第三層多晶硅并聯(lián)，得到4pf，從而能夠提高多晶硅電容的使用效率。第二層多晶硅層和第三層多晶硅層的厚度可以根據(jù)多晶硅電容整體厚度的要求進行設置。

本實施例中，通過在不摻雜的多晶硅層的底層注入導電雜質(zhì)，形成多晶硅電容的低阻值的下極板，在不摻雜的多晶硅層的中層注入絕緣雜質(zhì)，形成多晶硅電容的絕緣介質(zhì)層，在不摻雜的多晶硅層的上層注入導電雜質(zhì)，形成多晶硅電容的低阻值的上極板，形成多晶硅電容，只需要生成一層多晶硅層，從而縮短了制造時間，降低了制造成本，減少了多晶硅電容的厚度。

圖5為本發(fā)明提供的多晶硅電容的結構示意圖，如圖5所示，包括：

襯底51和多晶硅層52；

多晶硅層52設置在襯底51上；

多晶硅層52的底層和上層注入有導電雜質(zhì)，多晶硅層52的中層注入有絕緣雜質(zhì)。

多晶硅層52的厚度具體可以為0-100微米。實際中，根據(jù)需要，多晶硅層52的厚度也可以設置成幾百微米，此處不做具體限定。在多晶硅層52中注入導電雜質(zhì)或絕緣雜質(zhì)所需的注入能量可以為0-5000kev。

其中，注入能量具體可以與注入深度有關，也就是說，在多晶硅層的底層注入導電雜質(zhì)所需的能量大于在中層注入絕緣雜質(zhì)所需的能量；在多晶硅層的中層注入絕緣雜質(zhì)所需的能量大于在上層注入導電雜質(zhì)所需的能量。實際中，可以根據(jù)注入絕緣雜質(zhì)或導電雜質(zhì)的深度來確定注入能量，以便根據(jù) 注入能量在多晶硅層中注入導電雜質(zhì)或絕緣雜質(zhì)。

進一步地，導電雜質(zhì)為N型雜質(zhì)或P型雜質(zhì)。其中，N型雜質(zhì)為磷離子、砷離子或銻離子。P型雜質(zhì)為鋁離子或硼離子。

進一步地，絕緣雜質(zhì)為氧離子或氮離子。

另外，還需要進行說明的是，本實施例中，還可以在多晶硅層上生長一層或多層摻雜的多晶硅層，摻雜的多晶硅層的底層和上層注入有導電雜質(zhì)，摻雜的多晶硅層的中層注入有絕緣雜質(zhì)。摻雜的多晶硅層與注入有導電雜質(zhì)和絕緣雜質(zhì)的多晶硅層52的結構相同，生長方法相同。摻雜的多晶硅層的結構具體可以參照多晶硅層52的結構，摻雜的多晶硅的生長方法具體可以參照圖1所示實施例中注入有導電雜質(zhì)和絕緣雜質(zhì)的多晶硅層的生長方法，此處不再做詳細說明。多層的多晶硅電容可以使得在使用時根據(jù)需要選擇不同的容值。例如，第一層多晶硅的容值可以為1pf，第二層多晶硅的容值可以為2pf，第三層多晶硅的容值可以為3pf，實際中，若需要4pf的容值，可以將第一層多晶硅和第三層多晶硅并聯(lián)，得到4pf；若需要5pf的容值，可以將第二層多晶硅和第三層多晶硅并聯(lián)，得到5pf；從而能夠提高多晶硅電容的使用效率。第二層多晶硅層和第三層多晶硅層的厚度可以根據(jù)多晶硅電容整體厚度的要求進行設置。

本實施例中，通過在不摻雜的多晶硅層的底層注入導電雜質(zhì)，形成多晶硅電容的低阻值的下極板，在不摻雜的多晶硅層的中層注入絕緣雜質(zhì)，形成多晶硅電容的絕緣介質(zhì)層，在不摻雜的多晶硅層的上層注入導電雜質(zhì)，形成多晶硅電容的低阻值的上極板，形成多晶硅電容，只需要生成一層多晶硅層，從而縮短了制造時間，降低了制造成本，減少了多晶硅電容的厚度。

最后應說明的是：以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質(zhì)脫離本發(fā)明各實施例技術方案的范圍。