本發(fā)明實施例涉及半導(dǎo)體芯片制造工藝領(lǐng)域，尤其涉及一種降低溝槽型VDMOS的導(dǎo)通電阻的方法。

背景技術(shù)：

溝槽型垂直雙擴(kuò)散金屬氧化物半導(dǎo)體晶體管(Vertical Double Diffusion Metal Oxide Semiconductor，簡稱VDMOS)是通過源和體離子注入的縱向擴(kuò)散距離差來形成溝道，它廣泛應(yīng)用于開關(guān)電源和同步整流領(lǐng)域。

如圖1所示，溝槽型VDMOS的導(dǎo)通電阻由7個部分組成：源區(qū)接觸電阻21、源區(qū)體電阻22、溝道電阻23、積累區(qū)電阻24、耗盡區(qū)電阻25、襯底電阻26和漏極接觸電阻27。

由于金屬層31與源區(qū)8的接觸面積30較小，造成源區(qū)接觸電阻21較大，導(dǎo)致溝槽型VDMOS的導(dǎo)通電阻較大。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種降低溝槽型VDMOS的導(dǎo)通電阻的方法，以降低溝槽型VDMOS的導(dǎo)通電阻。

本發(fā)明實施例的一個方面是提供一種降低溝槽型VDMOS的導(dǎo)通電阻的方法，包括：

在N型濃襯底的N型外延層中形成溝槽；

在包括所述溝槽的N型外延層的表面生長柵氧化層，并在所述柵氧化層上沉積多晶硅，所述多晶硅填滿所述溝槽；

保留所述溝槽中距離溝槽底部第一預(yù)定距離的多晶硅，并將剩余的所述多晶硅刻蝕掉以露出所述溝槽上端溝槽側(cè)壁的柵氧化層和所述N型外延層上表面的柵氧化層，所述第一預(yù)定距離小于所述溝槽的深度；

在所述N型外延層中形成體區(qū)和源區(qū)；

在所述溝槽上端溝槽側(cè)壁的柵氧化層和所述N型外延層上表面的柵氧化層上沉積介電層，所述介電層填滿所述溝槽上端溝槽；

保留所述溝槽中的介電層和柵氧化層，并將剩余的介電層和柵氧化層腐蝕掉，以露出所述源區(qū)和所述體區(qū)；

在所述源區(qū)、所述體區(qū)，以及所述溝槽中保留的介電層和柵氧化層的上表面沉積金屬形成源極金屬，在所述N型濃襯底的下表面沉積金屬形成漏極金屬。

本發(fā)明實施例提供的降低溝槽型VDMOS的導(dǎo)通電阻的方法，通過腐蝕介電層和柵氧化層，將源區(qū)上表面的介電層和柵氧化層全部腐蝕掉，在源區(qū)上表面沉積金屬形成源極金屬時，增大了源極金屬與源區(qū)的接觸面積，減小了源區(qū)接觸電阻，從而降低了溝槽型VDMOS的導(dǎo)通電阻。

附圖說明

圖1為現(xiàn)有技術(shù)中溝槽型VDMOS的剖面示意圖；

圖2為本發(fā)明另一實施例提供的降低溝槽型VDMOS的導(dǎo)通電阻的方法流程圖；

圖3-15為本發(fā)明實施例執(zhí)行過程中溝槽型VDMOS的剖面示意圖。

具體實施方式

圖2為本發(fā)明實施例提供的降低溝槽型VDMOS的導(dǎo)通電阻的方法流程圖。本發(fā)明實施例通過提高金屬層與源區(qū)的接觸面積來減小源區(qū)接觸電阻，提供降低溝槽型VDMOS的導(dǎo)通電阻的方法，該方法的具體步驟如下：

步驟S101、在N型濃襯底的N型外延層中形成溝槽；

所述在N型濃襯底的N型外延層中形成溝槽包括：

在N型濃襯底的N型外延層上表面生成二氧化硅層；

對部分所述二氧化硅層進(jìn)行光刻、刻蝕處理以露出所述N型外延層，剩余的二氧化硅層與露出的N型外延層之間形成窗口；

沿著所述窗口刻蝕所述露出的N型外延層以形成溝槽，并去掉所述剩余的二氧化硅層形成包括所述溝槽的N型外延層。

如圖3所示，N型外延層2在N型濃襯底1的上面，在N型外延層2的 上表面生成二氧化硅層3，二氧化硅層3具體通過低壓化學(xué)氣相沉積形成。

如圖4所示，對二氧化硅層3的中間區(qū)域進(jìn)行光刻、刻蝕處理，露出該中間區(qū)域下方的N型外延層2，剩余的二氧化硅層3和露出的N型外延層2之間形成窗口40。

在圖4的基礎(chǔ)上，沿著窗口40向下刻蝕露出的N型外延層2，形成溝槽4，并去掉剩余的二氧化硅層3得到如圖5所示的溝槽型VDMOS的剖面示意圖，形成包括溝槽4的N型外延層2。

步驟S102、在包括所述溝槽的N型外延層的表面生長柵氧化層，并在所述柵氧化層上沉積多晶硅，所述多晶硅填滿所述溝槽；

在溝槽4的溝槽表面和露出的N型外延層2的上表面生長柵氧化層5，并在柵氧化層5上沉積多晶硅6，得到如圖6所示的溝槽型VDMOS的剖面示意圖，多晶硅6填滿溝槽4，。

步驟S103、保留所述溝槽中距離溝槽底部第一預(yù)定距離的多晶硅，并將剩余的所述多晶硅刻蝕掉以露出所述溝槽上端溝槽側(cè)壁的柵氧化層和所述N型外延層上表面的柵氧化層，所述第一預(yù)定距離小于所述溝槽的深度；

所述溝槽中保留的多晶硅的上表面距離所述溝槽的開口0.4～0.6微米。

如圖7所示，保留溝槽4中距離溝槽底部第一預(yù)定距離的多晶硅6，即保留溝槽4中靠近溝槽底部的一部分多晶硅6，將剩余的多晶硅6刻蝕掉以露出溝槽4上端溝槽側(cè)壁70的柵氧化層5和N型外延層2上表面的柵氧化層5，第一預(yù)定距離小于溝槽4的深度。溝槽4中保留的多晶硅6的上表面距離溝槽4的開口0.4～0.6微米。

步驟S104、在所述N型外延層中形成體區(qū)和源區(qū)；

所述在所述N型外延層中形成體區(qū)和源區(qū)包括：

通過所述N型外延層上表面的柵氧化層向所述N型外延層注入P型離子形成所述體區(qū)；

將所述體區(qū)中與所述柵氧化層相鄰的預(yù)定區(qū)域作為所述源區(qū)，并向所述源區(qū)注入N型離子。

如圖8所示，通過N型外延層2上表面的柵氧化層5向N型外延層2注入P型離子形成體區(qū)7。

如圖9所示，將體區(qū)7中與柵氧化層5相鄰的預(yù)定區(qū)域作為源區(qū)8，并 向源區(qū)8注入N型離子。

步驟S105、在所述溝槽上端溝槽側(cè)壁的柵氧化層和所述N型外延層上表面的柵氧化層上沉積介電層，所述介電層填滿所述溝槽上端溝槽；

在圖9基礎(chǔ)上，在溝槽4上端溝槽側(cè)壁70的柵氧化層5和N型外延層2上表面的柵氧化層5上沉積介電層9得到如圖10所示的溝槽型VDMOS的剖面示意圖，本發(fā)明實施例中介電層9的厚度為8000～20000埃，介電層9填滿溝槽4上端溝槽。

所述在所述溝槽上端溝槽側(cè)壁的柵氧化層和所述N型外延層上表面的柵氧化層上沉積介電層，所述介電層填滿所述溝槽上端溝槽之后，還包括：

對所述介電層進(jìn)行化學(xué)機(jī)械研磨處理，以使所述溝槽上方的介電層平坦。

所述化學(xué)機(jī)械研磨處理之前的介電層厚度為8000～20000埃，所述化學(xué)機(jī)械研磨處理之后的介電層厚度為4000埃。

對圖10所示的厚度為8000～20000埃的介電層9進(jìn)行化學(xué)機(jī)械研磨處理，研磨到4000埃，使溝槽4上方的介電層平坦得到如圖11所示的溝槽型VDMOS的剖面示意圖。

步驟S106、保留所述溝槽中的介電層和柵氧化層，并將剩余的介電層和柵氧化層腐蝕掉，以露出所述源區(qū)和所述體區(qū)；

所述保留所述溝槽中的介電層和柵氧化層包括：

保留所述溝槽中全部的介電層和柵氧化層，且所述溝槽中保留的介電層上表面、保留的柵氧化層上表面和所述溝槽的開口在同一平面；或者

保留所述溝槽中距離所述多晶硅上表面第二預(yù)定距離的介電層，所述第二預(yù)定距離小于所述溝槽的開口到所述多晶硅上表面的距離，且所述溝槽中保留的介電層上表面與保留的柵氧化層上表面在同一平面，所述溝槽中保留的介電層上表面距離所述溝槽的開口0.2～0.3微米。

如圖12所示，保留溝槽4中全部的介電層9和柵氧化層5，保留的介電層9上表面、保留的柵氧化層5上表面和溝槽4的開口在同一平面，并將剩余的介電層9和柵氧化層5腐蝕掉，以露出源區(qū)8和體區(qū)7。

如圖13所示，保留溝槽4中距離多晶硅6上表面第二預(yù)定距離的介電層9，第二預(yù)定距離小于溝槽的開口到多晶硅6上表面的距離，且溝槽4中保留的介電層9上表面與保留的柵氧化層5上表面在同一平面，溝槽4中保留的 介電層9上表面距離溝槽4的開口0.2～0.3微米。將剩余的介電層9和柵氧化層5腐蝕掉，以露出源區(qū)8和體區(qū)7。

步驟S107、在所述源區(qū)、所述體區(qū)，以及所述溝槽中保留的介電層和柵氧化層的上表面沉積金屬形成源極金屬，在所述N型濃襯底的下表面沉積金屬形成漏極金屬。

在圖13基礎(chǔ)上，在源區(qū)8、體區(qū)7，以及溝槽4中保留的介電層9和柵氧化層5的上表面沉積金屬形成源極金屬10，得到如圖14所示的溝槽型VDMOS的剖面示意圖，在圖14基礎(chǔ)上，在N型濃襯底1的下表面沉積金屬形成漏極金屬11，得到如圖15所示的溝槽型VDMOS的剖面示意圖。

在圖12基礎(chǔ)上，增加源極金屬和漏極金屬的方法分別與圖14和圖15的方法對應(yīng)，本發(fā)明實施例不再贅述。

本發(fā)明實施例通過腐蝕介電層和柵氧化層，將源區(qū)上表面的介電層和柵氧化層全部腐蝕掉，在源區(qū)上表面沉積金屬形成源極金屬時，增大了源極金屬與源區(qū)的接觸面積，減小了源區(qū)接觸電阻，從而降低了溝槽型VDMOS的導(dǎo)通電阻。

在上述實施例的基礎(chǔ)上，所述沿著所述窗口刻蝕所述露出的N型外延層以形成溝槽之后，還包括：對所述溝槽的溝槽底部進(jìn)行圓滑處理。

所述二氧化硅層厚度為4000～7000埃，所述柵氧化層厚度為400～1000埃，所述多晶硅厚度為6000～12000埃。

所述P型離子為硼，所述P型離子的劑量為1.0E13～1.0E15個/cm²，能量為60KEV～120KEV；所述通過所述N型外延層上表面的柵氧化層向所述N型外延層注入P型離子形成體區(qū)之后，還包括：對所述P型離子進(jìn)行高溫驅(qū)入，溫度為900～1150度，時間40～100分鐘。

所述N型離子為砷或磷，所述N型離子的注入劑量1.0E15～1.0E16個/cm²，能量為50KEV～120KEV；所述將所述體區(qū)中與所述柵氧化層相鄰的預(yù)定區(qū)域作為源區(qū)，并向所述源區(qū)注入N型離子之后，還包括：對所述N型離子進(jìn)行離子激活，溫度為800～1000度，時間20～60分鐘。

所述將剩余的介電層和柵氧化層腐蝕掉包括：用氫氟酸溶液或者氫氟酸和氟化氨的混合溶液將剩余的介電層和柵氧化層腐蝕掉。

所述源極金屬為鋁硅銅合金，所述源極金屬的厚度為2～4微米，所述漏 極金屬為鈦鎳銀復(fù)合層。

本發(fā)明實施例通過腐蝕源區(qū)上表面的介電層和柵氧化層的同時，還腐蝕溝槽中的部分介電層和部分柵氧化層，在源區(qū)上表面沉積金屬形成源極金屬的同時，在溝槽中保留的介電層和柵氧化層的上表面也沉積金屬形成源極金屬，使源極金屬與溝槽上端溝槽側(cè)壁接觸，進(jìn)一步增大了源極金屬與源區(qū)的接觸面積，減小了源區(qū)接觸電阻，從而進(jìn)一步降低了溝槽型VDMOS的導(dǎo)通電阻。另外，本發(fā)明實施例在沉積金屬形成源極金屬之前，不需要光刻、刻蝕出接觸孔，減少了工藝流程，提高了生產(chǎn)效率。

綜上所述，本發(fā)明實施例通過腐蝕介電層和柵氧化層，將源區(qū)上表面的介電層和柵氧化層全部腐蝕掉，在源區(qū)上表面沉積金屬形成源極金屬時，增大了源極金屬與源區(qū)的接觸面積，減小了源區(qū)接觸電阻，從而減小了溝槽型VDMOS的導(dǎo)通電阻；通過腐蝕源區(qū)上表面的介電層和柵氧化層的同時，還腐蝕溝槽中的部分介電層和部分柵氧化層，在源區(qū)上表面沉積金屬形成源極金屬的同時，在溝槽中保留的介電層和柵氧化層的上表面也沉積金屬形成源極金屬，使源極金屬與溝槽上端溝槽側(cè)壁接觸，進(jìn)一步增大了源極金屬與源區(qū)的接觸面積，減小了源區(qū)接觸電阻，從而進(jìn)一步降低了溝槽型VDMOS的導(dǎo)通電阻。另外，本發(fā)明實施例在沉積金屬形成源極金屬之前，不需要光刻、刻蝕出接觸孔，減少了工藝流程，提高了生產(chǎn)效率。

在本發(fā)明所提供的幾個實施例中，應(yīng)該理解到，所揭露的裝置和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機(jī)械或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。

另外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理單元中， 也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以采用硬件的形式實現(xiàn)，也可以采用硬件加軟件功能單元的形式實現(xiàn)。

上述以軟件功能單元的形式實現(xiàn)的集成的單元，可以存儲在一個計算機(jī)可讀取存儲介質(zhì)中。上述軟件功能單元存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機(jī)設(shè)備(可以是個人計算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)或處理器(processor)執(zhí)行本發(fā)明各個實施例所述方法的部分步驟。而前述的存儲介質(zhì)包括：U盤、移動硬盤、只讀存儲器(Read-Only Memory，ROM)、隨機(jī)存取存儲器(Random Access Memory，RAM)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

本領(lǐng)域技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，僅以上述各功能模塊的劃分進(jìn)行舉例說明，實際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能模塊完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能模塊，以完成以上描述的全部或者部分功能。上述描述的裝置的具體工作過程，可以參考前述方法實施例中的對應(yīng)過程，在此不再贅述。

最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。