一種mos管導(dǎo)通電阻測試器的制造方法
【專利摘要】本實(shí)用新型公開了一種MOS管導(dǎo)通電阻測試器，該MOS管導(dǎo)通電阻測試器包括：第一電流電路、第二電流電路、電壓電路、測試電路、處理電路、顯示電路、電源電路，其中：處理電路采集第一電流電路提供給被測MOS管的穩(wěn)定電流或第二電流電路提供給被測MOS管的穩(wěn)定電流，以及測試電路測試的被測MOS管漏極與源極間電壓，計(jì)算被測MOS管漏極與源極間的導(dǎo)通電阻，并將導(dǎo)通電阻發(fā)送給顯示電路，顯示電路顯示該導(dǎo)通電阻。實(shí)施本實(shí)用新型不僅可以簡化電路，而且可以使操作簡單。
【專利說明】—種MOS管導(dǎo)通電阻測試器【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電路【技術(shù)領(lǐng)域】，具體涉及一種MOS管導(dǎo)通電阻測試器。
【背景技術(shù)】
[0002]金屬氧化物半導(dǎo)體場效應(yīng)晶體管(metal oxide semiconductor field effecttransistor, MOSFET)由于良好的開關(guān)特性被廣泛應(yīng)用于各種電路，但由于MOSFET漏極(drain)和源極(source)存在導(dǎo)通電阻，導(dǎo)致D和S之間的導(dǎo)通壓降不為零，這將影響電路的性能。因此，在設(shè)計(jì)電路時(shí)需要考慮MOSFET的導(dǎo)通電阻，這要求清楚MOSFET導(dǎo)通電阻的具體阻值。目前，有很多種測試MOSFET導(dǎo)通電阻的測試器，但這些測試器的電路設(shè)計(jì)都比較復(fù)雜。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型公開了一種MOS管導(dǎo)通電阻測試器，用于簡化電路，以及使操作簡單。
[0004]本實(shí)用新型公開一種MOS管導(dǎo)通電阻測試器，包括:第一電流電路、第二電流電路、電壓電路、測試電路、處理電路、顯示電路、電源電路、被測MOS管Q3、開關(guān)SI~S3，其中:
[0005]所述第一電流電路的輸入端11-1、所述第二電流電路的輸入端12-1、所述電壓電路的輸入端Vl和所 述電源電路的輸入端I分別用于連接電源，所述第一電流電路的輸出端11-2和所述第二電流電路的輸出端12-3分別連接所述處理電路的輸入端P2，所述電壓電路的輸出端V2連接所述處理電路的輸入端P3，所述測試電路的輸入端Ml和所述測試電路的輸入端M2分別連接所述被測MOS管Q3的漏極和所述被測MOS管Q3的源極，所述測試電路的輸入端M3連接所述電源電路的輸出端2，所述測試電路的輸出端M4連接所述處理電路的輸入端P4，所述處理電路的信號輸出端連接所述顯示電路的信號輸入端，所述處理電路的輸入端Pl和所述顯示電路的電源輸入端Xl分別連接所述電源電路的輸出端3，所述開關(guān)SI的一端、所述開關(guān)S2的一端和所述開關(guān)S3的一端分別連接所述被測MOS管Q3的源極、所述被測MOS管Q3的柵極和所述被測MOS管Q3的漏極，當(dāng)所述被測MOS管Q3為PMOS時(shí)，所述開關(guān)SI的另一端、所述開關(guān)S2的另一端和所述開關(guān)S3的另一端分別連接所述電壓電路的輸出端V2、所述電壓電路的輸出端V3和所述第一電流電路的輸出端11-3，當(dāng)所述被測MOS管Q3為NMOS時(shí)，所述開關(guān)SI的另一端、所述開關(guān)S2的另一端和所述開關(guān)S3的另一端分別連接所述第二電流電路的輸出端12-2、所述第二電流電路的輸出端12-3和所述電壓電路的輸出端V2 ;所述第一電流電路用于當(dāng)所述被測MOS管Q3為PMOS時(shí)，給所述被測MOS管Q3提供穩(wěn)定的工作電流；所述第二電流電路用于當(dāng)所述被測MOS管Q3為NMOS時(shí)，給所述被測MOS管Q3提供穩(wěn)定的工作電流，以及給所述被測MOS管Q3的柵極提供穩(wěn)定的工作電壓；所述電壓電路用于給所述被測MOS管Q3提供穩(wěn)定的工作電壓；所述測試電路用于測試所述被測MOS管Q3的漏極與源極間的電壓；所述處理電路用于采集所述第一電流電路提供的穩(wěn)定電流、所述第二電流電路提供的穩(wěn)定電流和所述測試電路測試的電壓，計(jì)算所述被測MOS管Q3的漏極與源極間的導(dǎo)通電阻，并將所述導(dǎo)通電阻發(fā)送給所述顯示電路；所述顯示電路用于接收所述處理電路發(fā)送的所述導(dǎo)通電阻并顯示；所述電源電路分別用于給所述測試電路、所述處理電路和所述顯示電路提供工作電壓。
[0006]本實(shí)用新型實(shí)施例中，處理電路采集第一電流電路提供給被測MOS管的穩(wěn)定電流或第二電流電路提供給被測MOS管的穩(wěn)定電流，以及測試電路測試的被測MOS管漏極與源極間電壓，計(jì)算被測MOS管漏極與源極間的導(dǎo)通電阻，并將導(dǎo)通電阻發(fā)送給顯示電路并顯示，不僅可以簡化電路，而且使操作簡單。
【專利附圖】

【附圖說明】
[0007]為了更清楚地說明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對實(shí)施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0008]圖1是本實(shí)用新型第一實(shí)施例公開的一種MOS管導(dǎo)通電阻測試器的結(jié)構(gòu)原理框圖；
[0009]圖2是本實(shí)用新型第二實(shí)施例公開的另一種MOS管導(dǎo)通電阻測試器的結(jié)構(gòu)原理框圖。
【具體實(shí)施方式】
[0010]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0011]本實(shí)用新型公開了一種MOS管導(dǎo)通電阻測試器，用于簡化電路，以及使操作簡單。以下分別進(jìn)行詳細(xì)說明。
[0012]請參閱圖1，圖1是本實(shí)用新型第一實(shí)施例公開的一種MOS管導(dǎo)通電阻測試器的結(jié)構(gòu)原理框圖。如圖1所示，該MOS管導(dǎo)通電阻測試器可以包括:第一電流電路、第二電流電路、電壓電路、測試電路、處理電路、顯示電路、電源電路、被測MOS管Q3、開關(guān)SI?S3，其中:
[0013]第一電流電路的輸入端11-1、第二電流電路的輸入端12-1、電壓電路的輸入端Vl和電源電路的輸入端I分別用于連接電源，第一電流電路的輸出端11-2和第二電流電路的輸出端12-3分別連接處理電路的輸入端P2，電壓電路的輸出端V2連接處理電路的輸入端P3，測試電路的輸入端Ml和測試電路的輸入端M2分別連接被測MOS管Q3的漏極和被測MOS管Q3的源極，測試電路的輸入端M3連接電源電路的輸出端2，測試電路的輸出端M4連接處理電路的輸入端P4，處理電路的信號輸出端連接顯示電路的信號輸入端，處理電路的輸入端Pl和顯示電路的電源輸入端Xl分別連接電源電路的輸出端3，開關(guān)SI的一端、開關(guān)S2的一端和開關(guān)S3的一端分別連接被測MOS管Q3的源極、被測MOS管Q3的柵極和被測MOS管Q3的漏極，當(dāng)被測MOS管Q3為PMOS時(shí)，開關(guān)SI的另一端、開關(guān)S2的另一端和開關(guān)S3的另一端分別連接電壓電路的輸出端V2、電壓電路的輸出端V3和第一電流電路的輸出端11-3，當(dāng)被測MOS管Q3為NMOS時(shí)，開關(guān)SI的另一端、開關(guān)S2的另一端和開關(guān)S3的另一端分別連接第二電流電路的輸出端12-2、第二電流電路的輸出端12-3和電壓電路的輸出端V2 ;第一電流電路用于當(dāng)被測MOS管Q3為PMOS時(shí)，給被測MOS管Q3提供穩(wěn)定的工作電流；第二電流電路用于當(dāng)被測MOS管Q3為NMOS時(shí)，給被測MOS管Q3提供穩(wěn)定的工作電流，以及給被測MOS管Q3的柵極提供穩(wěn)定的工作電壓；電壓電路用于給被測MOS管Q3提供穩(wěn)定的工作電壓；測試電路用于測試被測MOS管Q3的漏極與源極間的電壓；處理電路用于采集第一電流電路提供的穩(wěn)定電流、第二電流電路提供的穩(wěn)定電流和測試電路測試的電壓，計(jì)算被測MOS管Q3的漏極與源極間的導(dǎo)通電阻，并將導(dǎo)通電阻發(fā)送給顯示電路；顯示電路用于接收處理電路發(fā)送的導(dǎo)通電阻并顯示；電源電路分別用于給測試電路、處理電路和顯示電路提供工作電壓。
[0014]圖1所示的MOS管導(dǎo)通電阻測試器的實(shí)現(xiàn)原理為:當(dāng)被測MOS管為PMOS時(shí)，第一電流電路給被測MOS管提供穩(wěn)定的工作電流、電壓電路給被測MOS管提供穩(wěn)定的工作電壓，電源電路給測試電路、處理電路和顯示電路提供工作電壓，測試電路測試被測MOS管漏極和源極間的壓降，處理電路采集第一電流電路給被測MOS管提供的漏源電流和測試電路測試的被測MOS管漏極和源極間的壓降，計(jì)算被測MOS管漏極和源極間的導(dǎo)通電阻，并將導(dǎo)通電阻發(fā)送給顯示電路，顯示電路顯示測試的導(dǎo)通電阻；當(dāng)被測MOS管為NMOS時(shí)，第二電流電路給被測MOS管提供穩(wěn)定的工作電流、電壓電路給被測MOS管提供穩(wěn)定的工作電壓，電源電路給測試電路、處理電路和顯示電路提供工作電壓，測試電路測試被測MOS管漏極和源極間的壓降，處理電路采集第二電流電路給被測MOS管提供的漏源電流和測試電路測試的被測MOS管漏極和源極間的壓降，計(jì)算被測MOS管漏極和源極間的導(dǎo)通電阻，并將導(dǎo)通電阻發(fā)送給顯示電路，顯示電路顯示測試的導(dǎo)通電阻，此外，第二電流電路還給被測MOS管提供穩(wěn)定的柵極電壓，保證被測MOS管正常工作。處理電路還采集電壓電路給被測MOS管提供的工作電壓。其中，處理電路的信號輸出端包括P5?P16,顯不電路的信號輸入端包括X2?X13。
[0015]本實(shí)用新型實(shí)施例中，不僅可以簡化電路，而且使操作簡單。
[0016]請參閱圖2，圖2是本實(shí)用新型第二實(shí)施例公開的另一種MOS管導(dǎo)通電阻測試器的結(jié)構(gòu)原理框圖。其中，圖2所示的MOS管導(dǎo)通電阻測試器是對圖1所示的MOS管導(dǎo)通電阻測試器進(jìn)行優(yōu)化得到的，與圖1所示的MOS管導(dǎo)通電阻測試器相比，圖2所示的MOS管導(dǎo)通電阻測試器的第一電流電路可以包括:R1?R9、可控穩(wěn)壓二極管D1、可變電阻VRl?VR2、電容Cl、電解電容EC1、運(yùn)放芯片UUNMOS管Q1，其中:
[0017]電阻Rl的一端用于連接電源，電阻Rl的另一端分別連接運(yùn)放芯片Ul的同相輸入端3、電阻R3的一端、電阻R4的一端、可控穩(wěn)壓二極管Dl的負(fù)極和可控穩(wěn)二極管Dl的控制極，電阻R2的一端分別連接電阻R3的另一端和運(yùn)放芯片Ul的輸出端1，電阻R2的另一端分別連接運(yùn)放芯片Ul的反相輸入端2和電阻R5的一端，電阻R4的另一端分別連接可變電阻VRl的一端和運(yùn)放芯片Ul的同相輸入端5，可變電阻VRl的另一端連接可變電阻VR2的一端，運(yùn)放芯片Ul的反向輸入端6連接電阻R6的一端，電阻R6的另一端分別連接NMOS管Ql的源極、電阻R8的一端和處理電路的輸入端P2，運(yùn)放芯片Ul的輸出端7連接電阻R7的一端，電阻R7的另一端連接NMOS管Ql的柵極，NMOS管Ql的漏極連接電阻R9的一端，電阻R9的另一端為第一電流電路的輸出端11-3，運(yùn)放芯片Ul的電源端8連接電解電容ECl的正極，電解電容ECl的正極連接電阻Rl的一端，電容Cl并聯(lián)連接電解電容ECl，可變電阻VR2的另一端、可控穩(wěn)壓二極管Dl的正極、電阻R5的另一端、運(yùn)放芯片Ul的地端4、電阻R8的另一端和電解電容ECl的負(fù)極分別用于連接地端。
[0018]其中，第二電流電路可以包括:R10?R17、可控穩(wěn)壓二極管D2、可變電阻VR3?VR4、電容C2、電解電容EC2、運(yùn)放芯片U2，其中:
[0019]電阻RlO的一端用于連接電源，電阻RlO的另一端分別連接運(yùn)放芯片U2的同相輸入端3、電阻R12的一端、電阻R13的一端、可控穩(wěn)壓二極管D2的負(fù)極、可控穩(wěn)壓二極管D2的控制極，電阻Rll的一端分別連接電阻R12的另一端和運(yùn)放芯片U2的輸出端1，電阻Rll的另一端分別連接運(yùn)放芯片U2的反相輸入端2和電阻R14的一端，電阻R13的另一端分別連接可變電阻VR3的一端和運(yùn)放芯片U2的同相輸入端5，可變電阻VR3的另一端連接可變電阻VR4的一端,運(yùn)放芯片U2的反向輸入端6連接電阻R15的一端，電阻R15的另一端分別連接電阻R16的一端和處理電路的輸入端P2，運(yùn)放芯片U2的輸出端7連接電阻R17的一端，電阻R17的另一端為第二電流電路的輸出端12-2，運(yùn)放芯片U2的電源端8連接電解電容EC2的正極，電解電容EC2的正極連接電阻RlO的一端，電容C2并聯(lián)連接電解電容EC2，可變電阻VR4的另一端、可控穩(wěn)壓二極管D2的正極、電阻R14的另一端、運(yùn)放芯片U2的地端4、電阻R16的另一端和電解電容EC2的負(fù)極分別用于連接地端。
[0020]其中，電壓電路可以包括:電阻R18?R29、可變電阻VR5?VR6、可控穩(wěn)壓二極管D3、電容C3?C6、電解電容EC3、運(yùn)放芯片U3、NMOS管Q2，其中:
[0021]電阻R18的一端用于連接電源，電阻R18的另一端分別連接可控穩(wěn)壓二極管D3的負(fù)極、電阻R19的一端、電阻R20的一端，電阻R20的另一端分別連接可控穩(wěn)壓二極管Dl的控制極和電阻R21的一端，電阻R19的另一端分別連接可變電阻VR5的一端、電容C4的一端和運(yùn)放芯片U3的同相輸入端3，可變電阻VR5的另一端連接可變電阻VR6的一端，運(yùn)放芯片U3的輸出端I分別連接電容C3的一端和電阻R23的一端，電容C3的另一端連接電阻R22的一端，電阻R22的另一端分別連接運(yùn)放芯片U3的反相輸入端2、電阻R24的一端、電阻R25的一端和電容C5的一端，電阻R23的另一端分別連接電阻R26的一端和NMOS管Q2的柵極，電阻R25的另一端分別連接電阻R28的一端、NMOS管的源極和處理電路的輸入端P3，電阻R28的另一端連接電阻R29的一端，電阻R29的一端為電壓電路的輸出端V3，運(yùn)放芯片U3的電源端8分別連接電阻R18的一端、電解電容EC3的正極和電阻R27的一端，電阻R27的另一端連接NMOS管Q2的漏極，電容C6并聯(lián)連接電解電容EC3，運(yùn)放芯片U3的接地端4、運(yùn)放芯片U3的正向輸入端5、運(yùn)放芯片U3的反向輸入端6、運(yùn)放芯片U3的輸出端
7、可控穩(wěn)壓二極管D3的正極、電阻R21的另一端、可變電阻VR6的另一端、電容C4的另一端、電容C5的另一端、電阻R24的另一端、電阻R26的另一端、電解電容EC3的負(fù)極和電阻R29的另一端分別用于連接地端。
[0022]其中，測試電路可以包括:電阻R30?R33，電容C7、電解電容EC4、運(yùn)放芯片U4，其中:
[0023]電阻R30的一端和電阻R31的一端分別連接被測MOS管Q3的漏極和被測MOS管Q3的源極，電阻R30的另一端分別連接電阻R33的一端和運(yùn)放芯片U4的反向輸入端2，電阻R31的另一端分別連接電阻R32的一端和運(yùn)放芯片U4的同向輸入端3，電阻R33的另一端分別連接運(yùn)放芯片U4的輸出端6和處理電路的輸入端P4，運(yùn)放芯片U4的電源端7分別連接電源電路的輸出端2和電解電容EC4的正極，電容C7并聯(lián)連接電解電容EC4，運(yùn)放芯片U4的地端4、電解電容EC4的負(fù)極和電阻R32的另一端分別用于連接地端。
[0024]其中，處理電路可以包括:處理芯片U5、電阻R35、開關(guān)S4、電容C8?C18、晶振管Y1、電感LI?L2，其中:
[0025]處理芯片U5的A端口的PAO弓丨腳分別連接電阻R6的另一端和電阻Rl5的另一端，處理芯片U5的A端口的PAl引腳和處理芯片U5的A端口的PA2引腳分別連接電阻R25的另一端和電阻R33的另一端，處理芯片U5的0CS_IN引腳和處理芯片U5的0CS_0UT引腳分別連接晶振管Yl的兩端，晶振管Yl的兩端分別連接電容CS的一端和電容C9的一端，處理芯片U5的NRST引腳分別連接電容ClO的一端、開關(guān)S4的一端和電阻R35的一端，處理芯片U5的VREF-引腳和處理芯片U5的VSSA引腳連接，處理芯片U5的VREF+引腳和處理芯片U5的VDDA引腳連接，處理芯片U5的VDDA引腳分別連接電容C17的一端和電感LI的一端，電容C17的另一端分別連接處理芯片U5的VSSA引腳和電感L2的一端，電容C18并聯(lián)連接電容C17，電感LI的另一端和電感L2的另一端分別連接電容Cll的兩端，電容C12、電容C13、電容C14、電容C15和電容C16分別并聯(lián)連接電容C11，電阻R35的另一端、電感LI的另一端、處理芯片U5的VBAT引腳、處理芯片U5的VDD_1引腳、處理芯片U5的VDD_2引腳、處理芯片U5的VDD_3引腳、處理芯片U5的VDD_4引腳和處理芯片U5的VDD_5引腳分別連接電源電路的輸出端3，電容C8的另一端、電容C9的另一端、電容ClO的另一端、開關(guān)S4的另一端、電感L2的另一端、處理芯片U5的VSS_1引腳、處理芯片U5的VSS_2引腳、處理芯片U5的VSS_3引腳、處理芯片U5的VSS_4引腳和處理芯片U5的VSS_5引腳分別用于連接地端，處理芯片U5的D端口的PDO?roil引腳分別連接顯示電路的輸入端X2?X13。
[0026]作為一種可選的實(shí)施方式，處理電路還可以包括:電阻R34、晶振管Y2、電容C19?C20，其中:
[0027]電阻R34并聯(lián)連接晶振管Y1，晶振管Y2的兩端分別連接處理芯片U5的PC14引腳和處理芯片U5的PC15引腳，晶振管Y2的兩端分別連接電容C19的一端和電容C20的一端，電容C19的另一端和電容C20的另一端分別用于連接地端。
[0028]其中，顯示電路可以包括:電阻R36?R38、電容C21、顯示芯片U6，其中:
[0029]電阻R36的一端分別連接電阻R37的一端和顯示芯片U6的對比度調(diào)整端3，電阻R37的另一端連接顯示芯片U6的電壓輸出端18，電阻R38的一端分別連接顯示芯片U6的電源正端2和背光源正端19，電阻R38的另一端分別連接電容C21的一端和顯示芯片U6的復(fù)位端17，電阻R36的另一端和電阻R38的一端分別連接電源電路的輸出端3，電容C21的另一端、顯示芯片U6的電源地端I和顯示芯片U6的背光源負(fù)端20分別用于連接地端，顯示芯片U6的三態(tài)數(shù)據(jù)端7?14分別連接處理芯片U5的D端口的PDO?PD7引腳，顯示芯片U6的顯示端4、使能信號端6、讀寫控制端5和串/并口端15分別連接處理芯片U5的D端口的PD8?PDll引腳。
[0030]其中，電源電路可以包括:發(fā)光二極管D4、電阻R39、電容C22?C25、電壓轉(zhuǎn)換器VCl?VC2，其中:
[0031]發(fā)光二極管D4的正極用于連接電源，發(fā)光二極管D3的負(fù)極連接電阻R39的一端，電容C22的一端分別連接電壓轉(zhuǎn)換器VCl的電壓輸入端IN和發(fā)光二極管D4的正極，電壓轉(zhuǎn)換器VCl的電壓輸出端Out分別連接電容C23的一端和運(yùn)放芯片U4的電源端7，電容C24的一端分別連接電壓轉(zhuǎn)換器VC2的電壓輸入端Vin和發(fā)光二極管D4的正極，電壓轉(zhuǎn)換器VC2的電壓輸出端Out分別連接電容C25的一端、電阻R35的另一端、電阻R36的另一端，電阻R39的另一端、電容R22的另一端、電容R23的另一端、電容R24的另一端、電容R25的另一端、電壓轉(zhuǎn)換器VCl的地端Gnd和電壓轉(zhuǎn)換器VC2的地端Gnd分別用于連接地端。
[0032]圖2所示的MOS管導(dǎo)通電阻測試器的實(shí)現(xiàn)原理為:當(dāng)被測MOS管為PMOS時(shí)，第一電流電路給被測MOS管提供穩(wěn)定的工作電流、電壓電路給被測MOS管提供穩(wěn)定的工作電壓，電源電路給測試電路、處理電路和顯示電路提供工作電壓，測試電路測試被測MOS管漏極和源極間的壓降，處理電路采集第一電流電路給被測MOS管提供的漏源電流和測試電路測試的被測MOS管漏極和源極間的壓降，計(jì)算被測MOS管漏極和源極間的導(dǎo)通電阻，并將導(dǎo)通電阻發(fā)送給顯示電路，顯示電路顯示測試的導(dǎo)通電阻；當(dāng)被測MOS管為匪OS時(shí)，第二電流電路給被測MOS管提供穩(wěn)定的工作電流、電壓電路給被測MOS管提供穩(wěn)定的工作電壓，電源電路給測試電路、處理電路和顯示電路提供工作電壓，測試電路測試被測MOS管漏極和源極間的壓降，處理電路采集第二電流電路給被測MOS管提供的漏源電流和測試電路測試的被測MOS管漏極和源極間的壓降，計(jì)算被測MOS管漏極和源極間的導(dǎo)通電阻，并將導(dǎo)通電阻發(fā)送給顯示電路，顯示電路顯示測試的導(dǎo)通電阻，此外，第二電流電路還給被測MOS管提供穩(wěn)定的柵極電壓，保證被測MOS管正常工作。處理電路還采集電壓電路給被測MOS管提供的工作電壓。。
[0033]本實(shí)用新型實(shí)施例中，不僅可以簡化電路，而且使操作簡單。
[0034]以上對本實(shí)用新型實(shí)施例所提供的MOS管導(dǎo)通電阻測試器進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對本實(shí)用新型的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本實(shí)用新型的方法及其核心思想；同時(shí)，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實(shí)用新型的思想，在【具體實(shí)施方式】及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本實(shí)用新型的限制。
【權(quán)利要求】
1.一種MOS管導(dǎo)通電阻測試器，其特征在于，包括:第一電流電路、第二電流電路、電壓電路、測試電路、處理電路、顯示電路、電源電路、被測MOS管Q3、開關(guān)SI~S3，其中: 所述第一電流電路的輸入端11-1、所述第二電流電路的輸入端12-1、所述電壓電路的輸入端Vl和所述電源電路的輸入端I分別用于連接電源，所述第一電流電路的輸出端11-2和所述第二電流電路的輸出端12-3分別連接所述處理電路的輸入端P2，所述電壓電路的輸出端V2連接所述處理電路的輸入端P3，所述測試電路的輸入端Ml和所述測試電路的輸入端M2分別連接所述被測MOS管Q3的漏極和所述被測MOS管Q3的源極，所述測試電路的輸入端M3連接所述電源電路的輸出端2，所述測試電路的輸出端M4連接所述處理電路的輸入端P4，所述處理電路的信號輸出端連接所述顯示電路的信號輸入端，所述處理電路的輸入端Pl和所述顯示電路的電源輸入端Xl分別連接所述電源電路的輸出端3，所述開關(guān)SI的一端、所述開關(guān)S2的一端和所述開關(guān)S3的一端分別連接所述被測MOS管Q3的源極、所述被測MOS管Q3的柵極和所述被測MOS管Q3的漏極，當(dāng)所述被測MOS管Q3為PMOS時(shí)，所述開關(guān)SI的另一端、所述開關(guān)S2的另一端和所述開關(guān)S3的另一端分別連接所述電壓電路的輸出端V2、所述電壓電路的輸出端V3和所述第一電流電路的輸出端11-3，當(dāng)所述被測MOS管Q3為NMOS時(shí),所述開關(guān)SI的另一端、所述開關(guān)S2的另一端和所述開關(guān)S3的另一端分別連接所述第二電流電路的輸出端12-2、所述第二電流電路的輸出端12-3和所述電壓電路的輸出端V2 ;所述第一電流電路用于當(dāng)所述被測MOS管Q3為PMOS時(shí)，給所述被測MOS管Q3提供穩(wěn)定的工作電流；所述第二電流電路用于當(dāng)所述被測MOS管Q3為NMOS時(shí)，給所述被測MOS管Q3提供穩(wěn)定的工作電流，以及給所述被測MOS管Q3的柵極提供穩(wěn)定的工作電壓；所述電壓電路用于給所述被測MOS管Q3提供穩(wěn)定的工作電壓；所述測試電路用于測試所述被測MOS管Q3的漏極與源極間的電壓；所述處理電路用于采集所述第一電流電路提供的穩(wěn)定電流、所述第二電流電路提供的穩(wěn)定電流和所述測試電路測試的電壓，計(jì)算所述被測MOS管Q3的漏極與源極間的導(dǎo)通電阻，并將所述導(dǎo)通電阻發(fā)送給所述顯示電路；所述顯示電路用于接收所述處理電路發(fā)送的所述導(dǎo)通電阻并顯示；所述電源電路分別用于給所述測試電路、所述處 理電路和所述顯示電路提供工作電壓。
2.如權(quán)利要求1所述的測試器，其特征在于，所述第一電流電路包括:R1~R9、可控穩(wěn)壓二極管D1、可變電阻VRl~VR2、電容Cl、電解電容EC1、運(yùn)放芯片Ul、NMOS管Q1，其中: 所述電阻Rl的一端用于連接電源，所述電阻Rl的另一端分別連接所述運(yùn)放芯片Ul的同相輸入端3、所述電阻R3的一端、所述電阻R4的一端、所述可控穩(wěn)壓二極管Dl的負(fù)極和所述可控穩(wěn)壓二極管Dl的控制極，所述電阻R2的一端分別連接所述電阻R3的另一端和所述運(yùn)放芯片Ul的輸出端1，所述電阻R2的另一端分別連接所述運(yùn)放芯片Ul的反相輸入端2和所述電阻R5的一端，所述電阻R4的另一端分別連接所述可變電阻VRl的一端和所述運(yùn)放芯片Ul的同相輸入端5，所述可變電阻VRl的另一端連接所述可變電阻VR2的一端，所述運(yùn)放芯片Ul的反向輸入端6連接所述電阻R6的一端，所述電阻R6的另一端分別連接所述NMOS管Ql的源極、所述電阻R8的一端和所述處理電路的輸入端P2，所述運(yùn)放芯片Ul的輸出端7連接所述電阻R7的一端，所述電阻R7的另一端連接所述NMOS管Ql的柵極，所述NMOS管Ql的漏極連接所述電阻R9的一端，所述電阻R9的另一端為所述第一電流電路的輸出端11-3，所述運(yùn)放芯片Ul的電源端8連接所述電解電容ECl的正極，所述電解電容ECl的正極連接所述電阻Rl的一端，所述電容Cl并聯(lián)連接所述電解電容EC1，所述可變電阻VR2的另一端、所述可控穩(wěn)壓二極管Dl的正極、所述電阻R5的另一端、所述運(yùn)放芯片Ul的地端4、所述電阻R8的另一端和所述電解電容ECl的負(fù)極分別用于連接地端。
3.如權(quán)利要求1所述的測試器，其特征在于，所述第二電流電路包括:R10~R17、可控穩(wěn)壓二極管D2、可變電阻VR3~VR4、電容C2、電解電容EC2、運(yùn)放芯片U2，其中: 所述電阻RlO的一端用于連接電源，所述電阻RlO的另一端分別連接所述運(yùn)放芯片U2的同相輸入端3、所述電阻R12的一端、所述電阻R13的一端、所述可控穩(wěn)壓二極管D2的負(fù)極、所述可控穩(wěn)壓二極管D2的控制極，所述電阻Rll的一端分別連接所述電阻R12的另一端和所述運(yùn)放芯片U2的輸出端1，所述電阻Rll的另一端分別連接所述運(yùn)放芯片U2的反相輸入端2和所述電阻R14的一端，所述電阻R13的另一端分別連接所述可變電阻VR3的一端和所述運(yùn)放芯片U2的同相輸入端5，所述可變電阻VR3的另一端連接所述可變電阻VR4的一端，所述運(yùn)放芯片U2的反向輸入端6連接所述電阻R15的一端，所述電阻R15的另一端分別連接所述電阻R16的一端和所述處理電路的輸入端P2，所述運(yùn)放芯片U2的輸出端7連接所述電阻R17的一端，所述電阻R17的另一端為所述第二電流電路的輸出端12-2，所述運(yùn)放芯片U2的電源端8連接所述電解電容EC2的正極，所述電解電容EC2的正極連接所述電阻RlO的一端，所述電容C2并聯(lián)連接所述電解電容EC2，所述可變電阻VR4的另一端、所述可控穩(wěn)壓二極管D2的正極、所述電阻R14的另一端、所述運(yùn)放芯片U2的地端4、所述電阻R16的另一端和所述電解電容EC2的負(fù)極分別用于連接地端。
4.如權(quán)利要求1所述的測試器，其特征在于，所述電壓電路包括:電阻R18~R29、可變電阻VR5~VR6、可控穩(wěn)壓二極管D3、電容C3~C6、電解電容EC3、運(yùn)放芯片U3、NMOS管Q2，其中: 所述電阻R18的一端用于連接電源，所述電阻R18的另一端分別連接所述可控穩(wěn)壓二極管D3的負(fù)極、所述 電阻R19的一端、所述電阻R20的一端，所述電阻R20的另一端分別連接所述可控穩(wěn)壓二極管Dl的控制極和所述電阻R21的一端，所述電阻R19的另一端分別連接所述可變電阻VR5的一端、所述電容C4的一端和所述運(yùn)放芯片U3的同相輸入端3，所述可變電阻VR5的另一端連接所述可變電阻VR6的一端，所述運(yùn)放芯片U3的輸出端I分別連接所述電容C3的一端和所述電阻R23的一端，所述電容C3的另一端連接所述電阻R22的一端，所述電阻R22的另一端分別連接所述運(yùn)放芯片U3的反相輸入端2、所述電阻R24的一端、所述電阻R25的一端和所述電容C5的一端，所述電阻R23的另一端分別連接所述電阻R26的一端和所述NMOS管Q2的柵極，所述電阻R25的另一端分別連接所述電阻R28的一端、所述NMOS管的源極和所述處理電路的輸入端P3，所述電阻R28的另一端連接所述電阻R29的一端，所述電阻R29的一端為所述電壓電路的輸出端V3，所述運(yùn)放芯片U3的電源端8分別連接所述電阻R18的一端、所述電解電容EC3的正極和所述電阻R27的一端，所述電阻R27的另一端連接所述NMOS管Q2的漏極，所述電容C6并聯(lián)連接所述電解電容EC3，所述運(yùn)放芯片U3的接地端4、所述運(yùn)放芯片U3的正向輸入端5、所述運(yùn)放芯片U3的反向輸入端6、所述運(yùn)放芯片U3的輸出端7、所述可控穩(wěn)壓二極管D3的正極、所述電阻R21的另一端、所述可變電阻VR6的另一端、所述電容C4的另一端、所述電容C5的另一端、所述電阻R24的另一端、所述電阻R26的另一端、所述電解電容EC3的負(fù)極和所述電阻R29的另一端分別用于連接地端。
5.如權(quán)利要求1所述的測試器，其特征在于，所述測試電路包括:電阻R30~R33，電容C7、電解電容EC4、運(yùn)放芯片U4，其中: 所述電阻R30的一端和所述電阻R31的一端分別連接所述被測MOS管Q3的漏極和所述被測MOS管Q3的源極，所述電阻R30的另一端分別連接所述電阻R33的一端和所述運(yùn)放芯片U4的反向輸入端2，所述電阻R31的另一端分別連接所述電阻R32的一端和所述運(yùn)放芯片U4的同向輸入端3，所述電阻R33的另一端分別連接所述運(yùn)放芯片U4的輸出端6和所述處理電路的輸入端P4，所述運(yùn)放芯片U4的電源端7分別連接所述電源電路的輸出端2和所述電解電容EC4的正極，所述電容C7并聯(lián)連接所述電解電容EC4，所述運(yùn)放芯片U4的地端4、所述電解電容EC4的負(fù)極和所述電阻R32的另一端分別用于連接地端。
6.如權(quán)利要求1所述的測試器，其特征在于，所述處理電路包括:處理芯片U5、電阻R35、開關(guān)S4、電容C8~C18、晶振管Y1、電感LI~L2，其中: 所述處理芯片U5的A端口的PAO引腳分別連接所述電阻R6的另一端和所述電阻R15的另一端，所述處理芯片U5的A端口的PAl引腳和所述處理芯片U5的A端口的PA2引腳分別連接所述電阻R25的另一端和所述電阻R33的另一端，所述處理芯片U5的0CS_IN引腳和所述處理芯片U5的0CS_0UT引腳分別連接所述晶振管Yl的兩端，所述晶振管Yl的兩端分別連接所述電容C8的一端和所述電容C9的一端，所述處理芯片U5的NRST引腳分別連接所述電容ClO的一端、所述開關(guān)S4的一端和所述電阻R35的一端，所述處理芯片U5的VREF-引腳和所述處理芯片U5的VSSA引腳連接，所述處理芯片U5的VREF+引腳和所述處理芯片U5的VDDA引腳連接，所述處理芯片U5的VDDA引腳分別連接所述電容C17的一端和所述電感LI的一端，所述電容C17的另一端分別連接所述處理芯片U5的VSSA引腳和所述電感L2的一端，所述電容C18并聯(lián)連接所述電容C17，所述電感LI的另一端和所述電感L2的另一端分別連接所述電容Cll的兩端，所述電容C12、所述電容C13、所述電容C14、所述電容C15和所述電容C16分別并聯(lián)連接所述電容C11，所述電阻R35的另一端、所述電感LI的另一端、所述處 理芯片U5的VBAT引腳、所述處理芯片U5的VDD_1引腳、所述處理芯片U5的VDD_2引腳、所述處理芯片U5的VDD_3引腳、所述處理芯片U5的VDD_4引腳和所述處理芯片U5的VDD_5引腳分別連接所述電源電路的輸出端3，所述電容C8的另一端、所述電容C9的另一端、所述電容ClO的另一端、所述開關(guān)S4的另一端、所述電感L2的另一端、所述處理芯片U5的VSS_1引腳、所述處理芯片U5的VSS_2引腳、所述處理芯片U5的VSS_3引腳、所述處理芯片U5的VSS_4引腳和所述處理芯片U5的VSS_5引腳分別用于連接地端，所述處理芯片U5的D端口的PDO~roil引腳分別連接所述顯示電路的輸入端X2~X13。
7.如權(quán)利要求6所述的測試器，其特征在于，所述處理電路還包括:電阻R34、晶振管Y2、電容C19~C20，其中: 所述電阻R34并聯(lián)連接所述晶振管Y1，所述晶振管Y2的兩端分別連接所述處理芯片U5的PC14引腳和所述處理芯片U5的PC15引腳，所述晶振管Y2的兩端分別連接所述電容C19的一端和所述電容C20的一端，所述電容C19的另一端和所述電容C20的另一端分別用于連接地端。
8.如權(quán)利要求7所述的測試器，其特征在于，所述顯示電路包括:電阻R36~R38、電容C21、顯示芯片U6，其中: 所述電阻R36的一端分別連接所述電阻R37的一端和所述顯示芯片U6的對比度調(diào)整端3，所述電阻R37的另一端連接所述顯示芯片U6的電壓輸出端18，所述電阻R38的一端分別連接所述顯示芯片U6的電源正端2和背光源正端19，所述電阻R38的另一端分別連接所述電容C21的一端和所述顯示芯片U6的復(fù)位端17，所述電阻R36的另一端和所述電阻R38的一端分別連接所述電源電路的輸出端3，所述電容C21的另一端、所述顯示芯片U6的電源地端I和所述顯示芯片U6的背光源負(fù)端20分別用于連接地端，所述顯示芯片U6的三態(tài)數(shù)據(jù)端7~14分別連接所述處理芯片U5的D端口的PDO~PD7引腳，所述顯示芯片U6的顯示端4、使能信號端6、讀寫控制端5和串/并口端15分別連接所述處理芯片U5的D端口的PD8~PDll引腳。
9.如權(quán)利要求5所述的測試器，其特征在于，所述電源電路包括:發(fā)光二極管D4、電阻R39、電容C22~C25、電壓轉(zhuǎn)換器VCl~VC2，其中: 所述發(fā)光二極管D4的正極用于連接電源，所述發(fā)光二極管D3的負(fù)極連接所述電阻R39的一端，所述電容C22的一端分別連接所述電壓轉(zhuǎn)換器VCl的電壓輸入端IN和所述發(fā)光二極管D4的正極，所述電壓轉(zhuǎn)換器VCl的電壓輸出端Out分別連接所述電容C23的一端和所述運(yùn)放芯片U4的電源端7，所述電容C24的一端分別連接所述電壓轉(zhuǎn)換器VC2的電壓輸入端Vin和所述發(fā)光二極管D4的正極，所述電壓轉(zhuǎn)換器VC2的電壓輸出端Out分別連接所述電容C25的一端、所述電阻R35的另一端、所述電阻R36的另一端，所述電阻R39的另一端、所述電容R22的另一端、所述電容R23的另一端、所述電容R24的另一端、所述電容R25的另一端、所述電壓 轉(zhuǎn)換器VCl的地端Gnd和所述電壓轉(zhuǎn)換器VC2的地端Gnd分別用于連接地端。
【文檔編號】G01R27/14GK203811685SQ201420018181
【公開日】2014年9月3日 申請日期:2014年1月13日 優(yōu)先權(quán)日:2014年1月13日
【發(fā)明者】呂慧寧 申請人:深圳創(chuàng)維數(shù)字技術(shù)股份有限公司