本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)：

隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，集成電路的特征尺寸(CD)不斷減小，集成電路的制作工藝也不斷細(xì)微化，各種新技術(shù)也不斷應(yīng)用于集成電路制造工藝。硅通孔(Through-Silicon-Via，簡稱TSV)技術(shù)是在晶圓上打孔并金屬化，在芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連的最新技術(shù)。相比于以往的IC封裝鍵合和使用凸點(diǎn)的疊加技術(shù)，TSV技術(shù)能夠使芯片在三維方向堆疊的密度更大，外形尺寸更小，大大改善芯片的性能。

采用TSV技術(shù)的集成電路制造工藝包括TSV通孔刻蝕，以及對TSV通孔進(jìn)行金屬化。晶圓通常具有用于形成集成電路的正面和對應(yīng)于所述正面的背面，TSV通孔刻蝕一般從晶圓的背面實(shí)施刻蝕，直至形成貫穿晶圓并延伸至第一金屬互連層中的TSV通孔，形成TSV通孔之后將金屬材料或者等同的導(dǎo)電材料填充在TSV通孔之中，從而與第一金屬互連層實(shí)現(xiàn)電性連接。

目前，部分產(chǎn)品在晶圓的正面形成第一金屬互連層時通常會保留部分氮化硅層作為TSV通孔刻蝕工藝的刻蝕停止層。請結(jié)合參考圖1至圖4，其為現(xiàn)有技術(shù)的基于硅通孔技術(shù)制造的半導(dǎo)體器件的結(jié)構(gòu)示意圖。如圖1至圖4所示，現(xiàn)有的基于硅通孔技術(shù)制造的半導(dǎo)體器件的制造方法包括：

步驟一：提供一半導(dǎo)體襯底(圖中未示出)，所述半導(dǎo)體襯底上依次層疊有氮化硅層110和氧化硅層120；

步驟二：在所述氧化硅層120上依次形成抗反射涂層130和第一圖形化光阻層140，并利用所述抗反射涂層130和第一圖形化光阻層140進(jìn)行第一次刻蝕以形成互連通孔150；

步驟三：進(jìn)行第一次灰化和濕法清洗以去除所述抗反射涂層130和第一圖 形化光阻層140；

步驟四：在所述氧化硅層120上形成第二圖形化光阻層160，并利用所述第二圖形化光阻層160進(jìn)行第二次刻蝕；

步驟五：進(jìn)行第二次灰化和濕法清洗以去除所述第二圖形化光阻層160。

其中，第一次刻蝕為第一金屬互連層刻蝕，第二次刻蝕為氮化硅刻蝕，氮化硅刻蝕之后仍保留有部分氮化硅層110，這部分氮化硅層110將作為后續(xù)TSV通孔刻蝕工藝的刻蝕停止層。

然而，在實(shí)際制造過程中發(fā)現(xiàn)，在第二次刻蝕中作為膜掩的第二圖形化光阻層160容易出現(xiàn)偏移，而所述第二圖形化光阻層160一旦出現(xiàn)偏移，會導(dǎo)致氧化硅層120在第二次刻蝕工藝中受損，影響半導(dǎo)體器件的性能和良率。

請參考圖5，其為現(xiàn)有技術(shù)的基于硅通孔技術(shù)制造的半導(dǎo)體器件在第二圖形化光阻層出現(xiàn)偏移時的結(jié)構(gòu)示意圖。如圖5所示，形成的第二圖形化光阻層160出現(xiàn)了偏移，部分氧化硅層120未被所述第二圖形化光阻層160覆蓋而暴露在外，在進(jìn)行第二次刻蝕時沒有所述第二圖形化光阻層160保護(hù)的部分氧化硅層120(圖中虛線圓圈所示部分)會受到損傷，從而對半導(dǎo)體器件的性能和良率造成不利影響。

基此，如何避免氧化硅層在第二次刻蝕工藝中受損成了本領(lǐng)域技術(shù)人員亟待解決的一個技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種半導(dǎo)體器件的制造方法，以解決現(xiàn)有技術(shù)中氧化硅層在第二次刻蝕時因第二圖形化光阻層位置偏移而受損的問題。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的制造方法，所述半導(dǎo)體器件的制造方法包括：

提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底上依次層疊有氮化硅層和氧化硅層；

在所述氧化硅層上形成第一圖形化光阻層，并利用所述第一圖形化光阻層進(jìn)行第一次刻蝕；

在所述第一圖形化光阻層上形成第二圖形化光阻層，并利用所述第二圖形化光阻層進(jìn)行第二次刻蝕；以及

依次進(jìn)行灰化和濕法清洗以去除所述第一圖形化光阻層和第二圖形化光阻層。

可選的，在所述的半導(dǎo)體器件的制造方法中，所述第一次刻蝕用以形成互連通孔，所述互連通孔貫穿所述氧化硅層并暴露出所述氮化硅層。

可選的，在所述的半導(dǎo)體器件的制造方法中，在依次進(jìn)行灰化和濕法清洗以去除所述第一圖形化光阻層和第二圖形化光阻層之后，還包括：在所述互連通孔中填充金屬材料以形成第一金屬互連層。

可選的，在所述的半導(dǎo)體器件的制造方法中，在形成第一金屬互連層之后，還包括：進(jìn)行TSV通孔刻蝕。

可選的，在所述的半導(dǎo)體器件的制造方法中，所述第二次刻蝕用以去除部分氮化硅層，保留的部分氮化硅層用作所述TSV通孔刻蝕的刻蝕停止層。

可選的，在所述的半導(dǎo)體器件的制造方法中，在進(jìn)行TSV通孔刻蝕之后，還包括：執(zhí)行TSV通孔金屬化。

可選的，在所述的半導(dǎo)體器件的制造方法中，所述第一金屬互連層與TSV通孔金屬化所采用的材料相同。

可選的，在所述的半導(dǎo)體器件的制造方法中，在所述氧化硅層上形成第一圖形化光阻層之前，在提供所述半導(dǎo)體襯底之后，還包括：在所述氧化硅層上形成抗反射涂層。

可選的，在所述的半導(dǎo)體器件的制造方法中，所述第一圖形化光阻層和第二圖形化光阻層采用相同的材料。

可選的，在所述的半導(dǎo)體器件的制造方法中，所述半導(dǎo)體襯底為絕緣體上硅襯底。

在本發(fā)明提供的半導(dǎo)體器件的制造方法中，通過在第一次刻蝕后保留第一圖形化光阻層，利用所述第一圖形化光阻層保護(hù)其下面的氧化硅層，從而避免所述氧化硅層在第二次刻蝕中受損，不但簡化了制造工藝，而且提高了器件的性能和良率。

附圖說明

圖1是現(xiàn)有技術(shù)的基于硅通孔技術(shù)制造的半導(dǎo)體器件在形成第一圖形化光 阻層后的結(jié)構(gòu)示意圖；

圖2是現(xiàn)有技術(shù)的基于硅通孔技術(shù)制造的半導(dǎo)體器件在第一次刻蝕工藝后的結(jié)構(gòu)示意圖；

圖3是現(xiàn)有技術(shù)的基于硅通孔技術(shù)制造的半導(dǎo)體器件在灰化和濕法清洗后的結(jié)構(gòu)示意圖；

圖4是現(xiàn)有技術(shù)的基于硅通孔技術(shù)制造的半導(dǎo)體器件在形成第二圖形化光阻層后的結(jié)構(gòu)示意圖；

圖5是現(xiàn)有技術(shù)的基于硅通孔技術(shù)制造的半導(dǎo)體器件在第二圖形化光阻層出現(xiàn)偏移時的結(jié)構(gòu)示意圖；

圖6是本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的工藝流程圖；

圖7是本發(fā)明實(shí)施例的半導(dǎo)體器件在形成第一圖形化光阻層后的結(jié)構(gòu)示意圖；

圖8是本發(fā)明實(shí)施例的半導(dǎo)體器件在第一次刻蝕工藝后的結(jié)構(gòu)示意圖；

圖9是本發(fā)明實(shí)施例的半導(dǎo)體器件在形成第二圖形化光阻層后的結(jié)構(gòu)示意圖；

圖10是本發(fā)明實(shí)施例的半導(dǎo)體器件在第二圖形化光阻層出現(xiàn)偏移時的結(jié)構(gòu)示意圖。

具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施例對本發(fā)明提出的半導(dǎo)體器件的制造方法作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。

圖6為本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的工藝流程圖，圖7至圖9為本發(fā)明實(shí)施例的半導(dǎo)體器件的制作過程的結(jié)構(gòu)示意圖，請參考圖6所示，并結(jié)合圖7至圖9，詳細(xì)說明本發(fā)明提出的半導(dǎo)體器件的制造方法：

步驟一：提供一半導(dǎo)體襯底(圖中未示出)，所述半導(dǎo)體襯底上依次層疊有氮化硅層210和氧化硅層220；

步驟二：在所述氧化硅層220上形成第一圖形化光阻層240，并利用所述第 一圖形化光阻層240進(jìn)行第一次刻蝕；

步驟三：在所述第一圖形化光阻層240上形成第二圖形化光阻層260，并利用所述第二圖形化光阻層260進(jìn)行第二次刻蝕；以及

步驟四：依次進(jìn)行灰化和濕法清洗以去除所述第一圖形化光阻層240和第二圖形化光阻層260。

具體的，首先提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底可以是硅襯底、鍺硅襯底、Ⅲ-Ⅴ族元素化合物襯底或本領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體材料襯底，本實(shí)施例中采用的是絕緣體上硅(英文全稱為Silicon-On-Insulator，簡稱為SOI)。如圖7所示，在形成第一金屬互連層之前，所述半導(dǎo)體襯底上形成有氮化硅層210和氧化硅層220，所述氮化硅層210位于所述半導(dǎo)體襯底與所述氧化硅層220之間。

接著，在所述氧化硅層220上形成第一圖形化光阻層240，所述第一圖形化光阻層240固化后作為第一次刻蝕的掩膜，第一次刻蝕是指第一金屬互連層刻蝕。

請繼續(xù)參考圖7，在所述氧化硅層220上形成第一圖形化光阻層240之前，在提供半導(dǎo)體襯底之后，還包括：在所述氧化硅層220上形成抗反射涂層(英文全稱為Bottom Anti Reflective coating，英文簡稱為BARC)230。如圖7所示，所述氧化硅層220上形成有抗反射涂層230，所述抗反射涂層230位于所述氧化硅層220與第一圖形化光阻層240之間。

之后，利用第一圖形化光阻層240和抗反射涂層230進(jìn)行第一次刻蝕。如圖8所示，第一次刻蝕工藝完成后，所述氧化硅層220和氮化硅層210中形成若干個互連通孔250，所述互連通孔250貫穿所述氧化硅層220并暴露出所述氮化硅層210。

然后，在所述第一圖形化光阻層240上形成第二圖形化光阻層260。本實(shí)施例中，所述第一圖形化光阻層240和第二圖形化光阻層260采用相同的材料。

如圖9所示，形成第二圖形化光阻層260之后，第二圖形化光阻層260位于所述第一圖形化光阻層240和部分氮化硅層210的上面，第二圖形化光阻層260固化后作為第二次刻蝕的掩膜，第二次刻蝕是指氮化硅刻蝕。

之后，利用所述第二圖形化光阻層260進(jìn)行第二次刻蝕，以去除部分氮化 硅層210。第二次刻蝕之后保留有部分氮化硅層210，這部分氮化硅層210將作為后續(xù)TSV通孔刻蝕工藝的刻蝕停止層。

其中，第一次刻蝕和第二次刻蝕均可采用現(xiàn)有的刻蝕工藝，在此不做贅述。

本實(shí)施例中，在形成第二圖形化光阻層260之前并未去除第一圖形化光阻層240和抗反射涂層230，而是在第一圖形化光阻層240上直接形成第二圖形化光阻層260。如圖10所示，即使所述第二圖形化光阻層260的位置偏移，由于之前形成的第一圖形化光阻層240覆蓋氧化硅層220上，因此能夠避免所述氧化硅層220在第二次刻蝕工藝中受損。

由上述可知，采用所述半導(dǎo)體器件的制造方法不但減少了一次灰化和濕法清洗工藝，而且能夠避免因第二圖形化光阻層260位置偏移而引起的氧化硅層220受損。

最后，依次進(jìn)行灰化和濕法清洗工藝以去除所述第一圖形化光阻層240和第二圖形化光阻層260。

去除所述第一圖形化光阻層240和第二圖形化光阻層260之后，進(jìn)行后續(xù)工藝。后續(xù)工藝包括：在所述互連通孔250中填充金屬材料以形成第一金屬互連層(圖中未示出)；在形成第一金屬互連層之后，進(jìn)行TSV通孔刻蝕(圖中未示出)；在進(jìn)行TSV通孔刻蝕之后，執(zhí)行TSV通孔金屬化(圖中未示出)。本實(shí)施例中，所述第一金屬互連層與TSV通孔金屬化所采用的材料相同。

后續(xù)工藝可按照集成電路的通用工藝進(jìn)行，從而完成半導(dǎo)體器件的制造。

本實(shí)施例中，所述半導(dǎo)體器件的制造方法適用于0.18微米RFSOI制程，0.18微米RFSOI制程是指以SOI晶圓為基底進(jìn)行加工，特征尺寸為0.18微米的集成電路的制造工藝。

綜上可見，在本發(fā)明實(shí)施例提供的半導(dǎo)體器件的制造方法中，通過在第一次刻蝕后保留第一圖形化光阻層，利用所述第一圖形化光阻層保護(hù)其下面的氧化硅層，從而避免所述氧化硅層在第二次刻蝕中受損，不但簡化了制造工藝，而且提高了器件的性能和良率。

上述描述僅是對本發(fā)明較佳實(shí)施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。