本公開內(nèi)容涉及集成電路，并且更具體而言，涉及用于穿硅過孔或其它穿體過孔結(jié)構(gòu)的襯墊(liner)。

背景技術(shù)：

穿硅過孔(TSV)是穿過硅襯底的導(dǎo)電連接件。TSV互連件可以與三維系統(tǒng)級(jí)封裝(3D-SiP)技術(shù)一起使用，該技術(shù)允許器件之間的短連接距離和快速度。TSV可以通過沉積導(dǎo)電材料(例如，銅)形成為在襯底中蝕刻的開口。硅與導(dǎo)電材料之間的非導(dǎo)電層(也被稱為TSV襯墊)用作絕緣體。TSV開口的縱橫比(即，高寬比)常常很高，例如，12:1，這增加了形成襯墊的難度。在化學(xué)氣相沉積(CVD)平臺(tái)上的襯墊沉積工藝涉及拉伸的熱膜的沉積，在其之后為等離子體輔助的密封壓縮氧化物膜的沉積，作為帽狀物。

附圖說明

圖1A例示了典型的TSV結(jié)構(gòu)的部分橫截面。

圖1B例示了圖1A中的TSV結(jié)構(gòu)的一部分的詳細(xì)視圖。

圖2例示了根據(jù)本公開內(nèi)容的實(shí)施例配置的TSV結(jié)構(gòu)的一部分的橫截面。

圖3例示了根據(jù)本公開內(nèi)容的實(shí)施例配置的TSV結(jié)構(gòu)的一部分的橫截面。

圖4例示了用于制造根據(jù)本公開內(nèi)容的實(shí)施例配置的TSV結(jié)構(gòu)的方法。

圖5例示了利用根據(jù)本公開內(nèi)容的實(shí)施例配置的TSV結(jié)構(gòu)來實(shí)現(xiàn)的計(jì)算系統(tǒng)。

具體實(shí)施方式

公開了用于穿體過孔襯墊結(jié)構(gòu)和在集成電路中形成這樣的襯墊結(jié)構(gòu)的工藝的技術(shù)。在實(shí)施例中，集成電路包括具有一個(gè)或多個(gè)穿硅過孔(TSV)的硅半導(dǎo)體襯底，但是如鑒于本公開內(nèi)容將意識(shí)到的，也可以使用其它穿體過孔。每個(gè)TSV延伸穿過襯底的至少一部分，例如，從襯底的一側(cè)(例如，頂部)延伸到襯底的相對(duì)側(cè)(例如，底部)，或者從襯底的一個(gè)內(nèi)部層延伸到另一個(gè)內(nèi)部層。襯墊被設(shè)置在襯底與每個(gè)TSV之間。襯墊由夾在一起的相異絕緣膜(例如，拉伸膜和壓縮膜)的多個(gè)交替層構(gòu)成。例如，襯墊可以通過以交替連續(xù)的方式沉積兩個(gè)或更多個(gè)0.5x厚的熱層和兩個(gè)或更多個(gè)0.5x厚的壓縮層來形成。如鑒于本公開內(nèi)容將進(jìn)一步意識(shí)到的，通過使用其中交替沉積拉伸膜和壓縮膜的方法，應(yīng)力可以在襯墊中被減輕，這減少或消除了諸如在過孔的底部角處的裂縫或縫隙之類的缺陷。該技術(shù)可以例如在分立的存儲(chǔ)器設(shè)備(例如，非易失性和易失性存儲(chǔ)器芯片)、集成系統(tǒng)設(shè)計(jì)(例如，特制的硅)、或片上存儲(chǔ)器(例如，具有片上非易失性緩存的微處理器)(僅舉幾例)中具體化。鑒于本公開內(nèi)容，許多其它實(shí)施例、變型、和應(yīng)用將顯而易見。

總體概述

通常，在具有TSV互連件的集成電路(IC)的制造工藝期間，在過孔已經(jīng)被蝕刻到硅襯底中之后沉積TSV襯墊，以使得過孔中的導(dǎo)體與硅電絕緣。如上面提及的，在化學(xué)氣相沉積(CVD)平臺(tái)上的襯墊沉積工藝可以涉及拉伸的熱膜的沉積，在其之后為等離子體輔助的密封壓縮氧化物膜的沉積，作為帽狀物。這種方法可能由于因襯墊的高沉積速率或高厚度引起的熱膜中的應(yīng)力失配和固有拉伸應(yīng)力而導(dǎo)致位于TSV與過孔的底部角之間的裂縫或縫隙。裂縫或縫隙可以提供泄漏路徑，并在退火工藝期間變得更差，潛在地導(dǎo)致泄漏增大兩到三個(gè)數(shù)量級(jí)。更具體而言，圖1A示出了IC 100的部分橫截面，其中，襯底102通過具有拉伸膜層112和壓縮膜層114的襯墊110與過孔104絕緣開。圖1B是IC 100的部分的詳細(xì)視圖，其中，襯墊110著陸在連接盤(landing pad)106上。拉伸膜112在以圖1A和圖1B中例示的方式被沉積時(shí)，可能由于因襯墊的高沉積速率或厚度引起的襯墊110中的固有應(yīng)力而在襯底102和過孔104的角122處產(chǎn)生裂縫120或縫隙。該裂縫120或縫隙會(huì)在過孔104與襯底102之間提供不期望的泄漏路徑。

因此，并根據(jù)本公開內(nèi)容的實(shí)施例，TSV襯墊結(jié)構(gòu)和TSV襯墊沉積工藝可以使用其中交替沉積拉伸膜和壓縮膜的夾層方法來減少這種泄漏路徑以滿足IC的功能規(guī)格。通過以交替方式實(shí)現(xiàn)TSV襯墊層，尤其在每個(gè)層都沉積為薄層的情況下，襯墊中的應(yīng)力可以被減輕?？梢岳镁哂惺褂孟喈惤Y(jié)構(gòu)的交替層的襯墊結(jié)構(gòu)的給定集成電路或其它器件的成像技術(shù)(例如，透射電子顯微鏡或TEM)在橫截面上識(shí)別所公開的結(jié)構(gòu)和技術(shù)的使用，如本公開內(nèi)容中不同地描述的。例如，使用TEM成像，將在熱電介質(zhì)膜層與等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)電介質(zhì)膜層之間存在密度、折射率、模量/硬度、和介電常數(shù)的可觀察的差異。

可以通過例如取決于襯墊的期望的總厚度而改變層的數(shù)量(例如，四層、六層、等等)以便保持個(gè)體層足夠薄以避免襯墊中的應(yīng)力引起的裂縫或縫隙，來實(shí)現(xiàn)使用具有交替層的TSV襯墊的許多實(shí)施例和配置。本文中所描述的結(jié)構(gòu)和技術(shù)可以用在許多應(yīng)用中，例如分立的存儲(chǔ)器設(shè)備以及微處理器或其它片上應(yīng)用中。鑒于本公開內(nèi)容，其它適當(dāng)?shù)膽?yīng)用將顯而易見。還將理解的是，本文中所描述的技術(shù)可以針對(duì)任何類型的穿體過孔結(jié)構(gòu)而使用，并且不限于硅。

示例性結(jié)構(gòu)

圖2例示了根據(jù)本公開內(nèi)容的實(shí)施例配置的集成電路(IC)200的一部分的橫截面。IC 200包括襯底202和延伸穿過襯底202的TSV 204。TSV 204可以被填充有導(dǎo)電材料，例如銅。盡管在圖2中僅描繪了一個(gè)TSV，但是將理解的是，IC 200可以被配置為具有多個(gè)TSV。在一些實(shí)施例中，IC 200可以包括連接盤206或被設(shè)置在TSV 204的一端或兩端處的其它表面，這取決于具體應(yīng)用。一個(gè)或多個(gè)TSV襯墊210被設(shè)置在過孔204與襯底202的側(cè)壁之間。在具有連接盤206的實(shí)施例中，TSV襯墊210的一部分鄰接連接盤206，如圖2中示出的。

TSV襯墊210可以由使過孔204中的導(dǎo)電材料與襯底202電絕緣的材料制成。在一些實(shí)施例中，TSV襯墊210包括使用不同的沉積材料或方法形成的電介質(zhì)膜層的交替層。例如，電介質(zhì)膜層可以使用一種或多種類型的氧化物、氮化物和碳化物膜來形成，例如氧化硅、氮化硅、碳化硅、碳摻雜的氧化物(CDO)、氧化物摻雜的碳化物、氧化鉿、鉿硅氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、和鉛鈧鉭氧化物、或符合大縱橫比或其它給定縱橫比的電介質(zhì)膜。在該示例性實(shí)施例中，TSV襯墊210包括第一絕緣層212、第二絕緣層214、第三絕緣層216、以及第四絕緣層218。第一絕緣層212和第三絕緣層216是具有固有拉伸應(yīng)力的氧化物、氮化物或碳化物膜(或其它適當(dāng)?shù)慕^緣體材料)，并且第二絕緣層214和第四絕緣層218是具有固有壓縮應(yīng)力的氧化物、氮化物或碳化物膜(或其它適當(dāng)?shù)慕^緣體材料)。TSV襯墊210可以通過多種沉積技術(shù)來形成。在任何層中的膜的應(yīng)力可以通過沉積期間的工藝參數(shù)來進(jìn)行調(diào)制。此外，鑒于本公開內(nèi)容將理解的是，在一些其它實(shí)施例中，第一絕緣層212和第三絕緣層216可以是具有固有壓縮應(yīng)力的膜，并且第二絕緣層214和第四絕緣層218可以是具有固有拉伸應(yīng)力的膜。在一些實(shí)施例中，可以使用熱氧化工藝來執(zhí)行第一絕緣層212和第三絕緣層216的沉積，并且可以使用等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)工藝來執(zhí)行第二絕緣層214和第四絕緣層218的沉積。因此，第一絕緣層212和第三絕緣層216可具有與第二絕緣層214和第四絕緣層218不同的結(jié)構(gòu)性質(zhì)。例如，在PECVD的情形下，可以通過對(duì)來自發(fā)生器的高頻功率和低頻功率進(jìn)行調(diào)制來使每層的應(yīng)力從壓縮改變?yōu)槔旎蛘邚睦旄淖優(yōu)閴嚎s。在另一個(gè)示例中，在PECVD和熱膜兩者的情形下，可以通過調(diào)制絕緣體化合物中的材料的比率(例如，在Si到N(對(duì)于氮化硅膜)或Si到O(對(duì)于二氧化硅膜)的情形下)來將每層的應(yīng)力從壓縮改變?yōu)槔旎蛘邚睦旄淖優(yōu)閴嚎s。下面列出了若干示例性實(shí)施例，每個(gè)以從第一到第四絕緣層212、214、216和128的順序列出了四個(gè)層：

·拉伸氧化物、壓縮氧化物、拉伸氧化物、壓縮氧化物

·拉伸氧化物、壓縮氮化物、拉伸氧化物、壓縮氮化物

·壓縮氧化物、拉伸氧化物、壓縮氧化物、拉伸氧化物

·壓縮氮化物、拉伸氧化物、壓縮氮化物、拉伸氧化物

將參照?qǐng)D4討論用于形成這些結(jié)構(gòu)的示例性工藝。

圖3例示了根據(jù)本公開內(nèi)容的另一個(gè)實(shí)施例配置的IC 300的部分的橫截面。IC 300包括襯底302和延伸穿過襯底302的TSV 304。TSV 304可以被填充有導(dǎo)電材料，例如銅。盡管在圖3中僅描繪了一個(gè)TSV，但是將理解的是，IC 300可以被配置為具有任何數(shù)量的TSV。在一些實(shí)施例中，IC 300可以包括連接盤306或者設(shè)置在TSV 304的一端或兩端處的其它表面，這取決于具體應(yīng)用。一個(gè)或多個(gè)TSV襯墊310被設(shè)置在過孔304與襯底302的側(cè)壁之間。在具有連接盤306的實(shí)施例中，TSV襯墊210的一部分鄰接連接盤306，如圖3中示出的。

TSV襯墊310可以由使過孔204中的導(dǎo)電材料與襯底302電絕緣的材料制成。在一些實(shí)施例中，TSV襯墊310包括使用不同的沉積材料或方法形成的電介質(zhì)膜層的交替層。例如，電介質(zhì)膜層可以使用一種或多種類型的氧化物、氮化物和碳化物膜(例如，氧化硅、氮化硅、或者符合大縱橫比的其它電介質(zhì)膜)形成，如先前解釋的。在該示例性實(shí)施例中，TSV襯墊310包括第一絕緣層312、第二絕緣層314、第三絕緣層316、第四絕緣層318、第五絕緣層320、和第六絕緣層322。第一絕緣層312、第三絕緣層316和第五絕緣層320可以包括例如具有固有拉伸應(yīng)力的氧化物或氮化物或其它絕緣體膜(例如，二氧化硅)，并且第二絕緣層314、第四絕緣層318和第六絕緣層322可以包括具有固有壓縮應(yīng)力的氧化物或氮化物或其它絕緣體膜(例如，氮化硅)。TSV襯墊310可以通過各種沉積技術(shù)來形成。在一些實(shí)施例中，第一絕緣層312、第三絕緣層316和第五絕緣層320的沉積可以使用熱氧化工藝來執(zhí)行，并且第二絕緣層314、第四絕緣層318和第六絕緣層322可以使用等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)工藝來執(zhí)行。因此，第一絕緣層312、第三絕緣層316和第五絕緣層320可以具有與第二絕緣層314、第四絕緣層318和第六絕緣層322不同的結(jié)構(gòu)性質(zhì)。將參照?qǐng)D4討論用于形成這些結(jié)構(gòu)的示例性工藝。

鑒于本公開內(nèi)容將意識(shí)到，可以將TSV襯墊的其它實(shí)施例制造為在與本公開內(nèi)容中所描述的那些類似的布置中具有任何數(shù)量的絕緣層。

示例性方法

圖4例示了用于制造根據(jù)本公開內(nèi)容的實(shí)施例配置的集成電路的方法400。可以參照?qǐng)D2和圖3中示出的示例性結(jié)構(gòu)來進(jìn)一步理解。方法包括提供402半導(dǎo)體襯底和形成404穿過襯底的穿硅過孔(TSV)。在一些實(shí)施例中，方法400包括鄰近TSV的一端沉積406連接盤。在其它實(shí)施例中，可能不需要連接盤。方法400繼續(xù)在襯底與TSV之間交替沉積408多個(gè)第一絕緣層和多個(gè)第二絕緣層中的每個(gè)層，由此形成用于使TSV與襯底電絕緣的襯墊。第一絕緣層具有固有拉伸應(yīng)力，并且第二絕緣層具有固有壓縮應(yīng)力。在一些實(shí)施例中，第一絕緣層中的一個(gè)絕緣層被沉積為鄰近襯底，并且第二絕緣層中的一個(gè)絕緣層被沉積為鄰近TSV。在一些實(shí)施例中，第一絕緣層中的每個(gè)絕緣層使用熱氧化工藝被沉積。在一些實(shí)施例中，第二絕緣層中的每個(gè)絕緣層使用等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)工藝被沉積。在一些實(shí)施例中，第一絕緣層中的所有絕緣層具有基本相同的厚度。在一些其它實(shí)施例中，第二絕緣層中的所有絕緣層具有基本相同的厚度。在又一些其它實(shí)施例中，第一絕緣層和第二絕緣層中的所有絕緣層具有基本相同的厚度。

應(yīng)當(dāng)指出，該形成工藝可以以任何數(shù)量的順序來進(jìn)行，并且圖4中的描繪并非旨在暗指處理步驟的特定順序。相反，鑒于本公開內(nèi)容，許多這樣的方法將顯而易見。

系統(tǒng)

圖5例示了利用根據(jù)本公開內(nèi)容的實(shí)施例配置的集成電路實(shí)現(xiàn)的計(jì)算系統(tǒng)。如可以看到的，計(jì)算系統(tǒng)500容納母板502。母板502可以包括多個(gè)部件，包括但不限于處理器504和至少一個(gè)通信芯片506，它們中的每個(gè)都可以物理耦合和電耦合到母板502，或者以其它方式集成在其中。如將意識(shí)到的，母板502可以是例如任何印刷電路板、不管是主板、安裝在主板上的子板、還是系統(tǒng)500的唯一的板、等等。取決于計(jì)算系統(tǒng)500的應(yīng)用，計(jì)算系統(tǒng)500可以包括一個(gè)或多個(gè)其它部件，這些部件可以物理耦合和電耦合到母板502，也可以不存在這樣的耦合。這些其它部件可以包括但不限于易失性存儲(chǔ)器(例如，DRAM)、非易失性存儲(chǔ)器(例如，ROM)、圖形處理器、數(shù)字信號(hào)處理器、密碼協(xié)處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤、加速度計(jì)、陀螺儀、揚(yáng)聲器、照相機(jī)、以及大容量?jī)?chǔ)存設(shè)備(例如，硬盤驅(qū)動(dòng)、壓縮盤(CD)、數(shù)字多功能盤(DVD)等等)。包括在計(jì)算系統(tǒng)500中的部件中的任何部件都可以包括使用本文中所公開的技術(shù)形成的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或器件。在一些實(shí)施例中，多個(gè)功能可以被集成到一個(gè)或多個(gè)芯片中(舉例而言，例如，應(yīng)當(dāng)指出，通信芯片506可以是處理器504的部分或者以其它方式集成到處理器504中)。

通信芯片506實(shí)現(xiàn)了無線通信，以便將數(shù)據(jù)傳送到計(jì)算系統(tǒng)500以及從計(jì)算系統(tǒng)500傳送數(shù)據(jù)。術(shù)語“無線”及其派生詞可用于描述可通過使用經(jīng)調(diào)制的電磁輻射經(jīng)由非固態(tài)介質(zhì)來傳輸數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語并非暗示相關(guān)聯(lián)的設(shè)備不包含任何線，盡管在一些實(shí)施例中它們可能不含有。通信芯片506可以實(shí)施多種無線標(biāo)準(zhǔn)或協(xié)議中的任何無線標(biāo)準(zhǔn)或協(xié)議，這些無線標(biāo)準(zhǔn)或協(xié)議包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長(zhǎng)期演進(jìn)(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、及其衍生物、以及被命名為3G、4G、5G及更高的任何其它無線協(xié)議。計(jì)算系統(tǒng)500可以包括多個(gè)通信芯片506。例如，第一通信芯片506可以專用于較短距離的無線通信(例如，Wi-Fi和藍(lán)牙)，并且第二通信芯片506可以專用于較長(zhǎng)距離的無線通信(例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。

計(jì)算系統(tǒng)500的處理器504包括封裝在處理器504內(nèi)的集成電路管芯。在一些實(shí)施例中，處理器的集成電路管芯包括利用如本文中不同地描述的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或器件實(shí)現(xiàn)的板上電路。術(shù)語“處理器”可以指代對(duì)例如來自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)進(jìn)行處理以便將該電子數(shù)據(jù)轉(zhuǎn)換成可以儲(chǔ)存在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)的任何器件或器件的一部分。

通信芯片506還包括封裝在通信芯片506內(nèi)的集成電路管芯。根據(jù)一些這樣的示例性實(shí)施例，通信芯片的集成電路管芯包括如本文中所描述的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或器件。如鑒于本公開內(nèi)容將意識(shí)到的，應(yīng)當(dāng)指出，多標(biāo)準(zhǔn)無線能力可以直接集成到處理器504中(例如，其中，任何芯片506的功能被集成到處理器504中，而不是具有單獨(dú)的通信芯片)。還應(yīng)當(dāng)指出，處理器504可以是具有這種無線能力的芯片組。簡(jiǎn)言之，可以使用任意數(shù)量的處理器504和/或通信芯片506。類似地，任何一個(gè)芯片或芯片組可以具有集成到其中的多個(gè)功能。

在各個(gè)實(shí)施方式中，計(jì)算設(shè)備500可以是膝上型計(jì)算機(jī)、上網(wǎng)本、筆記本、智能電話、平板設(shè)備、個(gè)人數(shù)字助理(PDA)、超移動(dòng)PC、移動(dòng)電話、臺(tái)式計(jì)算機(jī)、服務(wù)器、打印機(jī)、掃描儀、監(jiān)視器、機(jī)頂盒、娛樂控制單元、數(shù)碼相機(jī)、便攜式音樂播放器、數(shù)字視頻錄像機(jī)、或者處理數(shù)據(jù)或采用如本文中不同地描述的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或設(shè)備的任何其它電子設(shè)備。

另外的示例性實(shí)施例

以下示例涉及另外的實(shí)施例，根據(jù)這些實(shí)施例，許多排列和配置將顯而易見。

示例1是一種集成電路，包括：半導(dǎo)體結(jié)構(gòu)；穿體過孔，該穿體過孔延伸穿過半導(dǎo)體結(jié)構(gòu)的至少一部分；以及襯墊，該襯墊設(shè)置在襯底與穿體過孔之間，襯墊包括交替的多個(gè)第一絕緣層和多個(gè)第二絕緣層，該第二絕緣層與第一絕緣層不同。

示例2包括示例1的主題，其中，第一絕緣層中的至少一個(gè)絕緣層具有固有拉伸應(yīng)力，并且第二絕緣層中的至少一個(gè)絕緣層具有固有壓縮應(yīng)力。

示例3包括先前的示例中的任何示例的主題，其中，第一絕緣層中的一個(gè)絕緣層被設(shè)置為鄰近半導(dǎo)體結(jié)構(gòu)，并且其中，第二絕緣層中的一個(gè)絕緣層被設(shè)置為鄰近穿體過孔。

示例4包括先前的示例中任何示例的主題，其中，第一絕緣層中的每個(gè)絕緣層包括電介質(zhì)膜。

示例5包括先前的示例中任何示例的主題，其中，第一絕緣層或第二絕緣層中的每個(gè)絕緣層包括熱氧化物膜，例如電介質(zhì)膜。

示例6包括先前的示例中任何示例的主題，其中，第一絕緣層或第二絕緣層中的每個(gè)絕緣層包括等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)膜，例如，電介質(zhì)膜。

示例7包括先前的示例中任何示例的主題，其中，第一絕緣層和/或第二絕緣層中的每個(gè)絕緣層包括以下材料中的至少一種：氧化硅、氮化硅、碳化硅、碳摻雜的氧化物(CDO)、氧化物摻雜的碳化物、氧化鉿、鉿硅氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、和鉛鈧鉭氧化物。

示例8包括先前的示例中任何示例的主題，其中，第一絕緣層中的所有絕緣層具有基本相同的厚度。

示例9包括先前的示例中任何示例的主題，其中，第二絕緣層中的所有絕緣層具有基本相同的厚度。

示例10包括先前的示例中任何示例的主題，其中，第一絕緣層和第二絕緣層中的所有絕緣層具有基本相同的厚度。

示例11包括先前的示例中任何示例的主題，還包括：連接盤，該連接盤被設(shè)置為鄰近穿體過孔的一端，其中，襯墊的一部分鄰接連接盤。

示例12是一種包括先前示例中任何示例的集成電路的三維系統(tǒng)級(jí)封裝設(shè)備。

示例13包括先前的示例中任何示例的主題，其中，半導(dǎo)體結(jié)構(gòu)包括硅，并且穿體過孔是穿硅過孔(TSV)。

示例14是一種用于制造集成電路的方法，包括：提供半導(dǎo)體結(jié)構(gòu)；形成穿過半導(dǎo)體結(jié)構(gòu)的至少部分的穿體過孔；以及在半導(dǎo)體結(jié)構(gòu)與穿體過孔之間交替地沉積多個(gè)第一絕緣層和多個(gè)第二絕緣層中的每個(gè)絕緣層，由此來形成襯墊，第二絕緣層與第一絕緣層不同。

示例15包括示例14的主題，其中，第一絕緣層具有固有拉伸應(yīng)力，并且第二絕緣層具有固有壓縮應(yīng)力。

示例16包括示例14-15中任何示例的主題，還包括：對(duì)第一絕緣層中的每個(gè)絕緣層的沉積進(jìn)行調(diào)制以具有拉伸應(yīng)力，以及對(duì)第二絕緣層中的每個(gè)絕緣層的沉積進(jìn)行調(diào)制以具有壓縮應(yīng)力。

示例17包括示例14-16中任何示例的主題，還包括：鄰近半導(dǎo)體結(jié)構(gòu)沉積第一絕緣層中的一個(gè)絕緣層，以及鄰近穿體過孔沉積第二絕緣層中的一個(gè)絕緣層。

示例18包括示例14-17中任何示例的主題，還包括：使用熱氧化工藝沉積第一絕緣層或第二絕緣層中的每個(gè)絕緣層。

示例19包括示例14-18中任何示例的主題，還包括：使用等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)工藝沉積第一絕緣層或第二絕緣層中的每個(gè)絕緣層。

示例20包括示例14-19中任何示例的主題，還包括：將第一絕緣層中的所有絕緣層沉積為具有基本相同的厚度。

示例21包括示例14-20中任何示例的主題，還包括：將第二絕緣層中的所有絕緣層沉積為具有基本相同的厚度。

示例22包括示例14-21中任何示例的主題，還包括：將第一絕緣層和第二絕緣層中的所有絕緣層沉積為具有基本相同的厚度。

示例23包括示例14-22中任何示例的主題，還包括：鄰近穿體過孔的一端設(shè)置連接盤，以使得襯墊的一部分鄰接連接盤。

示例24包括示例14-23中任何示例的主題，其中，半導(dǎo)體結(jié)構(gòu)包括硅，并且穿體過孔是穿硅過孔(TSV)。

示例25包括示例14-24的主題，其中，第一絕緣層中的每個(gè)絕緣層包括以下材料中的至少一種：氧化硅、氮化硅、碳化硅、碳摻雜的氧化物(CDO)、氧化物摻雜的碳化物、氧化鉿、鉿硅氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、和鉛鈧鉭氧化物；并且其中，第二絕緣層中的每個(gè)絕緣層包括以下材料中的至少一種：氧化硅、氮化硅、碳化硅、碳摻雜的氧化物(CDO)、氧化物摻雜的碳化物、氧化鉿、鉿硅氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、和鉛鈧鉭氧化物。

示例26是一種集成電路，包括：半導(dǎo)體結(jié)構(gòu)；穿體過孔，該穿體過孔延伸穿過半導(dǎo)體結(jié)構(gòu)的至少一部分；以及襯墊，該襯墊用于使穿體過孔與襯底電絕緣，該襯墊具有不同材料的多個(gè)交替的絕緣層。

示例27包括示例26的主題，其中，該不同材料具有相異的固有應(yīng)力。

示例28包括示例26-27中任何示例的主題，其中，絕緣層中的至少一個(gè)絕緣層具有固有拉伸應(yīng)力，并且絕緣層中的至少另一個(gè)絕緣層具有固有壓縮應(yīng)力。

示例29包括示例26-28中任何示例的主題，其中，絕緣層中的一個(gè)絕緣層被設(shè)置為鄰近半導(dǎo)體結(jié)構(gòu)，并且其中，絕緣層中的另一個(gè)絕緣層被設(shè)置為鄰近穿體過孔。

示例30包括示例26-29中任何示例的主題，其中，絕緣層中的至少一個(gè)絕緣層包括熱氧化物膜。

示例31包括示例26-30中任何示例的主題，其中，絕緣層中的至少一個(gè)絕緣層包括等離子體增強(qiáng)的化學(xué)氣相沉積(PECVD)氧化物膜。

示例32包括示例26-31中任何示例的主題，其中，絕緣層中的至少兩個(gè)絕緣層具有基本相同的厚度。

示例33包括示例26-32中任何示例的主題，其中，絕緣層中的所有絕緣層具有基本相同的厚度。

示例34包括示例26-33中任何示例的主題，還包括：連接盤，該連接盤被設(shè)置為鄰近穿體過孔的一端，其中，襯墊的一部分鄰接連接盤。

示例35包括示例26-34中任何示例的主題，其中，半導(dǎo)體結(jié)構(gòu)包括硅，并且穿體過孔為穿硅過孔(TSV)。

出于例示和描述的目的，已經(jīng)呈現(xiàn)了對(duì)本公開內(nèi)容的實(shí)施例的前述描述。其并非旨在是詳盡的或者將本公開內(nèi)容限制到所公開的精確形式。鑒于本公開內(nèi)容，許多修改和變型是可能的。旨在本公開內(nèi)容的范圍并不由該具體實(shí)施方式限定，而是由所附權(quán)利要求限定。