一種溝槽功率mosfet器件及其靜電保護(hù)結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型公開了一種溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)，所述溝槽功率MOSFET器件的有源區(qū)外圍的柵極引出端設(shè)置區(qū)域中，其中一部分區(qū)域設(shè)置了柵極引出端，另一部分區(qū)域設(shè)置了若干個(gè)靜電保護(hù)引出端，該靜電保護(hù)引出端包括至少一對(duì)PN結(jié)，PN結(jié)兩端分別與溝槽功率MOSFET器件的源極和柵極連接。另外本實(shí)用新型還公開了帶上述靜電保護(hù)結(jié)構(gòu)的功率MOSFET器件，該靜電保護(hù)結(jié)構(gòu)無需在溝槽功率MOSFET器件上額外規(guī)劃出ESD區(qū)域，節(jié)省了溝槽功率MOSFET器件的面積，降低了成本，制作方法流程簡單，節(jié)省光刻次數(shù)，降低成本，ESD能力可靈活調(diào)節(jié)。
【專利說明】一種溝槽功率MOSFET器件及其靜電保護(hù)結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種帶靜電保護(hù)結(jié)構(gòu)的溝槽功率MOSFET器件同時(shí)還涉及該器件上的靜電保護(hù)結(jié)構(gòu)。

【背景技術(shù)】
[0002]功率MOSFET器件的使用和發(fā)展已經(jīng)有多年的歷史，可以說在現(xiàn)代電子產(chǎn)業(yè)中的應(yīng)用極其廣泛，為了使器件能適應(yīng)各種復(fù)雜的應(yīng)用環(huán)境，人們對(duì)器件的性能有了更高的要求，其中抗靜電能力是很重要的一項(xiàng)。功率MOSFET器件的ESD損壞經(jīng)常出現(xiàn)在柵極與源極之間，因?yàn)樵搩蓸O之間的柵氧化層很薄，一般在1nm?200nm的范圍內(nèi)。于是在很長的時(shí)間內(nèi)，在保證器件功能的前提下提高此兩極之間的抗靜電能力一直是器件開發(fā)者努力的方向。
[0003]現(xiàn)今流行的做法是在原有工藝流程的基礎(chǔ)上制作若干組背靠背的PN結(jié)結(jié)構(gòu)(此處背靠背的PN結(jié)至少為一對(duì))，然后將其并聯(lián)于功率MOSFET器件的柵極和源極之間。
[0004]然目前的靜電保護(hù)結(jié)構(gòu)是在芯片專門規(guī)劃出某各區(qū)域來，通過場(chǎng)氧、淀積并刻蝕多晶硅、離子注入等一系列步驟形成ESD的PN結(jié)。規(guī)劃出的區(qū)域一般是位于芯片的柵極區(qū)，而柵極區(qū)同時(shí)還要作為芯片的接線引腳。
[0005]這種靜電保護(hù)結(jié)構(gòu)會(huì)增大芯片的面積，同時(shí)還增加成本。另外這種靜電保護(hù)結(jié)構(gòu)的制作方法復(fù)雜，且需要至少六次光刻，一般流程如下:
[0006]第一步:生長場(chǎng)氧化層/光刻/刻蝕(光刻版使用I次)，使其形成ESD區(qū)域；
[0007]第二步:溝槽光刻/刻蝕/柵氧化層生長(光刻版使用2次)，這一層為常規(guī)流程；
[0008]第二步:柵極多晶硅的淀積/刻蝕，此步為常規(guī)流程，用于填充溝槽，形成有源區(qū)的柵極多晶硅。
[0009]第三步:ESD多晶硅淀積/注入/光刻/刻蝕(光刻版使用3次)，目的是制作出用于形成PN結(jié)的多晶硅區(qū)域；該多晶硅的淀積厚度與柵極多晶硅的厚度不同，無法共同淀積和刻蝕，因此，柵極多晶硅一般采用化學(xué)或者等離子刻蝕，無需光刻版掩蓋，而ESD多晶硅得采用光刻版掩蓋。
[0010]第四步:ESD多晶硅選擇性注入(形成ESD PN結(jié))(光刻版使用4次)，此步通常和常規(guī)流程源極區(qū)的注入共用光刻版，同時(shí)形成。
[0011]第五步:接觸孔光刻/刻蝕(光刻版使用5次)，這一層為常規(guī)流程
[0012]第六步:金屬層光刻/刻蝕(光刻版使用6次)，這一層為常規(guī)流程
[0013]當(dāng)然，有些高壓器件還需要鈍化層保護(hù)，光刻版數(shù)就為7次?？梢娺@種做法為實(shí)現(xiàn)ESD結(jié)構(gòu)，在常規(guī)MOSFET的基礎(chǔ)上增加了兩次的光刻，成本增加較多。
實(shí)用新型內(nèi)容
[0014]本實(shí)用新型所要解決的技術(shù)問題是:提供一種溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)，該靜電保護(hù)結(jié)構(gòu)無需在溝槽功率MOSFET器件上額外規(guī)劃出ESD區(qū)域，節(jié)省了溝槽功率MOSFET器件的面積，降低了成本。
[0015]另外實(shí)用新型所要解決的另一技術(shù)問題是:提供一種溝槽功率MOSFET器件，該功率MOSFET器件無需額外規(guī)劃出ESD區(qū)域，節(jié)省了溝槽功率MOSFET器件的面積，降低了成本。
[0016]為解決上述第一個(gè)技術(shù)問題，本實(shí)用新型的技術(shù)方案是:一種溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)，所述溝槽功率MOSFET器件的有源區(qū)外圍的柵極引出端設(shè)置區(qū)域中，其中一部分區(qū)域設(shè)置了柵極引出端，另一部分區(qū)域設(shè)置了若干個(gè)靜電保護(hù)引出端，該靜電保護(hù)引出端包括至少一對(duì)PN結(jié)，PN結(jié)兩端分別與溝槽功率MOSFET器件的源極和柵極連接。所述靜電保護(hù)引出端與單胞溝槽內(nèi)的柵極多晶硅之間不接觸。
[0017]作為一種優(yōu)選的方案，靜電保護(hù)引出端包括靠近有源區(qū)的第一區(qū)域和靠近終端區(qū)的第二區(qū)域，第一區(qū)域和第二區(qū)域之間為所述PN結(jié)，第一區(qū)域上設(shè)置有源極接觸孔，第二區(qū)域上設(shè)置有柵極接觸孔，溝槽功率MOSFET器件的源極金屬板設(shè)置有伸入源極接觸孔內(nèi)與第一區(qū)域連接的源極引腳，溝槽功率MOSFET器件的柵極連接板設(shè)置有伸入柵極接觸孔內(nèi)與第二區(qū)域連接的柵極引腳。
[0018]作為一種優(yōu)選的方案，靜電保護(hù)引出端與柵極引出端相互間隔設(shè)置。
[0019]另外本實(shí)用新型還公開了一種溝槽功率MOSFET器件，該溝槽功率MOSFET器件具有上述的靜電保護(hù)結(jié)構(gòu)。
[0020]另外本實(shí)用新型還公開了一種溝槽功率MOSFET器件的制作方法，包括以下步驟:
[0021]A、提供具有兩個(gè)相對(duì)表面的第一導(dǎo)電類型半導(dǎo)體基板，該第一導(dǎo)電類型半導(dǎo)體基板包括重?fù)诫s的第一導(dǎo)電類型襯底和輕摻雜的第一導(dǎo)電類型外延層；定義第一導(dǎo)電類型外延層上表面為第一表面；定義第一導(dǎo)電類型襯底下表面為第二表面；
[0022]B、從第一表面選擇性光刻和刻蝕第一導(dǎo)電類型半導(dǎo)體基板，使其形成有源區(qū)的溝槽、終端區(qū)的溝槽、柵極引出槽和靜電保護(hù)引出槽；
[0023]C、在第一表面上形成絕緣柵氧化層，有源區(qū)的溝槽、終端區(qū)的溝槽、柵極引出槽和靜電保護(hù)引出槽的內(nèi)壁覆蓋有所述絕緣柵氧化層；
[0024]D、淀積并刻蝕多晶硅，使有源區(qū)的溝槽、終端區(qū)的溝槽、柵極引出槽和靜電保護(hù)引出槽內(nèi)填滿多晶硅；
[0025]E、注入第二導(dǎo)電類型雜質(zhì)并推阱，在有源區(qū)、終端區(qū)形成第二導(dǎo)電類型深阱區(qū)；在靜電保護(hù)引出槽內(nèi)的多晶硅上形成第二導(dǎo)電類型區(qū)域；
[0026]F、選擇性注入第一導(dǎo)電類型雜質(zhì)，在有源區(qū)、部分終端區(qū)形成第一導(dǎo)電類型注入?yún)^(qū)；在靜電保護(hù)引出槽內(nèi)的多晶硅上的第二導(dǎo)電類型區(qū)域形成第一導(dǎo)電類型區(qū)域，該第一導(dǎo)電類型區(qū)域從靜電保護(hù)引出槽內(nèi)的多晶硅的上表面延伸至絕緣柵氧化層，該第一導(dǎo)電類型區(qū)域和第二導(dǎo)電類型區(qū)域構(gòu)成了 PN結(jié)；
[0027]G、在經(jīng)步驟F后的半成品上表面形成絕緣介質(zhì)層；
[0028]H、光刻蝕出柵極引出端處的柵極引出孔、靜電保護(hù)引出端兩端的源極接觸孔和柵極接觸孔、以及有源區(qū)和終端區(qū)的接觸孔；
[0029]1、淀積金屬層并刻蝕形成源極金屬層、柵極連接板和終端區(qū)金屬層，源極金屬層設(shè)置有伸入源極接觸孔的引腳，柵極連接板設(shè)置有伸入柵極接觸孔的引腳；
[0030]J、在第二表面上進(jìn)行淀積漏極金屬層作為所述半導(dǎo)體器件的漏極。
[0031]其中，靜電保護(hù)引出端和柵極引出端的數(shù)目相等且間隔設(shè)置。
[0032]其中，所述柵極引出槽和單胞溝槽相聯(lián)通；靜電保護(hù)引出槽和單胞溝槽不聯(lián)通。
[0033]其中，所述溝槽功率MOSFET器件的上表面還淀積并光刻鈍化層。
[0034]采用了上述技術(shù)方案后，本實(shí)用新型的效果是:該靜電保護(hù)結(jié)構(gòu)設(shè)置在部分柵極引出端的設(shè)置區(qū)域上，無需額外規(guī)劃出ESD區(qū)域，減小了器件的面積，從而可降低成本；同時(shí)帶有這種靜電保護(hù)結(jié)構(gòu)的溝槽功率MOSFET器件的制作方法中，減少了兩次光刻，簡化了工藝流程，降低了成本。

【專利附圖】

【附圖說明】
[0035]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說明。
[0036]圖1是本實(shí)用新型實(shí)施例的結(jié)構(gòu)俯視圖；
[0037]圖2是本實(shí)用新型實(shí)施例中靜電保護(hù)引出端的結(jié)構(gòu)俯視圖；
[0038]圖3是實(shí)用新型實(shí)施例中未帶有靜電保護(hù)結(jié)構(gòu)的柵極引出端的結(jié)構(gòu)俯視圖；
[0039]圖4是圖2在A-A處的結(jié)構(gòu)剖視圖；
[0040]圖5是經(jīng)過步驟A后的柵極引出端的結(jié)構(gòu)剖視圖；
[0041]圖6是經(jīng)過步驟B后的柵極引出端的結(jié)構(gòu)剖視圖；
[0042]圖7是經(jīng)過步驟C后的柵極引出端的結(jié)構(gòu)剖視圖；
[0043]圖8是經(jīng)過步驟D后的柵極引出端的結(jié)構(gòu)剖視圖；
[0044]圖9是經(jīng)過步驟E后的柵極引出端的結(jié)構(gòu)剖視圖；
[0045]圖10是經(jīng)過步驟F后的柵極引出端的結(jié)構(gòu)剖視圖；
[0046]圖11是經(jīng)過步驟G后的柵極引出端的結(jié)構(gòu)剖視圖；
[0047]圖12是經(jīng)過步驟H后的柵極引出端的結(jié)構(gòu)剖視圖；
[0048]附圖中:1.終端區(qū)；2.有源區(qū)；21.單胞溝槽；22.靜電保護(hù)引出端；221.第一區(qū)域；222.第二區(qū)域；223.PN結(jié)；224.柵極接觸孔；225.源極接觸孔；23.柵極連接板；24.柵極引出端；3.柵極打線區(qū)域；4.源極金屬層；5.第一導(dǎo)電類型襯底；6.第一導(dǎo)電類型外延層絕緣柵氧化層；8.靜電保護(hù)引出槽；9.靜電保護(hù)引出槽內(nèi)的多晶硅；10.第二導(dǎo)電類型區(qū)域；11.第一導(dǎo)電類型區(qū)域；12.絕緣介質(zhì)層；13.第二導(dǎo)電類型深阱區(qū)；14.漏極金屬板。

【具體實(shí)施方式】
[0049]下面通過具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)描述。
[0050]如圖1、2、3、4所示，一種溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)，所述溝槽功率MOSFET器件的有源區(qū)外圍的柵極引出端24設(shè)置區(qū)域中，其中一部分區(qū)域設(shè)置了柵極引出端24，另一部分區(qū)域設(shè)置了若干個(gè)靜電保護(hù)引出端22，該靜電保護(hù)引出端22包括至少一對(duì)PN結(jié)，PN結(jié)兩端分別與溝槽功率MOSFET器件的源極和柵極連接，PN對(duì)的數(shù)量與器件的柵極耐壓水平和ESD能力要求相關(guān)
[0051]本實(shí)施例中，靜電保護(hù)結(jié)構(gòu)形成了 N-P-N-P-N的結(jié)構(gòu)，靜電保護(hù)引出端22包括靠近有源區(qū)2的第一區(qū)域221和靠近終端區(qū)I的第二區(qū)域222，第一區(qū)域221和第二區(qū)域222之間為所述PN結(jié)223，第一區(qū)域221為N型摻雜的多晶硅；第二區(qū)域222也為N型摻雜的多晶硅，而在第一區(qū)域221和第二區(qū)域222之間形成兩個(gè)P型摻雜的多晶硅區(qū)域；第一區(qū)域221上設(shè)置有源極接觸孔225，第二區(qū)域222上設(shè)置有柵極接觸孔224，溝槽功率MOSFET器件的源極金屬板設(shè)置有伸入源極接觸孔225內(nèi)與第一區(qū)域221連接的源極引腳，溝槽功率MOSFET器件的柵極連接板23設(shè)置有伸入柵極接觸孔224內(nèi)與第二區(qū)域222連接的柵極引腳。
[0052]而溝槽功率MOSFET器件中的外圍排列有多個(gè)柵極引出端24和多個(gè)靜電保護(hù)引出端22，而柵極引出端24和靜電保護(hù)引出端22相互間隔設(shè)置，當(dāng)然靜電保護(hù)引出端22和正常的溝槽功率MOSFET器件的柵極引出端24的個(gè)數(shù)比可以根據(jù)ESD的大小需求而靈活變動(dòng)。通常兩者數(shù)目相等且間隔排布即可。而靜電保護(hù)引出端22的寬度也可以靈活調(diào)節(jié)以控制承受ESD的能力。
[0053]另外本實(shí)用新型還公開了一種溝槽功率MOSFET器件，該溝槽功率MOSFET器件具有上述所描述的靜電保護(hù)結(jié)構(gòu)，另外，該溝槽功率MOSFET器件包括有源區(qū)2和終端區(qū)1，有源區(qū)2內(nèi)設(shè)置有若干個(gè)相互貫通的單胞溝槽21，單胞溝槽21的內(nèi)壁生長有絕緣柵氧化層7，該單胞溝槽21內(nèi)設(shè)置有多晶硅并聯(lián)成整體；第一導(dǎo)電類型外延層6的上部設(shè)置有第二導(dǎo)電類型深阱區(qū)13，所述單胞溝槽21穿過所述第二導(dǎo)電類型深阱區(qū)13進(jìn)入第一導(dǎo)電類型外延層6內(nèi)，位于有源區(qū)2的第二導(dǎo)電類型深阱區(qū)13的上部設(shè)置有與單胞溝槽21外壁接觸的第一導(dǎo)電類型注入層；單胞溝槽21的兩側(cè)設(shè)置有源極引出槽或若干個(gè)源極引出孔，所述有源區(qū)2內(nèi)覆蓋有源極金屬板，源極金屬板設(shè)置有從絕緣介質(zhì)層表面伸入到若干個(gè)源極引出孔內(nèi)的插腳，該插腳貫穿第一導(dǎo)電類型注入層且伸入到第二導(dǎo)電類型深阱區(qū)；所述源極金屬板形成所述MOS器件的源極。所述的有源區(qū)2的外圍設(shè)置有柵極連接板23，有源區(qū)2的外圍設(shè)置有多個(gè)與單胞溝槽21內(nèi)的多晶硅連接的柵極引出端24，該柵極引出端24與所述柵極連接板23連接構(gòu)成MOS器件的柵極，而柵極連接板23連接到一個(gè)區(qū)域作為器件的柵極打線區(qū)域3。
[0054]如圖5至圖12所示，本實(shí)用新型實(shí)施例中還公開了一種溝槽功率MOSFET器件的制作方法，包括以下步驟:
[0055]A、如圖5所示，提供具有兩個(gè)相對(duì)表面的第一導(dǎo)電類型半導(dǎo)體基板，該第一導(dǎo)電類型半導(dǎo)體基板包括重?fù)诫s的第一導(dǎo)電類型襯底5和輕摻雜的第一導(dǎo)電類型外延層6 ;定義第一導(dǎo)電類型外延層6上表面為第一表面；定義第一導(dǎo)電類型襯底5下表面為第二表面；其中，第一導(dǎo)電類型為N型，那么相應(yīng)的第二導(dǎo)電類型則為P型，當(dāng)然，根據(jù)溝槽功率MOSFET器件的特性可以將第一導(dǎo)電類型和第二導(dǎo)電類型互換。第一導(dǎo)電類型襯底5為N+，第一導(dǎo)電類型外延層6為N-，第一導(dǎo)電類型外延層6的雜質(zhì)濃度小于第一導(dǎo)電類型襯底5的濃度。
[0056]B、如圖6所示，從第一表面選擇性光刻和刻蝕第一導(dǎo)電類型半導(dǎo)體基板，使其形成有源區(qū)2的溝槽、終端區(qū)I的溝槽、柵極引出槽和靜電保護(hù)引出槽8 ;該刻槽的步驟與常規(guī)方法一致，需要進(jìn)行一次光刻。
[0057]C、如圖7所示，在第一表面上形成絕緣柵氧化層7，有源區(qū)2的溝槽、終端區(qū)I的溝槽、柵極引出槽和靜電保護(hù)引出槽8的內(nèi)壁覆蓋有所述絕緣柵氧化層7 ;同樣，該步驟為常規(guī)流程，但，靜電保護(hù)引出槽8與有源區(qū)2的溝槽、終端區(qū)I的溝槽的絕緣柵氧化層7同步形成，絕緣柵氧化層7 —般采用熱生長的方式形成。
[0058]D、如圖8所示，淀積并刻蝕多晶硅，使有源區(qū)2的溝槽、終端區(qū)I的溝槽、柵極引出槽和靜電保護(hù)引出槽8內(nèi)填滿多晶硅；多晶硅的刻蝕采用化學(xué)刻蝕或者等離子刻蝕。
[0059]E、如圖9所示，注入第二導(dǎo)電類型雜質(zhì)并推阱，在有源區(qū)2、終端區(qū)I形成第二導(dǎo)電類型深阱區(qū)；在靜電保護(hù)引出槽8內(nèi)的多晶硅9上形成第二導(dǎo)電類型區(qū)域10;那么靜電保護(hù)引出槽8內(nèi)的多晶硅9全部成為P型，該靜電保護(hù)引出槽8內(nèi)的多晶硅9的第二導(dǎo)電類型雜質(zhì)注入與常規(guī)MOSFET器件的P阱區(qū)同時(shí)形成，無需光刻。
[0060]F、如圖10所示，選擇性注入第一導(dǎo)電類型雜質(zhì)，在有源區(qū)2、部分終端區(qū)I形成第一導(dǎo)電類型注入?yún)^(qū)；在靜電保護(hù)引出槽8內(nèi)的多晶硅9上的第二導(dǎo)電類型區(qū)域10形成第一導(dǎo)電類型區(qū)域11，該第一導(dǎo)電類型區(qū)域11從靜電保護(hù)引出槽8內(nèi)的多晶硅9的上表面延伸至絕緣柵氧化層7，該第一導(dǎo)電類型區(qū)域11和第二導(dǎo)電類型區(qū)域10構(gòu)成了 PN結(jié)223 ;其中，靜電保護(hù)引出槽8內(nèi)的第二導(dǎo)電類型區(qū)域10中需要選擇性注入第一導(dǎo)電類型雜質(zhì)形成PN結(jié)223，而常規(guī)的MOSFET器件也要選擇性注入第一導(dǎo)電類型雜質(zhì)形成源極區(qū)，因此，可共用光刻板，光刻總次數(shù)2次。
[0061]G、如圖11所示，在經(jīng)步驟F后的半成品上表面形成絕緣介質(zhì)層，該絕緣介質(zhì)層一般為二氧化硅層，形成方式為淀積，工藝與常規(guī)的一致。
[0062]H、如圖12所示，光刻蝕出柵極引出端24處的柵極引出孔，靜電保護(hù)引出端22兩端的柵極接觸孔224和源極接觸孔225、以及有源區(qū)2和終端區(qū)I的接觸孔(光刻總次數(shù)3次)，該步驟為常規(guī)步驟；
[0063]1、淀積金屬層并刻蝕形成源極金屬層4、柵極連接板23和終端區(qū)I金屬層，源極金屬層4設(shè)置有伸入源極接觸孔225的引腳，柵極連接板23設(shè)置有伸入柵極接觸孔224的引腳(光刻總次數(shù)4次)；
[0064]J、如圖4所示，在第二表面上進(jìn)行淀積漏極金屬層作為所述半導(dǎo)體器件的漏極。
[0065]其中，帶PN結(jié)223的靜電保護(hù)引出端22與柵極引出端24的數(shù)目相等且間隔設(shè)置。
[0066]其中，所述柵極引出槽和單胞溝槽21相聯(lián)通；靜電保護(hù)引出槽8和單胞溝槽21不聯(lián)通。
[0067]其中，所述溝槽功率MOSFET器件的上表面還淀積并光刻鈍化層(未畫出)，鈍化層的形成也需要一次光刻，那么總次數(shù)為5次。
[0068]綜上所述，本實(shí)用新型實(shí)施例中的溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)的形成方法并不需要額外增加步驟，也不需要有源區(qū)2和終端區(qū)I的形成步驟遷就ESD的形成，簡單的說，該ESD步驟可在有源區(qū)2和終端區(qū)I的形成過程中形成，那么整個(gè)制作流程簡單，節(jié)省了兩次光刻，降低了成本，同時(shí)帶ESD結(jié)構(gòu)的靜電保護(hù)引出端22的個(gè)數(shù)可根據(jù)防靜電要求而靈活調(diào)整，帶ESD結(jié)構(gòu)的靜電保護(hù)引出端22的寬度也可以靈活調(diào)節(jié)以控制承受ESD的能力，與目前的普通結(jié)構(gòu)相比，柵極打線區(qū)域面積減小，無需額外增加ESD區(qū)域，減少了器件面積，確保了良好的防靜電能力。
[0069]以上所述實(shí)施例僅是對(duì)本實(shí)用新型的優(yōu)選實(shí)施方式的描述，不作為對(duì)本實(shí)用新型范圍的限定，在不脫離本實(shí)用新型設(shè)計(jì)精神的基礎(chǔ)上，對(duì)本實(shí)用新型技術(shù)方案作出的各種變形和改造，均應(yīng)落入本實(shí)用新型的權(quán)利要求書確定的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)，其特征在于:所述溝槽功率MOSFET器件的有源區(qū)外圍的柵極引出端設(shè)置區(qū)域中，其中一部分區(qū)域設(shè)置了柵極引出端，另一部分區(qū)域設(shè)置了若干個(gè)靜電保護(hù)引出端，該靜電保護(hù)引出端包括至少一對(duì)PN結(jié)，PN結(jié)兩端分別與溝槽功率MOSFET器件的源極和柵極連接。
2.如權(quán)利要求1所述的一種溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)，其特征在于:靜電保護(hù)引出端包括靠近有源區(qū)的第一區(qū)域和靠近終端區(qū)的第二區(qū)域，第一區(qū)域和第二區(qū)域之間為所述PN結(jié)，第一區(qū)域上設(shè)置有源極接觸孔，第二區(qū)域上設(shè)置有柵極接觸孔，溝槽功率MOSFET器件的源極金屬板設(shè)置有伸入源極接觸孔內(nèi)與第一區(qū)域連接的源極引腳，溝槽功率MOSFET器件的柵極連接板設(shè)置有伸入柵極接觸孔內(nèi)與第二區(qū)域連接的柵極引腳。
3.如權(quán)利要求2所述的一種溝槽功率MOSFET器件的靜電保護(hù)結(jié)構(gòu)，其特征在于:靜電保護(hù)引出端與柵極引出端相互間隔設(shè)置。
4.一種溝槽功率MOSFET器件，其特征在于:該溝槽功率MOSFET器件具有權(quán)利要求1或2或3中的靜電保護(hù)結(jié)構(gòu)。
5.如權(quán)利要求4所述的一種溝槽功率MOSFET器件，其特征在于:所述靜電保護(hù)引出端與單胞溝槽內(nèi)的柵極多晶硅之間不接觸。
【文檔編號(hào)】H01L29/78GK204230248SQ201420784015
【公開日】2015年3月25日 申請(qǐng)日期:2014年12月11日 優(yōu)先權(quán)日:2014年12月11日
【發(fā)明者】丁磊, 殷允超 申請(qǐng)人:張家港凱思半導(dǎo)體有限公司