高耐壓ldmos器件的制作方法
【專利摘要】本實(shí)用新型所述高耐壓LDMOS器件，包括具備第一摻雜類型的外延層及位于外延層上具備第二摻雜類型的源區(qū)和漏區(qū)，漏區(qū)靠近源區(qū)一側(cè)為具備第二摻雜類型但摻雜濃度低于漏區(qū)的漂移區(qū)，漂移區(qū)與源區(qū)之間為第一摻雜類型的溝道區(qū)，所述溝道區(qū)上方設(shè)置有柵絕緣層和柵極，所述漂移區(qū)和溝道區(qū)下方還有具備第二摻雜類型且摻雜濃度高于漂移區(qū)的埋層，所述埋層與漂移區(qū)底部接觸。本實(shí)用新型所述的高耐壓LDMOS器件，通過埋層設(shè)置在漂移區(qū)和溝道區(qū)交界處構(gòu)建二維電場，分散了漂移區(qū)表面的電場分布，從而降低了擊穿可能性，提高了器件耐壓。
【專利說明】高耐壓LDMOS器件

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于半導(dǎo)體制造領(lǐng)域，涉及高壓DMOS管的設(shè)計(jì)和制造，特別是涉及一種高耐壓LDMOS器件。

【背景技術(shù)】
[0002]DMOS 是雙重?cái)U(kuò)散 MOSFET (double-Diffused MOSFET)的縮寫，由于 DMOS 采用淺注入的漂移區(qū)承受高壓，因此DMOS源漏之間的耐壓性能得到大幅提升；DMOS主要有兩種類型，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管VDMOSFET (vertical double-diffusedM0SFET)和橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管LDMOSFET (lateral double-dif fusedMOSFET)。
[0003]DMOS器件在使用時(shí)，采用漂移區(qū)設(shè)計(jì)以增大源漏之間的耐壓，使用時(shí)的漏端高壓使漂移區(qū)和溝道區(qū)形成的PN結(jié)耗盡，同時(shí)，由于溝道的反型區(qū)集中在溝道表面，相應(yīng)的，漂移區(qū)電場也集中在漂移區(qū)表面，造成在漂移區(qū)表面電場線集中，電場線的集中分布使器件容易發(fā)生擊穿。
實(shí)用新型內(nèi)容
[0004]為防止器件擊穿，改善電場分布，從而提高LDMOS管的耐壓特性，本實(shí)用新型公開了一種高耐壓LDMOS器件。
[0005]本實(shí)用新型所述高耐壓LDMOS器件，包括具備第一摻雜類型的外延層及位于外延層上具備第二摻雜類型的源區(qū)和漏區(qū)，漏區(qū)靠近源區(qū)一側(cè)為具備第二摻雜類型但摻雜濃度低于漏區(qū)的漂移區(qū)，漂移區(qū)與源區(qū)之間為第一摻雜類型的溝道區(qū)，所述溝道區(qū)上方設(shè)置有柵絕緣層和柵極，所述漂移區(qū)和溝道區(qū)下方還有具備第二摻雜類型且摻雜濃度高于漂移區(qū)的埋層，所述埋層與漂移區(qū)底部接觸。
[0006]優(yōu)選的，所述漏區(qū)和漂移區(qū)深度深于源區(qū)。
[0007]優(yōu)選的，所述埋層與漂移區(qū)和漏區(qū)底部接觸。
[0008]優(yōu)選的，所述埋層側(cè)面邊界與漂移區(qū)或漏區(qū)對(duì)齊。
[0009]具體的，所述埋層的深度為300-800埃。
[0010]具體的，所述埋層的摻雜濃度為漂移區(qū)濃度的5倍以上。
[0011]優(yōu)選的，還包括緊鄰所述源區(qū)遠(yuǎn)離漂移區(qū)的具備第一摻雜類型的襯底電位區(qū)。
[0012]具體的，所述第一摻雜類型和第二摻雜類型分別為P型和N型。
[0013]具體的，所述第一摻雜類型和第二摻雜類型分別為N型和P型。
[0014]本實(shí)用新型所述的高耐壓LDMOS器件，通過埋層設(shè)置在漂移區(qū)和溝道區(qū)交界處構(gòu)建二維電場，分散了漂移區(qū)表面的電場分布，從而降低了擊穿可能性，提高了器件耐壓。

【專利附圖】

【附圖說明】
[0015]圖1為本實(shí)用新型所述高耐壓LDMOS器件的一種【具體實(shí)施方式】結(jié)構(gòu)示意圖；
[0016]圖中附圖標(biāo)記名稱為:1-外延層2-柵極 3-柵絕緣層4-漏區(qū) 5-漂移區(qū)，6-埋層，7-源區(qū)8 -襯底電位區(qū)。

【具體實(shí)施方式】
[0017]下面結(jié)合附圖，對(duì)本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說明。
[0018]本實(shí)用新型所述高耐壓LDMOS器件，包括具備第一摻雜類型的外延層I及位于外延層上具備第二摻雜類型的源區(qū)7和漏區(qū)4，漏區(qū)靠近源區(qū)一側(cè)為具備第二摻雜類型但摻雜濃度低于漏區(qū)的漂移區(qū)5，漂移區(qū)5與源區(qū)4之間為第一摻雜類型的溝道區(qū)，所述溝道區(qū)上方設(shè)置有柵絕緣層和柵極，所述漂移區(qū)和溝道區(qū)下方還有具備第二摻雜類型且摻雜濃度高于漂移區(qū)的埋層，所述埋層6與漂移區(qū)底部接觸。
[0019]所述第一摻雜類型和第二摻雜類型分別P和N或N和P型半導(dǎo)體，如圖1所示的【具體實(shí)施方式】，以LDNMOS為例，導(dǎo)通時(shí)，源極接地，漏極加高壓，漂移區(qū)為N型，溝道區(qū)為P型，在漂移區(qū)和溝道區(qū)之間形成一個(gè)PN結(jié)，在漏極高壓作用下，PN結(jié)附近的漂移區(qū)載流子耗盡形成高阻區(qū)，電力線密集，在漂移區(qū)和溝道區(qū)下方設(shè)置N型埋層后，漏極高壓通過漂移區(qū)和溝道區(qū)到達(dá)漂移區(qū)和溝道區(qū)下方，同樣在漂移區(qū)下方的PN結(jié)形成耗盡高阻區(qū)，在漂移區(qū)和溝道區(qū)交界區(qū)域附近形成一個(gè)二維分布的電場，從而減少了集中在漂移區(qū)表面的電場強(qiáng)度，因此減少了漂移區(qū)表面發(fā)生擊穿的可能性，提高了器件耐壓。
[0020]埋層寬度不應(yīng)超出LDMOS的有源區(qū)邊界范圍，長度方向不應(yīng)超過功率管柵極，顯然不能到達(dá)源極從而形成源漏之間的導(dǎo)電通路。
[0021]埋層6的摻雜濃度應(yīng)顯著高于漂移區(qū)5，至少5倍以上，最好是維持一個(gè)數(shù)量級(jí)左右，從而顯著降低埋層電阻率，使漏端高壓以較小的損耗到達(dá)埋層末端。
[0022]為取得更好的二維電場分布，漏區(qū)4和漂移區(qū)5深度可以深于源區(qū)7，在半導(dǎo)體制造工藝中，利用注入時(shí)的離子能量控制各層的深度，埋層深度控制在300-2000埃范圍內(nèi)，P型注入時(shí)，埋層注入可以采用硼離子，N型注入時(shí)，可以選擇磷離子。
[0023]埋層可以延伸至漏區(qū)底部，同時(shí)與漂移區(qū)和漏區(qū)底部接觸，降低漏極高壓到達(dá)埋層端部的電阻，提高二維電場分布均勻程度。埋層可以延伸至溝道區(qū)底部，但為了減小成本，可以將埋層側(cè)邊設(shè)置與與漂移區(qū)和/或漏區(qū)對(duì)齊，在光刻作業(yè)中，通過設(shè)置邏輯運(yùn)算過程計(jì)算埋層邊界和形狀，可以不再單獨(dú)設(shè)置埋層掩模。
[0024]優(yōu)選的在緊鄰所述有源區(qū)遠(yuǎn)離漂移區(qū)的具備與外延層摻雜類型相同的襯底電位區(qū)，使用時(shí)與襯底電位一致，緊鄰有源區(qū)設(shè)置利于提高器件的抗閂鎖性能。
[0025]前文所述的為本實(shí)用新型的各個(gè)優(yōu)選實(shí)施例，各個(gè)優(yōu)選實(shí)施例中的優(yōu)選實(shí)施方式如果不是明顯自相矛盾或以某一優(yōu)選實(shí)施方式為前提，各個(gè)優(yōu)選實(shí)施方式都可以任意疊加組合使用，所述實(shí)施例以及實(shí)施例中的具體參數(shù)僅是為了清楚表述實(shí)用新型人的實(shí)用新型驗(yàn)證過程，并非用以限制本實(shí)用新型的專利保護(hù)范圍，本實(shí)用新型的專利保護(hù)范圍仍然以其權(quán)利要求書為準(zhǔn)，凡是運(yùn)用本實(shí)用新型的說明書及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.高耐壓LDMOS器件，其特征在于，包括具備第一摻雜類型的外延層及位于外延層(I)上具備第二摻雜類型的源區(qū)(7)和漏區(qū)(4)，漏區(qū)靠近源區(qū)一側(cè)為具備第二摻雜類型但摻雜濃度低于漏區(qū)的漂移區(qū)(5)，漂移區(qū)與源區(qū)之間為第一摻雜類型的溝道區(qū)，所述溝道區(qū)上方設(shè)置有柵絕緣層(3 )和柵極(2 )，所述漂移區(qū)(5 )和溝道區(qū)下方還有具備第二摻雜類型且摻雜濃度高于漂移區(qū)的埋層(6 )，所述埋層(6 )與漂移區(qū)(5 )底部接觸。
2.如權(quán)利要求1所述的高耐壓LDMOS器件，其特征在于，所述漏區(qū)(4)和漂移區(qū)(5)深度深于源區(qū)(7)。
3.如權(quán)利要求1或2所述的高耐壓LDMOS器件，其特征在于，所述埋層(6)與漂移區(qū)(5)和漏區(qū)(4)底部接觸。
4.如權(quán)利要求1所述的高耐壓LDMOS器件，其特征在于，所述埋層(6)側(cè)面邊界與漂移區(qū)(5)或漏區(qū)(4)對(duì)齊。
5.如權(quán)利要求1所述的高耐壓LDMOS器件，其特征在于，所述埋層的深度為300-800埃。
6.如權(quán)利要求1所述的高耐壓LDMOS器件，其特征在于，所述埋層的摻雜濃度為漂移區(qū)濃度的5倍以上。
7.如權(quán)利要求1所述的高耐壓LDMOS器件，其特征在于，還包括緊鄰所述源區(qū)遠(yuǎn)離漂移區(qū)的具備第一摻雜類型的襯底電位區(qū)(8 )。
8.如權(quán)利要求1所述的高耐壓LDMOS器件，其特征在于，所述第一摻雜類型和第二摻雜類型分別為P型和N型。
9.如權(quán)利要求1所述的高耐壓LDMOS器件，其特征在于，所述第一摻雜類型和第二摻雜類型分別為N型和P型。
【文檔編號(hào)】H01L29/78GK204067371SQ201420455393
【公開日】2014年12月31日 申請(qǐng)日期:2014年8月13日 優(yōu)先權(quán)日:2014年8月13日
【發(fā)明者】崔永明, 王作義, 彭彪, 李保霞, 張干, 王建全 申請(qǐng)人:四川廣義微電子股份有限公司