一種dram雙芯片堆疊封裝結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種DRAM雙芯片堆疊封裝結(jié)構(gòu)，包括：基板，設(shè)有基板電路并具有第一面和與該第一面相對(duì)的第二面；第一芯片，正面朝向基板而倒裝于所述基板；第二芯片，背面貼裝于所述第一芯片的背面，并通過(guò)引線與所述基板鍵合；以及封裝體，用于將基板、第一芯片以及第二芯片封裝為一體。依據(jù)本實(shí)用新型的封裝結(jié)構(gòu)的整體結(jié)構(gòu)比較簡(jiǎn)練。
【專利說(shuō)明】—種DRAM雙芯片堆疊封裝結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種DRAM(Dynamic Random Access Memory,動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)雙芯片堆疊封裝結(jié)構(gòu)。

【背景技術(shù)】
[0002]當(dāng)前對(duì)高容量、高帶寬(Wide I/O)存儲(chǔ)器DRAM芯片的市場(chǎng)需求迅猛增長(zhǎng)。實(shí)現(xiàn)多存儲(chǔ)器芯片堆疊封裝，如多顆同質(zhì)DRAM芯片的堆疊封裝，可使已有的單顆DRAM芯片實(shí)現(xiàn)容量或帶寬的倍增。
[0003]然而，DRAM芯片因?yàn)槠洫?dú)特的內(nèi)部電路結(jié)構(gòu)設(shè)計(jì)，使得封裝pad (PCB (印刷電路板)中的焊盤(pán))位置排布不同于傳統(tǒng)芯片pad分布于四周的結(jié)構(gòu)，即DRAM芯片封裝pad分布在芯片中心兩列的位置。
[0004]這種特殊結(jié)構(gòu)的芯片要實(shí)現(xiàn)雙芯片的堆疊封裝，習(xí)知的有以下幾種:
[0005]1.如圖1所示:基板Ia為中間開(kāi)窗結(jié)構(gòu)，兩顆芯片，即圖1中所示的芯片3a和芯片4a背靠背粘貼固定放置，其中芯片3a正面(有源面)朝下，通過(guò)穿過(guò)基板開(kāi)窗結(jié)構(gòu)的引線7a將芯片3a上的焊盤(pán)(pad)與基板Ia上相應(yīng)的焊點(diǎn)進(jìn)行引線鍵合，從而形成芯片3a與封裝基板Ia的電氣連接;芯片4a背面通過(guò)封裝膠或膜與芯片3a的背面粘接，其正面朝上，并通過(guò)引線6a將芯片4a的焊盤(pán)與封裝基板Ia進(jìn)行電氣連接。然后通過(guò)封裝體2a進(jìn)行封裝，并在基板上制作用于與外部器件連接的錫球8。
[0006]由于引線位置不同，此種DRAM雙芯片封裝結(jié)構(gòu)需進(jìn)行兩次焊線工藝，且芯片4a焊線時(shí)，由于受芯片3a引線的影響，為避開(kāi)引線7a的影響，工藝難度加大，治具設(shè)計(jì)較為復(fù)雜；且該封裝基板上下表面需分別設(shè)計(jì)與兩芯片互聯(lián)的角仔，信號(hào)布線難度大，封裝體的關(guān)鍵互聯(lián)信號(hào)受影響的風(fēng)險(xiǎn)加大。
[0007]2.如圖2所示的封裝結(jié)構(gòu)，其采用兩芯片正面朝上，打長(zhǎng)線的結(jié)構(gòu)，參見(jiàn)圖2中所示的引線6a。其第一芯片3b的背面通過(guò)封裝膠膜與基板Ib相粘接，第二芯片4b與第一芯片3b通過(guò)一種特殊的封裝膜FOW相互粘接，兩芯片都通過(guò)較長(zhǎng)的引線6a鍵合到基板Ib上，形成兩芯片與基板的電氣連接，然后進(jìn)行封裝體2b的封裝，并制作錫球8a。
[0008]該封裝結(jié)構(gòu)采用長(zhǎng)線工藝，且引線跨過(guò)芯片比較大，焊線難度較大，其次，由于受封裝體整體厚度的影響，第一芯片3b上的焊線高度必須控制到很低，更加大其工藝難度，降低封裝良率。
[0009]3.如圖3所示的封裝結(jié)構(gòu)，也是習(xí)知的一種DRAM雙芯片封裝體，其解決了圖2封裝結(jié)構(gòu)焊線工藝難度加大的問(wèn)題，但同時(shí)大大增加的封裝制造成本，因?yàn)樾酒?c和芯片4c在封裝前需要進(jìn)行RDL (Redistribut1n Layer,重新分配層)工藝，目的是使位于兩芯片中間的pad位置重新分布到芯片兩側(cè)，這樣雖然降低焊線工藝的難度，但是所需的RDL工藝價(jià)格昂貴，使封裝成本大大提聞。圖3中，Ic表基板，2c表封裝體，5c表封裝I父I旲，6c表示引線，8c表示錫球。
[0010]4.如圖4所示:是一種較新的DRAM雙芯片封裝結(jié)構(gòu)，該結(jié)構(gòu)的優(yōu)點(diǎn)是:引線數(shù)較少，兩芯片信號(hào)傳輸路徑相差較小，信號(hào)傳輸能力強(qiáng)，但是很明顯，該結(jié)構(gòu)使用的兩個(gè)基板，及基板Id和基板4d，加大了設(shè)計(jì)投入，并且引線7d連接基板4d和基板Id時(shí)，基板4d焊線下方鏤空區(qū)域還需要添加墊塊，否則焊線時(shí)基板7d容易變形晃動(dòng)，使引線鍵合工藝無(wú)法進(jìn)打。圖4中，2d表不封裝體，3d表不芯片，5d表不芯片，6d表不焊點(diǎn)，8d表不錫球。另外，倒裝芯片的特點(diǎn)之一就在于厚度相對(duì)比較薄，增加一基板必然會(huì)使其整體厚度偏厚。
[0011]綜上所述，為改進(jìn)以上這些習(xí)知的雙芯片DRAM封裝結(jié)構(gòu)的缺點(diǎn)，需要一種封裝工藝簡(jiǎn)單，成本投入較低，設(shè)計(jì)復(fù)雜度不高，且可降低封裝不良品，提高封裝可靠性的一種新型DRAM雙芯片封裝體結(jié)構(gòu)。
實(shí)用新型內(nèi)容
[0012]有鑒于此，本實(shí)用新型的目的在于提供一種結(jié)構(gòu)簡(jiǎn)練的DRAM雙芯片堆疊封裝結(jié)構(gòu)。
[0013]依據(jù)較佳的實(shí)施例，一種DRAM雙芯片堆疊封裝結(jié)構(gòu)，包括:
[0014]基板，設(shè)有基板電路并具有第一面和與該第一面相對(duì)的第二面；
[0015]第一芯片，正面朝向基板而倒裝于所述基板；
[0016]第二芯片，背面貼裝于所述第一芯片的背面，并通過(guò)弓丨線與所述基板鍵合；以及
[0017]封裝體，用于將基板、第一芯片以及第二芯片封裝為一體。
[0018]依據(jù)較佳的實(shí)施例，用于DRAM雙芯片的封裝，兩芯片中的一個(gè)直接倒裝在基板上，另一個(gè)則貼裝在前一個(gè)芯片上，所需要的工藝步驟減少，且倒裝和鍵合的工藝難度都不高，整體的工藝難度降低，切不需要做焊點(diǎn)再分布，從而大大降低了封裝成本。另一方面，工藝上的簡(jiǎn)單化，容易保證產(chǎn)品良率和生產(chǎn)效率。另外，該結(jié)構(gòu)相比于既有的結(jié)構(gòu)厚度減小，適用性更強(qiáng)。

【專利附圖】

【附圖說(shuō)明】
[0019]圖1-圖4為四種習(xí)知的DRAM雙芯片封裝結(jié)構(gòu)示意圖。
[0020]圖5為依據(jù)本實(shí)用新型的一種DRAM雙芯片封裝結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0021]一般而言，習(xí)知的四種DRAM雙芯片封裝體結(jié)構(gòu)都可實(shí)現(xiàn)雙芯片的堆疊封裝，但是具體來(lái)看:圖1所示的封裝結(jié)構(gòu)，兩芯片3a和4a與基板Ia的接口設(shè)置于基板Ia的兩個(gè)面上，增加了基板電路布線設(shè)計(jì)的難度，其焊線7a設(shè)于基板Ia下表面，影響芯片4a上的焊線6a，封裝工藝難度也加大；圖2所示的封裝結(jié)構(gòu)，兩芯片設(shè)于基板同一面，引線6a從芯片中間的焊盤(pán)點(diǎn)引出，導(dǎo)致引線6a超長(zhǎng)，其跨過(guò)芯片3b和4b的比例也較大，焊線工藝難度加大；圖3所示的封裝結(jié)構(gòu)，將芯片3c和4c的焊盤(pán)點(diǎn)通過(guò)再布線方式引到芯片兩邊，雖然減小了焊線難度，但是再布線技術(shù)成本投入很大；圖4所示的一種較新的封裝結(jié)構(gòu)，其工藝步驟復(fù)雜，需要設(shè)計(jì)兩個(gè)基板，工藝上經(jīng)過(guò)兩次倒裝工藝，一次焊線工藝，且上基板焊線處下面未加墊塊，焊線工藝不易實(shí)現(xiàn)。
[0022]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的原理和特征進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本實(shí)用新型保護(hù)范圍內(nèi)。
[0023]依據(jù)本實(shí)用新型的實(shí)施例，如圖5所示一種新型DRAM封裝體結(jié)構(gòu)中，包括一基板1，兩個(gè)芯片-第一芯片3和第二芯片5, —封裝層2。
[0024]其中關(guān)于所述基板1，具有基板電路，其基板電路布線設(shè)計(jì)一般為兩層，其具有上下兩面，圖5中基板I的上面為正面，用于與第一芯片3和第二芯片5的電氣連接，下面為反面，也成為背面，用于與外界PCB板進(jìn)行電氣連接。
[0025]在產(chǎn)品結(jié)構(gòu)上，兩芯片中的第一芯片3，直接采用倒裝工藝安裝在基板I的第一面，即圖5中所似的上面。
[0026]倒裝芯片(FC，F(xiàn)lip Chip)是一種使用工藝限定的封裝結(jié)構(gòu)，是一種把芯片電極與沉底(基板)連接起來(lái)的工藝方法，在文中稱為倒裝工藝，或者說(shuō)倒裝。具體是，在芯片的有源面，也就是正面上的電極做成凸點(diǎn)，使芯片倒裝，把這些凸點(diǎn)與襯底的點(diǎn)擊連接在一起，如圖5中所似的倒裝凸點(diǎn)7，藉由倒裝凸點(diǎn)7實(shí)現(xiàn)第一芯片3與基板I的電氣連接。
[0027]兩芯片種的第一芯片3背面朝上，第二芯片5的背面朝下，兩芯片背靠背放置，通過(guò)封裝膠或膜進(jìn)行粘接固定而實(shí)現(xiàn)貼裝。
[0028]其中，封裝膠是指可以將某些元器件(如電子行業(yè)的電阻電容法線路板等)進(jìn)行密封、包封或灌封的一類電子膠水或粘合劑，灌封后可以起到防水、防潮、防震、防塵、防水、散熱、保密等作用。
[0029]常見(jiàn)的封裝膠主要包括環(huán)氧類封裝膠、有機(jī)硅類封裝膠、聚氨酯封裝膠以及紫外線光固化封裝膠等。封裝膠的顏色可以是透明無(wú)色的，也可以根據(jù)需要做出幾乎任意顏色。
[0030]環(huán)氧類封裝膠:一般都是剛性硬質(zhì)的，大部分為雙組份需要調(diào)和后使用，少部分單組份的需要加溫才能固化。
[0031]有機(jī)硅類封裝膠幾乎都是軟質(zhì)彈性的，與環(huán)氧相同，其中大部分為雙組份需要調(diào)和后使用，少部分單組份的需要加溫才能固化。
[0032]關(guān)于膜，最好采用DAF(Die attach film)膜，也可以采用其他的用于堆疊封裝的膜，如Ag Paste,前者能夠?qū)崿F(xiàn)更好的貼裝，對(duì)中性非常好。
[0033]芯片組第二芯片5正面朝上，通過(guò)引線6鍵合方式與基板上表面相應(yīng)連接點(diǎn)進(jìn)行電氣連接。
[0034]鍵合(Wire Bonding,也稱打線、綁定、絲焊或者壓焊),是指使用金屬絲(金線、招線等)，利用熱壓或超聲能源，完成微電子器件中固態(tài)電路內(nèi)部互連接線的連接，即芯片與電路或引線框架之間的連接。常見(jiàn)于表面封裝工藝，如COB工藝。
[0035]關(guān)于鍵合，可以采用:
[0036]1、熱超聲/金絲球焊
[0037]該工藝?yán)眉訜釡囟群统暷芰渴贡粔壕o在一起的兩種金屬界面間形成焊接鍵合。目前90%以上的半導(dǎo)體封裝技術(shù)采用該工藝。
[0038]2、超聲楔焊
[0039]利用超聲能量作用于壓緊在一起的兩種金屬間形成鍵合
[0040]3、熱壓焊
[0041]利用加熱及壓緊力形成鍵合。該技術(shù)1957年在貝爾實(shí)驗(yàn)室被使用，是最早的封裝工藝技術(shù)，但現(xiàn)在已很少在用。
[0042]兩芯片在基板I上安裝完成形成的總成由封裝層2進(jìn)行包覆，保護(hù)其不受外界環(huán)境影響，并且提高整體的結(jié)構(gòu)強(qiáng)度。
[0043]在圖5所示的結(jié)構(gòu)中，由第一芯片3倒裝于基板I而形成的倒裝結(jié)構(gòu)在第一芯片3與基板I間由倒裝凸點(diǎn)7支撐而形成填充間隙；
[0044]所述封裝體2包含用于填充所述填充間隙的部分。
[0045]依據(jù)上述結(jié)構(gòu)形成的封裝結(jié)構(gòu)，填充的封裝料形成有效的面支撐結(jié)構(gòu)，降低單純的倒裝凸點(diǎn)所受到的應(yīng)力，從而進(jìn)一步提高了產(chǎn)品的良率和抗擊機(jī)械沖擊的能力。
[0046]基板下表面設(shè)有錫球凸點(diǎn)8，由錫球凸點(diǎn)8將基板I的信號(hào)引出。
[0047]如上所述，此種DRAM雙芯片封裝結(jié)構(gòu)簡(jiǎn)單，與習(xí)知的四種DRAM雙芯片堆疊封裝結(jié)構(gòu)相比，簡(jiǎn)化了基板電路布線設(shè)計(jì)，封裝流程步驟減少，封裝工藝難度降低，不需做焊點(diǎn)再分布工藝也大大降低了封裝成本，同時(shí)，該新型DRAM雙芯片堆疊封裝的封裝效率相應(yīng)提高，不良品率也大大降低。
[0048]當(dāng)前倒裝芯片是所有封裝結(jié)構(gòu)中尺寸最小的，因而滿足當(dāng)前對(duì)芯片輕薄要求較高的技術(shù)要求。
[0049]下面進(jìn)行DRAM雙芯片堆疊封裝的工藝描述:
[0050]首先對(duì)要貼裝的第一芯片3進(jìn)行倒裝凸點(diǎn)7的制作，倒裝芯片的連接介質(zhì)即為倒裝凸點(diǎn)7，從而成為倒裝芯片的關(guān)鍵點(diǎn)。
[0051]倒裝凸點(diǎn)最好采用網(wǎng)版印刷相關(guān)聯(lián)的凸點(diǎn)制作方法，技術(shù)成熟，對(duì)應(yīng)的凸點(diǎn)可以選擇焊料凸點(diǎn)，也可以選用聚合物凸點(diǎn)。
[0052]其中焊料凸點(diǎn)早期采用PbSn焊料，一般有高熔點(diǎn)鉛焊料(90Pb/10Sn，熔點(diǎn)在314攝氏度到320攝氏度)和低熔點(diǎn)焊料(37Pb/63Sn，熔點(diǎn)183攝氏度)兩種。
[0053]焊料凸點(diǎn)的基本結(jié)構(gòu)特點(diǎn)是其凸點(diǎn)具有半球形結(jié)構(gòu)，圖中表示為球形，以便于觀察，半球形結(jié)構(gòu)具有自動(dòng)對(duì)準(zhǔn)定位性能。
[0054]聚合物凸點(diǎn)則是無(wú)毒材料，避免含鉛材料所產(chǎn)生的毒性對(duì)操作人員的影響，以及后期的有毒有害物質(zhì)的處理。
[0055]聚合物凸點(diǎn)特點(diǎn)是工藝溫度低，一般低于160攝氏度，由于工藝溫度低，從而對(duì)基板的要求也低，可以采用低成本的基板。
[0056]關(guān)于凸點(diǎn)的制作，在一些實(shí)施例中可以采用置焊料球/模板印刷凸點(diǎn)的方法，工藝比較簡(jiǎn)單，成本很低。
[0057]網(wǎng)版印刷工藝參與的再流倒裝焊則是專門(mén)針對(duì)Pb/Sn焊料凸點(diǎn)進(jìn)行再流焊接，又稱C4技術(shù)?；亓骱笗r(shí)，焊球熔化從而具有自對(duì)準(zhǔn)作用，因?yàn)閷?duì)貼裝精度要求較低。
[0058]通過(guò)倒裝芯片將第一芯片3安裝在基板I上，那么第一芯片I的背面朝上，形成貼裝面。
[0059]在圖5所示的結(jié)構(gòu)中，進(jìn)而就可以進(jìn)行第二芯片5在第一芯片背面上的貼裝，兩芯片對(duì)正貼裝即可，其中，第二芯片的有源面或者說(shuō)正面朝上，用于打線。
[0060]進(jìn)而進(jìn)行第二芯片與基板的鍵合，形成如圖5所示的引線6。
[0061]最后進(jìn)行封裝。
[0062]在進(jìn)一步的處理中，還可以對(duì)基板的另一面進(jìn)行植球，形成如圖5所示的錫球8，以用于與外部設(shè)備的連接。
[0063]在圖5所示的結(jié)構(gòu)中，第一芯片3與基板I之間留有空隙，用于封裝料的填充，從而形成穩(wěn)定的支撐結(jié)構(gòu)。
【權(quán)利要求】
1.一種DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，包括: 基板(1)，設(shè)有基板電路并具有第一面和與該第一面相對(duì)的第二面； 第一芯片(3 )，正面朝向基板(I)而倒裝于所述基板(I); 第二芯片(5)，背面貼裝于所述第一芯片的背面，并通過(guò)引線(6)與所述基板(I)鍵合；以及 封裝體(2),用于將基板(I)、第一芯片(3)以及第二芯片(5)封裝為一體。
2.根據(jù)權(quán)利要求1所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，第二芯片(5)與第一芯片(3)之間通過(guò)封裝膠或者DAF膜(4)相粘接。
3.根據(jù)權(quán)利要求1或2所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，由第一芯片(3)倒裝于基板(I)而形成的倒裝結(jié)構(gòu)在第一芯片(3)與基板(I)間由倒裝凸點(diǎn)(7)支撐而形成填充間隙； 所述封裝體(2)包含用于填充所述填充間隙的部分。
4.根據(jù)權(quán)利要求3所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述倒裝凸點(diǎn)(7)為焊料凸點(diǎn)。
5.根據(jù)權(quán)利要求1或2所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，在第二面上設(shè)有用于固定錫球(8)的圓形焊盤(pán)。
6.根據(jù)權(quán)利要求1或2所述的DRAM雙芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述基板為雙層基板。
【文檔編號(hào)】H01L23/492GK203839371SQ201420242768
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2014年5月13日 優(yōu)先權(quán)日:2014年5月13日
【發(fā)明者】孟新玲, 隋春飛, 劉昭麟, 戶俊華, 栗振超 申請(qǐng)人:山東華芯半導(dǎo)體有限公司