具有靜電保護結構的功率器件及其制作方法
【專利摘要】本發(fā)明公開一種具有靜電保護結構的功率器件及其制作方法，所述具有靜電保護結構的功率器件包括：漂移層、漏區(qū)、漏極、P-摻雜區(qū)、第一N+摻雜區(qū)、P+摻雜區(qū)、第一絕緣膜、第二絕緣膜、多晶硅層、柵極、靜電保護層、第三絕緣膜、源極、靜電電極及導線層，所述靜電保護層包括數(shù)個第二P-摻雜區(qū)以及數(shù)個第二N+摻雜區(qū)，所述數(shù)個第二P-摻雜區(qū)與數(shù)個第二N+摻雜區(qū)相間排列。本發(fā)明通過在內(nèi)部設置數(shù)個相間排列的P-摻雜區(qū)與第二N+摻雜區(qū)，以形成一靜電保護層—齊納二極管結構，這樣就可以去除靜電安全電路等在電源模組內(nèi)所占的空間，無需再另外設置靜電保護結構，提高電源模組的空間效率，減少布線數(shù)量以及一些寄生參數(shù)，實現(xiàn)高效功率器件。
【專利說明】具有靜電保護結構的功率器件及其制作方法

【技術領域】
[0001]本發(fā)明涉及半導體器件【技術領域】，尤其涉及一種具有靜電保護結構的功率器件及其制作方法。

【背景技術】
[0002]導電性介于導體和絕緣體之間的物質即為半導體，利用半導體材料制作而成的電子器件因其具有特殊的導電特性，從而廣泛應用于消費電子、計算機及其外設、通信、電源電器等領域。功率器件是一種由半導體材料制作而成的電子器件，它主要應用于電路中作為功率處理的器件，如圖1所示，其為現(xiàn)有功率器件的結構示意圖。
[0003]通常在集成電路上，會使用二極管限幅器(D1de Limiter),以及采用旁路來釋放靜電的方式來進行靜電(ESD)保護。而功率器件是一個分離器件，若要進行靜電保護就要在封裝結構內(nèi)部單獨添加二極管或在控制集成電路上內(nèi)置靜電安全電路，以實現(xiàn)靜電保護的目的，但，這樣就會使得電源模組無法最小化，并且還會增加布線(Wiring)以及一些寄生參數(shù)，難于實現(xiàn)高效的電源模組。
[0004]因此，現(xiàn)有技術存在缺陷，需要改進。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種具有靜電保護結構的功率器件，其內(nèi)部設有靜電保護層一齊納二極管結構，無須再另外設置靜電保護結構，提高電源模組的空間效率，同時減少布線數(shù)量以及一些寄生參數(shù)，實現(xiàn)高效功率器件。
[0006]本發(fā)明的另一目的在于提供一種具有靜電保護結構的功率器件制作方法，制作工藝簡單，與現(xiàn)有的功率器件制作工藝相比，無需追加工藝流程，不會增加成產(chǎn)成本，利用該方法可以得到高效的功率器件，并且空間效率好。
[0007]本發(fā)明的技術方案如下:本發(fā)明提供一種具有靜電保護結構的功率器件，包括:漂移層，形成于所述漂移層下方的漏區(qū)，形成于所述漏區(qū)下方的漏極，形成于所述漂移層中的P-摻雜區(qū)，形成于所述漂移層中的第一 N+摻雜區(qū)，形成于所述漂移層中的P+摻雜區(qū)，形成于所述漂移層上的第一絕緣膜，形成于所述漂移層、第一 P-摻雜區(qū)與第一 N+摻雜區(qū)上的第二絕緣膜，形成于所述第一、第二絕緣膜上的多晶硅層，形成于所述第二絕緣膜上的柵極，形成于所述第一絕緣膜上的靜電保護層，形成于所述柵極、第一 N+摻雜區(qū)、多晶硅層及靜電保護層上的第三絕緣膜，形成于所述P+摻雜區(qū)與第一 N+摻雜區(qū)上的源極，形成于所述多晶硅層上的靜電電極，以及形成于所述源極、第三絕緣層及靜電電極上的導線層；所述靜電保護層包括數(shù)個第二 P-摻雜區(qū)以及數(shù)個第二 N+摻雜區(qū)，所述數(shù)個第二 P-摻雜區(qū)與數(shù)個第二 N+摻雜區(qū)相間排列。
[0008]所述靜電保護層是由多晶硅層分別經(jīng)過P+摻雜工藝以及N+摻雜工藝形成。
[0009]所述靜電保護層包括四個第二 N+摻雜區(qū)與三個第二 P-摻雜區(qū)，所述四個第二 N+摻雜區(qū)與三個第二 P-摻雜區(qū)相間排列。
[0010]所述第一絕緣膜的厚度大于所述第二絕緣膜的厚度。
[0011]所述第一絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第二絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第三絕緣層的材質為磷硅酸鹽玻璃、氟摻雜的硅酸鹽玻璃或硼磷硅玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成于所述第一漂移層上的第二漂移層。
[0012]本發(fā)明還提供一種具有靜電保護結構的功率器件的制作方法，包括以下步驟: 步驟101、形成一漂移層；
步驟102、在所述漂移層上形成第一絕緣膜與第二絕緣膜，并在所述第一與第二絕緣膜上形成多晶硅層與柵極；
步驟103、進行P-摻雜工藝，在所述漂移層中形成第一 P-摻雜區(qū)，同時在多晶硅層中形成數(shù)個第二 P-摻雜區(qū)；
步驟104、進行P+摻雜工藝，在所述漂移層中形成P+摻雜區(qū)；
步驟105、進行N+摻雜工藝，在所述漂移層中形成第一 N+摻雜區(qū)，同時在所述多晶硅層中形成數(shù)個第二 N+摻雜區(qū)，所述數(shù)個第二 P-摻雜區(qū)與所述數(shù)個N+摻雜區(qū)相間排列；
步驟106、在所述柵極、第一 N+摻雜區(qū)、多晶硅層、數(shù)個第二 P-摻雜區(qū)以及數(shù)個第二 N+摻雜區(qū)上形成第三絕緣膜；
步驟107、在所述P+摻雜區(qū)與第一 N+摻雜區(qū)上形成源極，在所述多晶硅層上形成靜電電極，在所述源極、第三絕緣膜以及靜電電極上形成導線層。
[0013]所述具有ESD保護結構的功率器件的制作方法還包括在步驟107之后的步驟108:在所述漂移層底部進行N-摻雜工藝，形成漏區(qū)，并在所述漏區(qū)上沉積形成漏極。
[0014]所述步驟103為在所述多晶硅層與柵極上沉積形成第一保護層，并對所述第一保護層進行蝕刻工藝，形成第一摻雜區(qū)域與第二摻雜區(qū)域，之后進行P-摻雜工藝，在所述第一摻雜區(qū)域形成第一 P-摻雜區(qū)，同時在所述第二摻雜區(qū)域形成數(shù)個第二 P-摻雜區(qū)；
所述步驟104為在所述多晶硅層、第一 P-摻雜區(qū)、柵極以及數(shù)個第二 P-摻雜區(qū)上沉積形成第二保護層，并對所述第二保護層進行蝕刻工藝，形成第三摻雜區(qū)域，之后進行P+摻雜工藝，在所述第三摻雜區(qū)域形成P+摻雜區(qū)；
步驟105為在所述多晶硅層、第一 P-摻雜區(qū)、P+摻雜區(qū)、柵極以及數(shù)個第二 P-摻雜區(qū)上沉積形成第三保護層，并對所述第三保護層進行蝕刻工藝，形成第四摻雜區(qū)域與第五摻雜區(qū)域，之后進行N+摻雜工藝，在所述第四摻雜區(qū)域形成第一 N+摻雜區(qū)，同時在所述第五摻雜區(qū)域形成數(shù)個第二 N+摻雜區(qū)，之后去除第三保護層，所述數(shù)個第二 P-摻雜區(qū)域所述數(shù)個N+摻雜區(qū)相間排列；
步驟106為在所述柵極、第一 N+摻雜區(qū)、多晶硅層、數(shù)個第二 P-摻雜區(qū)以及數(shù)個第二N+摻雜區(qū)上沉積形成第三絕緣膜，并對第三絕緣膜進行蝕刻工藝。
[0015]所述第二 N+摻雜區(qū)的數(shù)量為四個，所述第二 P-摻雜區(qū)的數(shù)量為三個，所述四個第二N+摻雜區(qū)與三個第二 P-摻雜區(qū)相間排列。
[0016]所述第一絕緣膜的厚度大于所述第二絕緣膜的厚度，所述第一絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第二絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第三絕緣層的材質為磷硅酸鹽玻璃、氟摻雜的硅酸鹽玻璃或硼磷硅玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成于所述第一漂移層上的第二漂移層。
[0017]采用上述方案，本發(fā)明的具有靜電保護結構的功率器件，通過在內(nèi)部設置數(shù)個相間排列的P-摻雜區(qū)與第二 N+摻雜區(qū)，以形成一靜電保護層一齊納二極管結構，這樣就可以去除靜電安全電路等在電源模組內(nèi)所占的空間，無需再另外設置靜電保護結構，提高電源模組的空間效率，減少布線數(shù)量以及一些寄生參數(shù)，實現(xiàn)高效功率器件；本發(fā)明的具有靜電保護結構的功率器件的制作方法，制作工藝簡單，與現(xiàn)有的功率器件制作工藝相比，無需追加工藝流程，不會增加成產(chǎn)成本。

【專利附圖】

【附圖說明】
[0018]圖1為現(xiàn)有技術中功率器件的結構示意圖。
[0019]圖2至圖15為本發(fā)明具有靜電保護結構的功率器件制作流程中的結構示意圖。
[0020]圖16為本發(fā)明具有靜電保護結構的功率器件的等效電路圖。
[0021]圖17為具有靜電保護結構的功率器件的制作方法的流程圖。

【具體實施方式】
[0022]以下結合附圖和具體實施例，對本發(fā)明進行詳細說明。
[0023]請參閱圖15，本發(fā)明提供一種具有靜電保護結構的功率器件，包括:漂移層2，形成于所述漂移層2下方的漏區(qū)5，形成于所述漏區(qū)5下方的漏極6，形成于所述漂移層2中的P-摻雜區(qū)11，形成于所述漂移層2中的第一 N+摻雜區(qū)13，形成于所述漂移層2中的P+摻雜區(qū)14，形成于所述漂移層2上的第一絕緣膜31，形成于所述漂移層2、第一 P-摻雜區(qū)11與第一 N+摻雜區(qū)14上的第二絕緣膜32，形成于所述第一、第二絕緣膜31、32上的多晶硅層33，形成于所述第二絕緣膜32上的柵極34，形成于所述第一絕緣膜31上的靜電保護層3，形成于所述柵極34、第一 N+摻雜區(qū)13、多晶硅層33及靜電保護層3上的第三絕緣膜4，形成于所述P+摻雜區(qū)13與第一 N+摻雜區(qū)14上的源極35，形成于所述多晶硅層33上的靜電電極36，以及形成于所述源極35、第三絕緣層4及靜電電極36上的導線層37。所述靜電保護層3包括數(shù)個第二 P-摻雜區(qū)12以及數(shù)個第二 N+摻雜區(qū)15，所述數(shù)個第二 P-摻雜區(qū)12與數(shù)個第二 N+摻雜區(qū)15相間排列，以形成齊納二極管結構，起到靜電保護作用，如圖15所示，A部分起到原來功率器件的主要功能，而B部分則起到靜電保護功能。
[0024]所述靜電保護層3是由多晶硅層分別經(jīng)過P+摻雜工藝以及N+摻雜工藝形成。在本實施例中，所述靜電保護層3包括四個第二 N+摻雜區(qū)15與三個第二 P-摻雜區(qū)12，所述四個第二 N+摻雜區(qū)15與三個第二 P-摻雜區(qū)12相間排列，形成PNPNPN 二極管結構。
[0025]所述第一至第三絕緣膜31、32、4先通過擴散工藝或化學氣相沉積法(CVD)沉積，再通過感光遮蔽工藝(Photo Masking)和干刻或濕刻工藝而形成。所述第一絕緣膜31與第二絕緣膜32具有不同的厚度，優(yōu)選的，所述第一絕緣膜31的厚度大于所述第二絕緣膜32的厚度。所述第一絕緣膜31的材質為二氧化硅(Si02)、氮氧化硅(S1N)或氧化鉿(HF0)，所述第二絕緣膜32的材質為二氧化硅、氮氧化硅或氧化鉿，所述第三絕緣層4的材質為磷硅酸鹽玻璃、氟摻雜的硅酸鹽玻璃或硼磷硅玻璃。所述漂移層2為N型漂移層，在本實施例中，所述漂移層2包括第一漂移層21以及形成于所述第一漂移層21上的第二漂移層22，所述第二漂移層22通過摻雜N-離子而形成，以形成JFET領域。
[0026]請參閱圖16，圖16中的C部分相當于圖15中的B部分，D部分相當于圖15中的A部分，本發(fā)明提供的具有靜電保護結構的功率器件中，實現(xiàn)原有功率器件主要功能部分的源極與實現(xiàn)靜電保護功能部分的靜電電極連接在一起，實現(xiàn)原有功率器件主要功能部分的柵極與實現(xiàn)靜電保護功能部分的另一端連接在一起。
[0027]值得一提的是:具有靜電保護結構的功率器件內(nèi)部構成的靜電保護層3不會制作工藝流程，即在生產(chǎn)流程上無需追加工藝工程就可以實現(xiàn)。
[0028]請參閱圖2至圖15、及圖17，本發(fā)明還提供一種具有靜電保護結構的功率器件的制作方法，包括以下步驟:
步驟101、形成一漂移層2，如圖2所示。
[0029]所述漂移層2為N型漂移層，其是通過N-摻雜工藝來完成的。在本實施例中，所述漂移層包括第一漂移層21以及形成于所述第一漂移層21上的第二漂移層22。
[0030]步驟102、在所述漂移層2上形成第一絕緣膜31與第二絕緣膜32，并在所述第一與第二絕緣膜31、32上形成多晶硅層33與柵極34，如圖3至圖5所示。
[0031]現(xiàn)在所述漂移層2上先形成第一絕緣膜31，再形成第二絕緣膜32，并且所述第一與第二絕緣膜31、32均是分別先通過擴散工藝或化學氣相沉積法(CVD)沉積，再通過感光遮蔽工藝(Photo Masking)和干刻或濕刻工藝而形成。所述第一絕緣膜31的厚度大于所述第二絕緣膜32的厚度，所述第一絕緣膜31的材質為二氧化硅、氮氧化硅或氧化鉿，所述第二絕緣膜32的材質為二氧化硅、氮氧化硅或氧化鉿。
[0032]在該步驟中，還將對應原來功率器件的主要功能部分處的多晶硅層和第二絕緣膜除去。
[0033]步驟103、進行P-摻雜工藝，在所述漂移層2中形成第一 P-摻雜區(qū)11，同時在多晶硅層33中形成數(shù)個第二 P-摻雜區(qū)12，如圖6與圖7所示。
[0034]該步驟中，在所述多晶硅層32與柵極34上沉積形成第一保護層81，并對所述第一保護層81進行蝕刻工藝，形成第一摻雜區(qū)域91與第二摻雜區(qū)域92，之后進行P-摻雜工藝，在所述第一摻雜區(qū)域91形成第一 P-摻雜區(qū)11，同時在所述第二摻雜區(qū)域92形成數(shù)個第二 P-摻雜區(qū)12。
[0035]步驟104、進行P+摻雜工藝，在所述漂移層2中形成P+摻雜區(qū)13，如圖7與圖8所示。
[0036]該步驟中，在所述多晶硅層32、第一 P-摻雜區(qū)11、柵極34以及數(shù)個第二 P-摻雜區(qū)12上沉積形成第二保護層82，并對所述第二保護層82進行蝕刻工藝，形成第三摻雜區(qū)域93，之后進行P+摻雜工藝，在所述第三摻雜區(qū)域93形成P+摻雜區(qū)13。
[0037]步驟105、進行N+摻雜工藝，在所述漂移層2中形成第一 N+摻雜區(qū)14，同時在所述多晶硅層32中形成數(shù)個第二 N+摻雜區(qū)15，所述數(shù)個第二 P-摻雜區(qū)12與所述數(shù)個N+摻雜區(qū)15相間排列，如圖9至圖10所示。
[0038]在該步驟中，在所述多晶硅層32、第一 P-摻雜區(qū)11、P+摻雜區(qū)13、柵極34以及數(shù)個第二 P-摻雜區(qū)12上沉積形成第三保護層83，并對所述第三保護層83進行蝕刻工藝，形成第四摻雜區(qū)域94與第五摻雜區(qū)域95，之后進行N+摻雜工藝，在所述第四摻雜區(qū)域94形成第一 N+摻雜區(qū)14，同時在所述第五摻雜區(qū)域95形成數(shù)個第二 N+摻雜區(qū)15，之后去除第三保護層83，所述數(shù)個第二 P-摻雜區(qū)12與所述數(shù)個N+摻雜區(qū)15相間排列，以構成靜電保護層3。
[0039]在本實施例中，所述第二 N+摻雜區(qū)15的數(shù)量為四個，所述第二 P-摻雜區(qū)12的數(shù)量為三個，所述四個第二 N+摻雜區(qū)15與三個第二 P-摻雜區(qū)12相間排列。
[0040]步驟106、在所述柵極34、第一 N+摻雜區(qū)14、多晶硅層32、數(shù)個第二 P-摻雜區(qū)12以及數(shù)個第二 N+摻雜區(qū)15上形成第三絕緣膜4，如圖11與圖12所示。
[0041]該步驟中，在所述柵極34、第一 N+摻雜區(qū)14、多晶硅層32、數(shù)個第二 P-摻雜區(qū)12以及數(shù)個第二 N+摻雜區(qū)15上通過擴散工藝或化學氣相沉積法(CVD)沉積形成第三絕緣膜4，再通過感光遮蔽工藝(Photo Masking)和干刻或濕刻工藝，以形成第三絕緣膜4。其中，除去對應原來功率器件與對應起到靜電保護功能的第三絕緣膜，圖12中41與42所示。
[0042]所述第三絕緣層4的材質為磷硅酸鹽玻璃、氟摻雜的硅酸鹽玻璃或硼磷硅玻璃。
[0043]步驟107、在所述P+摻雜區(qū)13與第一 N+摻雜區(qū)14上形成源極35，在所述多晶硅層33上形成靜電電極36，在所述源極35、第三絕緣膜4以及靜電電極36上形成導線層37。
[0044]所述導線層37通過金屬派射(Sputtering)或者金屬沉積(Metal Deposit1n)來形成，所述導線層的材質優(yōu)選為鋁(AL)。
[0045]步驟108、在所述漂移層2底部進行N-摻雜工藝，形成漏區(qū)5，并在所述漏區(qū)5上沉積形成漏極6,如圖14與圖15所示。
[0046]綜上所述，本發(fā)明提供一種具有靜電保護結構的功率器件，通過在內(nèi)部設置數(shù)個相間排列的P-摻雜區(qū)與第二N+摻雜區(qū)，以形成一靜電保護層一齊納二極管結構，這樣就可以去除靜電安全電路等在電源模組內(nèi)所占的空間，無需再另外設置靜電保護結構，提高電源模組的空間效率，減少布線數(shù)量以及一些寄生參數(shù)，實現(xiàn)高效功率器件；本發(fā)明還提供一種具有靜電保護結構的功率器件的制作方法，制作工藝簡單，與現(xiàn)有的功率器件制作工藝相比,無需追加工藝流程,不會增加成產(chǎn)成本。
[0047]以上僅為本發(fā)明的較佳實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權利要求】
1.一種具有靜電保護結構的功率器件，其特征在于，包括:漂移層，形成于所述漂移層下方的漏區(qū)，形成于所述漏區(qū)下方的漏極，形成于所述漂移層中的P-摻雜區(qū)，形成于所述漂移層中的第一N+摻雜區(qū)，形成于所述漂移層中的P+摻雜區(qū)，形成于所述漂移層上的第一絕緣膜，形成于所述漂移層、第一 P-摻雜區(qū)與第一 N+摻雜區(qū)上的第二絕緣膜，形成于所述第一、第二絕緣膜上的多晶硅層，形成于所述第二絕緣膜上的柵極，形成于所述第一絕緣膜上的靜電保護層，形成于所述柵極、第一 N+摻雜區(qū)、多晶硅層及靜電保護層上的第三絕緣膜，形成于所述P+摻雜區(qū)與第一 N+摻雜區(qū)上的源極，形成于所述多晶硅層上的靜電電極，以及形成于所述源極、第三絕緣層及靜電電極上的導線層；所述靜電保護層包括數(shù)個第二P-摻雜區(qū)以及數(shù)個第二 N+摻雜區(qū)，所述數(shù)個第二 P-摻雜區(qū)與數(shù)個第二 N+摻雜區(qū)相間排列。
2.根據(jù)權利要求1所述的具有靜電保護結構的功率器件，其特征在于，所述靜電保護層是由多晶硅層分別經(jīng)過P+摻雜工藝以及N+摻雜工藝形成。
3.根據(jù)權利要求1所述的具有靜電保護結構的功率器件，其特征在于，所述靜電保護層包括四個第二 N+摻雜區(qū)與三個第二 P-摻雜區(qū)，所述四個第二 N+摻雜區(qū)與三個第二 P-摻雜區(qū)相間排列。
4.根據(jù)權利要求1所述的具有靜電保護結構的功率器件，其特征在于，所述第一絕緣膜的厚度大于所述第二絕緣膜的厚度。
5.根據(jù)權利要求1所述的具有靜電保護結構的功率器件，其特征在于，所述第一絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第二絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第三絕緣層的材質為磷硅酸鹽玻璃、氟摻雜的硅酸鹽玻璃或硼磷硅玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成于所述第一漂移層上的第二漂移層。
6.一種具有靜電保護結構的功率器件的制作方法，其特征在于，包括以下步驟: 步驟101、形成一漂移層； 步驟102、在所述漂移層上形成第一絕緣膜與第二絕緣膜，并在所述第一與第二絕緣膜上形成多晶硅層與柵極； 步驟103、進行P-摻雜工藝，在所述漂移層中形成第一 P-摻雜區(qū)，同時在多晶硅層中形成數(shù)個第二 P-摻雜區(qū)； 步驟104、進行P+摻雜工藝，在所述漂移層中形成P+摻雜區(qū)； 步驟105、進行N+摻雜工藝，在所述漂移層中形成第一 N+摻雜區(qū)，同時在所述多晶硅層中形成數(shù)個第二 N+摻雜區(qū)，所述數(shù)個第二 P-摻雜區(qū)與所述數(shù)個N+摻雜區(qū)相間排列； 步驟106、在所述柵極、第一 N+摻雜區(qū)、多晶硅層、數(shù)個第二 P-摻雜區(qū)以及數(shù)個第二 N+摻雜區(qū)上形成第三絕緣膜； 步驟107、在所述P+摻雜區(qū)與第一 N+摻雜區(qū)上形成源極，在所述多晶硅層上形成靜電電極，在所述源極、第三絕緣膜以及靜電電極上形成導線層。
7.根據(jù)權利要求1所述的具有靜電保護結構的功率器件的制作方法，其特征在于，還包括在步驟107之后的步驟108:在所述漂移層底部進行N-摻雜工藝，形成漏區(qū)，并在所述漏區(qū)上沉積形成漏極。
8.根據(jù)權利要求1所述的具有靜電保護結構的功率器件的制作方法，其特征在于， 所述步驟103為在所述多晶硅層與柵極上沉積形成第一保護層，并對所述第一保護層進行蝕刻工藝，形成第一摻雜區(qū)域與第二摻雜區(qū)域，之后進行P-摻雜工藝，在所述第一摻雜區(qū)域形成第一 P-摻雜區(qū)，同時在所述第二摻雜區(qū)域形成數(shù)個第二 P-摻雜區(qū)； 所述步驟104為在所述多晶硅層、第一 P-摻雜區(qū)、柵極以及數(shù)個第二 P-摻雜區(qū)上沉積形成第二保護層，并對所述第二保護層進行蝕刻工藝，形成第三摻雜區(qū)域，之后進行P+摻雜工藝，在所述第三摻雜區(qū)域形成P+摻雜區(qū)； 步驟105為在所述多晶硅層、第一 P-摻雜區(qū)、P+摻雜區(qū)、柵極以及數(shù)個第二 P-摻雜區(qū)上沉積形成第三保護層，并對所述第三保護層進行蝕刻工藝，形成第四摻雜區(qū)域與第五摻雜區(qū)域，之后進行N+摻雜工藝，在所述第四摻雜區(qū)域形成第一 N+摻雜區(qū)，同時在所述第五摻雜區(qū)域形成數(shù)個第二 N+摻雜區(qū)，之后去除第三保護層，所述數(shù)個第二 P-摻雜區(qū)域所述數(shù)個N+摻雜區(qū)相間排列； 步驟106為在所述柵極、第一 N+摻雜區(qū)、多晶硅層、數(shù)個第二 P-摻雜區(qū)以及數(shù)個第二N+摻雜區(qū)上沉積形成第三絕緣膜，并對第三絕緣膜進行蝕刻工藝。
9.根據(jù)權利要求1所述的具有靜電保護結構的功率器件的制作方法，其特征在于，所述第二 N+摻雜區(qū)的數(shù)量為四個，所述第二 P-摻雜區(qū)的數(shù)量為三個，所述四個第二 N+摻雜區(qū)與三個第二 P-摻雜區(qū)相間排列。
10.根據(jù)權利要求1所述的具有靜電保護結構的功率器件的制作方法，其特征在于，所述第一絕緣膜的厚度大于所述第二絕緣膜的厚度，所述第一絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第二絕緣膜的材質為二氧化硅、氮氧化硅或氧化鉿，所述第三絕緣層的材質為磷硅酸鹽玻璃、氟摻雜的硅酸鹽玻璃或硼磷硅玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成于所述第一漂移層上的第二漂移層。
【文檔編號】H01L29/78GK104300000SQ201410590514
【公開日】2015年1月21日 申請日期:2014年10月29日 優(yōu)先權日:2014年10月29日
【發(fā)明者】趙喜高 申請人:深圳市可易亞半導體科技有限公司