電子器件、測(cè)試板和半導(dǎo)體器件制造方法
【專利摘要】本發(fā)明的各個(gè)實(shí)施例涉及電子器件、測(cè)試板和半導(dǎo)體器件制造方法。在其上安裝有半導(dǎo)體器件的安裝板的電學(xué)特性得以改善。安裝板(配線板)包括從支承半導(dǎo)體器件(半導(dǎo)體封裝)的它的上表面延伸到它的下表面的多個(gè)第一通孔和第二通孔、以及形成在各自的通孔中的通孔配線。安裝板具有布置在其下表面上并且經(jīng)由第二電極而與半導(dǎo)體器件電連接的電容器。在形成在安裝板的上表面上的多個(gè)第一電極之中，與電容器連接的若干第一電極與形成在直徑比信號(hào)傳輸通路更大的第一通孔中的一個(gè)配線連接。
【專利說明】電子器件、測(cè)試板和半導(dǎo)體器件制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]將2013年9月26日提交的包括說明書、附圖和摘要的日本專利申請(qǐng)2003-200005號(hào)的公開的全部內(nèi)容通過引用合并入本文。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及用于電子器件或者測(cè)試板(test board)的技術(shù)，更具體涉及用于在安裝板(mounting board)之上安裝有半導(dǎo)體封裝的電子器件、或者用于在其之上安裝有半導(dǎo)體封裝以便對(duì)半導(dǎo)體封裝進(jìn)行電學(xué)測(cè)試的測(cè)試板的技術(shù)。

【背景技術(shù)】
[0004]日本特開2011-66344號(hào)公報(bào)描述了一種電子器件，其中半導(dǎo)體器件安裝在安裝板的上表面之上，并且與半導(dǎo)體器件電連接的旁路電容器安裝在安裝板的下表面上。
[0005]日本特開2012-220438號(hào)公報(bào)描述了，半導(dǎo)體器件安裝在測(cè)試板之上，以便對(duì)半導(dǎo)體封裝進(jìn)行電學(xué)測(cè)試。


【發(fā)明內(nèi)容】

[0006]本發(fā)明人檢查了如日本特開2011-66344號(hào)公報(bào)所描述的在其上安裝有旁路電容器的電子器件的板(母版或者安裝板)、或者用來檢查如日本特開2012-220438號(hào)公報(bào)所描述的半導(dǎo)體封裝(半導(dǎo)體器件)的板(測(cè)試板)。
[0007]一種抑制向如上所描述安裝在板之上的半導(dǎo)體封裝供應(yīng)電源的電壓波動(dòng)的技術(shù)，是將電容器(稱為旁路電容器)連接在電源電壓與基準(zhǔn)電壓之間。出于抑制所供應(yīng)的電源的電壓波動(dòng)的目的，期望縮短用于在電容器與半導(dǎo)體封裝之間連接的傳輸通路。出于縮短傳輸通路的目的，例如期望如下所描述將半導(dǎo)體封裝和電容器固定在板上:將半導(dǎo)體封裝安裝在板的上表面之上，并且將電容器以在板的厚度方向上與半導(dǎo)體封裝重疊的方式布置在板的下表面上。此外，期望利用在板的厚度方向上從板的上表面到其下表面穿通板的通孔配線(形成在板中的通孔內(nèi)部的配線)來將半導(dǎo)體封裝與電容器電連接。
[0008]作為上述技術(shù)的檢查結(jié)果，本發(fā)明人已經(jīng)發(fā)現(xiàn)了下列問題。當(dāng)半導(dǎo)體封裝更小時(shí)，半導(dǎo)體封裝的外部端子之間的間距(間隔)傾向于更小。因此，在該情況下，與半導(dǎo)體封裝的外部端子電連接的電極之間的間距(間隔)應(yīng)該也更小。此外，在該情況下，用于在半導(dǎo)體封裝與電容器之間連接的通孔配線的直徑必須更小。然而，其上固定有半導(dǎo)體封裝的板必須足夠堅(jiān)固以支承包括半導(dǎo)體封裝和電容器的各種電子部件，因此難以進(jìn)行微加工來應(yīng)對(duì)更小的半導(dǎo)體封裝的趨勢(shì)。
[0009]本發(fā)明的上述和更多的目標(biāo)和新特征將從本說明書中的下列詳細(xì)描述和附圖中更充分地呈現(xiàn)。
[0010]根據(jù)本發(fā)明的一方面，提供一種電子器件，其包括第一配線板，該第一配線板具有在其上固定有半導(dǎo)體封裝的第一表面、形成在第一表面上的多個(gè)第一電極、與第一表面相對(duì)的第二表面、以及形成在第二表面上的多個(gè)第二電極。第一配線板具有多個(gè)從第一表面和第二表面中的一個(gè)表面延伸至另一個(gè)表面的多個(gè)孔、以及形成在各自的孔中的配線。電子器件具有布置在第一配線板的第二表面上并且經(jīng)由第二電極而與半導(dǎo)體封裝連接的電容器。在第一電極之中，與電容器連接的若干第一電極，與形成在直徑比信號(hào)傳輸通路更大的孔中的一個(gè)配線連接。
[0011]根據(jù)本發(fā)明，改善了在其之上安裝有半導(dǎo)體器件的配線板的電學(xué)特性。

【專利附圖】

【附圖說明】
[0012]圖1是示出根據(jù)本發(fā)明的實(shí)施方式的電子器件的半導(dǎo)體封裝安裝表面的放大局部平面圖；
[0013]圖2是示出圖1中的安裝板的相對(duì)表面的放大平面圖；
[0014]圖3是沿著圖2的線A-A截取的放大截面圖；
[0015]圖4是圖3所示的半導(dǎo)體器件的安裝表面的平面圖；
[0016]圖5是圖3所示的安裝板的半導(dǎo)體封裝安裝表面的放大平面圖；
[0017]圖6是示出圖3所示的在電子器件的電子部件之間的電連接關(guān)系的電路框圖；
[0018]圖7是圖5的B部的放大平面圖；
[0019]圖8是沿著圖7的線A-A截取的放大截面圖；
[0020]圖9是圖5的C部的放大平面圖；
[0021]圖10是沿著圖9的線A-A截取的放大截面圖；
[0022]圖11是例示制造圖1所示的電子器件的工序的流程圖；
[0023]圖12是示出設(shè)置在圖11所示的板準(zhǔn)備步驟中的配線板的整體結(jié)構(gòu)的平面圖；
[0024]圖13是圖11所示的測(cè)試步驟中的放置在測(cè)試器件中的半導(dǎo)體器件的重要組成部分的放大截面圖；
[0025]圖14是圖13所示的測(cè)試插座的容納部的半導(dǎo)體封裝保持表面的平面圖；
[0026]圖15是示出圖3所示的半導(dǎo)體器件的一個(gè)變形例的截面圖；
[0027]圖16是示出圖3所示的半導(dǎo)體器件的另一個(gè)變形例的截面圖；
[0028]圖17是示出圖3所示的半導(dǎo)體器件的又一個(gè)變形例的截面圖；
[0029]圖18是示出圖9所示的示例的一個(gè)變形例的放大平面圖。

【具體實(shí)施方式】
[0030]說明書的描述規(guī)則
[0031]根據(jù)需要或者為了方便，本發(fā)明的優(yōu)選實(shí)施方式可以分別地描述，但是像這樣描述的實(shí)施方式并非彼此無關(guān)，除非另有明確規(guī)定。不考慮它們的描述順序，一個(gè)實(shí)施方式可以部分地是另一個(gè)實(shí)施方式的詳細(xì)形式，或者一個(gè)實(shí)施方式可以完整地或部分地是另一個(gè)實(shí)施方式的變形例。原則上，不重復(fù)同樣的要素或者因素。在優(yōu)選實(shí)施方式中，當(dāng)對(duì)于要素指示具體數(shù)值時(shí)，該數(shù)值對(duì)于該要素不是必須的，除非另有明確規(guī)定、或者除非理論上限定于該數(shù)值、或者除非上下文明顯要求該要素限定于該具體值。
[0032]在本發(fā)明的實(shí)施方式中的對(duì)材料或構(gòu)成的描述中，表述“X包括A”或者“包括A的X”并不排除包括除了 A以外的要素的材料或構(gòu)成，除非另有明確規(guī)定、或者除非上下文明顯要求排除另一個(gè)要素。如果表述涉及成分，則其是指“含有A作為主要成分的X”。例如，術(shù)語“硅構(gòu)件”明顯不僅指代由純硅制成的構(gòu)件，還指代由SiGe(鍺硅)合金制成的構(gòu)件、或者含有硅作為主要成分的別的多元合金、或者含有別的添加物的構(gòu)件。類似地，例如，術(shù)語“金鍍覆”、“Cu層”和“鎳鍍覆”不僅指代純的金、Cu和鎳的構(gòu)件，還指代分別由含有金、Cu和鎳作為主要成分的多元材料制成的構(gòu)件。
[0033]此外，即使當(dāng)對(duì)于元件提到具體數(shù)值或者數(shù)量時(shí)，要素的數(shù)值或者數(shù)量可以比具體的數(shù)值或者數(shù)量更大或者更小，除非另有明確規(guī)定、或者除非理論上限定于該具體數(shù)值或者數(shù)量、或者除非上下文要求其限定于該具體數(shù)值或者數(shù)量。
[0034]在例示優(yōu)選實(shí)施方式的所有附圖中，相同或者相似的要素由相同或者相似的記號(hào)或者標(biāo)號(hào)來標(biāo)注，并且原則上不重復(fù)其描述。
[0035]在本說明書中，有時(shí)使用術(shù)語“上表面”和“下表面”。半導(dǎo)體封裝以各種形式來體現(xiàn)，并且在將半導(dǎo)體封裝安裝在板之上之后，有時(shí)其上表面會(huì)布置在其下表面下方。在本說明書中，其上形成有半導(dǎo)體芯片元件的表面稱為前表面，并且與前表面相對(duì)的表面稱為背表面。此外，在其之上安裝有芯片的配線板的平坦表面稱為上表面或者正表面，并且與上表面相對(duì)的表面稱為下表面。
[0036]關(guān)于附圖，如果陰影線可能會(huì)導(dǎo)致圖示復(fù)雜、或者將所涉及的區(qū)域與空隙區(qū)別是容易的，則即使在截面圖中也可能省略陰影線等。與此相關(guān)，如果孔的輪廓線由說明等是明顯的，則即使對(duì)于封閉的孔也有可能省略背景輪廓線。此外，即使附圖沒有示出截面，也可以添加陰影線或者點(diǎn)圖案，以闡明所涉及的區(qū)域不是空氣間隙、或者清楚示出區(qū)域的邊界。
[0037]電子器件
[0038]首先，將描述根據(jù)本發(fā)明的優(yōu)選實(shí)施方式的電子器件的大體結(jié)構(gòu)。圖1是示出根據(jù)優(yōu)選實(shí)施方式的電子器件的半導(dǎo)體封裝安裝表面的放大局部平面圖，并且圖2是示出圖1中的安裝板的相對(duì)表面的放大平面圖。圖3是沿著圖2的線A-A截取的放大截面圖。圖4是圖3所示的半導(dǎo)體器件的安裝表面的平面圖。圖5是圖3所示的安裝板的半導(dǎo)體封裝安裝表面的放大平面圖。為了確保電極和端子容易被看到，每個(gè)例示本實(shí)施方式的附圖都示出，端子的數(shù)目少并且每個(gè)端子的平面尺寸相對(duì)較大的示例。在圖2中，半導(dǎo)體芯片2的輪廓由雙點(diǎn)劃線標(biāo)示，以便在平面圖中示出安裝板MBl的電極Mpl和Mp2與半導(dǎo)體芯片2之間的位置關(guān)系。在圖2中，配線板3的輪廓也由雙點(diǎn)劃線標(biāo)示。
[0039]如圖1和圖2所示，根據(jù)本實(shí)施方式的電子器件EDl包括安裝板(板、母版、配線板、支撐板)MB1、和安裝在安裝板之上的半導(dǎo)體器件(半導(dǎo)體封裝)SP1。如圖2所示，電子器件EDl包括安裝在安裝板MBl之上的至少一個(gè)電容器(電容元件、片狀電容器)CPl。
[0040]半導(dǎo)體器件SPl是半導(dǎo)體封裝，其包括在其上形成有半導(dǎo)體集成電路的半導(dǎo)體芯片2、和帶有多個(gè)焊球SB作為與半導(dǎo)體集成電路電連接的外部端子的配線板3。
[0041]如圖3所示，半導(dǎo)體芯片2具有前表面(主表面、上表面)2a、與前表面2a相對(duì)的背表面2b (主表面、下表面)、以及布置在前表面2a與背表面2b之間的側(cè)表面2c，在平面圖中具有正方形形狀。關(guān)于半導(dǎo)體芯片2的平面尺寸(平面圖中的尺寸、前表面2a和背表面2b的尺寸、外形尺寸)，一個(gè)邊的長度例如約為5至10_。半導(dǎo)體芯片2具有形成在(例如硅的)半導(dǎo)體板的半導(dǎo)體元件支承表面上的多個(gè)半導(dǎo)體元件。這些半導(dǎo)體元件經(jīng)由層疊在半導(dǎo)體元件之上的配線層而與形成在前表面2a上的多個(gè)焊盤(電極、電極焊盤)2pd電連接。包括半導(dǎo)體元件和與半導(dǎo)體元件連接的配線層的多個(gè)電路，形成在半導(dǎo)體芯片2中。在這些電路之中，有用于半導(dǎo)體芯片2的主要功能的主電路(核心電路)，例如算術(shù)處理電路或者存儲(chǔ)電路、以及從半導(dǎo)體芯片2接收電信號(hào)并且將電信號(hào)傳給半導(dǎo)體芯片2的輸入/輸出電路。
[0042]配線板3具有在其之上安裝有半導(dǎo)體芯片2的上表面(表面、芯片安裝表面)3a、與上表面3a相對(duì)的下表面3b (表面、安裝表面)、以及布置在上表面3a與下表面3b之間的側(cè)表面3c，在平面圖中具有正方形形狀。關(guān)于配線板3的平面尺寸(平面圖中的尺寸、上表面3a和下表面3b的尺寸、外形尺寸)，一個(gè)邊的長度例如約為10至20mm。配線板3的厚度，即從上表面3a到下表面3b的距離，例如約為0.2至2.0mm。
[0043]配線板3是中介器(interposer)，其用來在平面圖中調(diào)整端子的位置，以便將安裝在上表面3a之上的半導(dǎo)體芯片2與安裝板MBl電連接。與半導(dǎo)體芯片2電連接的多個(gè)接合指件(bonding finger)(端子、芯片安裝表面?zhèn)榷俗?、電極、接合引線)3f形成在作為配線板3的芯片支承表面的上表面3a上。
[0044]此外，多個(gè)焊區(qū)(land) 3g形成在作為安裝表面的下表面3b上，該安裝表面安裝在安裝板MBl之上。接合指件3f和焊區(qū)3g經(jīng)由形成在配線層中的多個(gè)配線3d而電連接，以將上表面3a與下表面3b電連接。配線3d包括形成在絕緣層3e的上表面或者下表面上的引線接線、以及作為在絕緣層3e的厚度方向上貫穿絕緣層3e的中間層導(dǎo)電通路的通孔接線(形成在絕緣層3e的通孔內(nèi)部的接線)。在圖3所示的示例中，配線板3具有四個(gè)配線層。然而，配線板3中的配線層的數(shù)目不限定于圖3所示的4個(gè)，并且該數(shù)目可以不大于3個(gè)或者不小于5個(gè)。
[0045]在圖3所示的示例中，半導(dǎo)體芯片2的前表面2a面向配線板3的上表面3a。這種安裝方法稱為面朝下安裝方法(或者倒裝芯片安裝方法)。在面朝下安裝方法中，作為半導(dǎo)體芯片2的接口端子的焊盤2pd經(jīng)由凸點(diǎn)電極(凸點(diǎn))2bf而與作為配線板3的接口端子的接合指件3f電連接。絕緣材料的樹脂(底層填充樹脂、絕緣膜)4位于半導(dǎo)體芯片2的前表面2a與配線板3的上表面3a之間，并且在半導(dǎo)體芯片2與配線板3的之間的電連接點(diǎn)(凸點(diǎn)電極2bp)周圍的區(qū)域用樹脂4密封。
[0046]在面朝下安裝方法中，在配線板3與半導(dǎo)體芯片2之間的電連接通路中可以省略金屬接線(未圖示)以縮短連接通路長度。該方法不需要接線回路的形成，具有能夠減小半導(dǎo)體封裝的厚度的優(yōu)點(diǎn)。
[0047]作為圖3所示的變形例，可以采用半導(dǎo)體芯片2的背表面2b面向配線板3的上表面3a的所謂的面朝上安裝方法，來安裝半導(dǎo)體芯片2。在該方法中，半導(dǎo)體芯片2的焊盤2pd經(jīng)由接線(未圖示)而與配線板3的接合指件3f電連接。當(dāng)采用面朝上安裝方法時(shí)，半導(dǎo)體芯片2和與半導(dǎo)體芯片2連接的接線用樹脂密封，以便防止相鄰的接線相互接觸。
[0048]作為半導(dǎo)體器件SPl的外部端子的多個(gè)焊球SB接合于配線板3的各自的焊區(qū)3g。更具體而言，配線板3B的下表面3b被絕緣膜(阻焊膜)SR覆蓋。在絕緣膜SR中制作開口，并且在每一個(gè)開口中，每一個(gè)焊區(qū)3g的至少一部分從絕緣膜SR露出。焊球SB接合于焊區(qū)3g的露出部。
[0049]如圖4所示，接合于在配線板3的下表面3b上的焊區(qū)3g的焊球(外部端子、電極、外部電極)SB以矩陣圖案(陣列圖案、矩陣圖案)布置。具體而言，焊區(qū)3g和焊球SB沿著配線板3的下表面3b的每一邊布置成行。上述的多個(gè)外部端子(焊球SB、焊區(qū)3g)以矩陣圖案布置在配線板3的安裝表面上的半導(dǎo)體器件，稱為面積陣列(area array)半導(dǎo)體器件。面積陣列半導(dǎo)體器件的優(yōu)點(diǎn)在于，配線板3的安裝表面(下表面3b)能夠有效地用作外部端子用的空間，以及即使當(dāng)外部端子的數(shù)目增加時(shí)也可以防止半導(dǎo)體器件的元件安裝面積的增加。換言之，在這種半導(dǎo)體器件中，增加的數(shù)目的外部端子能夠以節(jié)約空間的方式安裝，以應(yīng)對(duì)更高功能性和更高集成度的趨勢(shì)。
[0050]如圖3所示在其之上安裝有半導(dǎo)體器件SPl的安裝板MBl具有上表面(表面、半導(dǎo)體器件安裝表面)Ma、和與上表面Ma相對(duì)的下表面(表面、背表面)Mb。安裝板MBl是在其上包括半導(dǎo)體器件SPl和電容器CPl的多個(gè)電子部件被安裝并且被電連接以形成模塊的板，并且它應(yīng)該足夠堅(jiān)固以支撐這些電子部件。為此，安裝板MBl的厚度比半導(dǎo)體器件SPl的配線板3的厚度更大(更厚)。在圖3所示的示例中，安裝板MBl的厚度約為4mm至5mm。安裝板MBl的厚度指代從上表面Ma和下表面Mb中的一個(gè)表面到另外一個(gè)表面的距離。配線板3的厚度指代從上表面3a和下表面3b中的一個(gè)表面到另外一個(gè)表面的距離。作為安裝板MBl的基材(base material)的絕緣材料BCl例如是預(yù)浸料諸如浸潰著環(huán)氧樹脂的玻璃纖維。
[0051]多個(gè)電極Mpl形成在安裝板MBl的上表面Ma上。如圖3所示，電極Mpl是安裝板MBl的接口端子，用于連接作為半導(dǎo)體器件SPl的外部端子的焊球SB。因此，如圖4所示，電極Mpl的布置對(duì)應(yīng)于焊球SB的布置。換言之，在本實(shí)施方式中，如圖5所示電極Mpl以矩陣圖案(陣列圖案、矩陣圖案)布置。具體而言，絕緣膜(阻焊膜)SR位于安裝板MBl的上表面Mb之上，用于覆蓋上表面Ma。在絕緣膜SR中制作開口，并且在每一個(gè)開口中，每一個(gè)電極Mpl的至少一部分從絕緣膜露出。在電子器件EDl中，安裝板MBl與半導(dǎo)體器件SPl在絕緣膜SR的開口中通過將焊球SB與每一個(gè)電極Mpl的露出部連接而電連接。
[0052]此外，多個(gè)電極Mp2形成在安裝板MBl的下表面Mb上。電極Mp2是安裝板MBl的接口端子，用于將包括電容器CPl的電子部件與安裝板MBl電連接。如圖3所示，電極Mp2在上表面Ma上經(jīng)由形成在安裝板MBl中的通孔配線THm而與電極Mpl分別地電連接。
[0053]通孔配線THm是將安裝板MBl的上表面Ma與下表面Mb電連接的配線。從上表面Ma和下表面Mb中的一個(gè)表面延伸至另一個(gè)表面的多個(gè)通孔(孔)TH1、TH2和TH3形成在安裝板MBl中。在各個(gè)通孔THl、TH2和TH3中，通過沿著通孔(THl、TH2或者TH3)的壁面嵌入金屬膜而形成通孔配線THm。稍后將描述通孔配線的更多細(xì)節(jié)。
[0054]如圖3所示，包括電源電壓端子ERd和基準(zhǔn)電壓端子ERs的電容器CPI安裝在安裝板MBl的下表面Mb上。電容器CPl是所謂的旁路電容器，其連接在電源電壓供應(yīng)通路與基準(zhǔn)電壓供應(yīng)通路之間，以便抑制供應(yīng)給半導(dǎo)體器件SPl的電路系統(tǒng)的DC電源的電壓波動(dòng)。因此，電容器CPl經(jīng)由安裝板MBl的電極Mpl和Mp2以及通孔配線THm而與半導(dǎo)體器件SPl電連接。更具體而言，電容器CPl的電源電壓端子ERd經(jīng)由焊接構(gòu)件(未圖示)而與在安裝板MBl的電極Mp2之中的電源電壓電極Pd2電連接。同樣地，電容器CPl的基準(zhǔn)電壓端子ERs經(jīng)由焊接構(gòu)件而與在安裝板MBl的電極Mp2之中的基準(zhǔn)電壓電極Ps2電連接。
[0055]圖3所示焊球SB以及用于將焊盤2pd與接合指件3f連接的焊接構(gòu)件，由實(shí)質(zhì)上沒有鉛(Pb)的所謂的無鉛焊料制成。例如，該材料是錫(Sn)或者錫-鉍(Sn-Bi)或者錫-銀-銅(Sn-Ag-Cu)。這里無鉛焊料是指依照RoHs (有害物質(zhì)限制)指令的含有不大于0.lwt%的鉛(Pb)的焊料。以下，當(dāng)提到焊料時(shí)，其是指無鉛焊料除非另有規(guī)定。
[0056]<用于在旁路電容器與半導(dǎo)體器件之間耦合的通路>
[0057]接著，將詳細(xì)地描述圖3所示的用于在電容器CPl與半導(dǎo)體器件SPl之間連接的通路。圖6是示出圖3所示的電子器件的電子部件之間的電連接關(guān)系的電路框圖。圖7是圖5的B部的放大平面圖，圖8是沿著圖7的線A-A截取的放大截面圖，圖9是圖5的C部的放大平面圖，圖10是沿著圖9的線A-A截取的放大截面圖。盡管圖3所示的半導(dǎo)體芯片2不僅包括圖6所示的電路還包括其他電路，但是圖6示出半導(dǎo)體芯片2的電路中的一些作為典型電路。在圖7和圖9中，電極Mpl和通孔焊區(qū)THL(圖9)的金屬圖案的輪廓、以及通孔THl和TH2的輪廓，在平面圖中由虛線標(biāo)示。圖9和圖10示出布置有在圖5所示的電極Mpl之中的若干電源電壓電極Pdl的區(qū)域，作為典型示例。由于布置有圖5所示的基準(zhǔn)電壓電極Psl的區(qū)域與圖9和圖10所示的區(qū)域在結(jié)構(gòu)上相同，因此基準(zhǔn)電壓電極Psl的記號(hào)Psl也添加在圖9和圖10中。
[0058]如圖6所示，半導(dǎo)體芯片2包括核心電路CRl和輸入/輸出電路CCl。輸入/輸出電路CCl具有將來自半導(dǎo)體芯片2外部的輸入電信號(hào)發(fā)送到核心電路CRl并且將來自核心電路CRl的電信號(hào)發(fā)送到半導(dǎo)體芯片2外部的功能。核心電路CRl是除了輸入/輸出電路以外的有源電路；例如，其為運(yùn)算處理電路、控制電路、存儲(chǔ)電路、電轉(zhuǎn)換電路、驅(qū)動(dòng)電路、或者傳感器電路。圖6示出作為電信號(hào)傳輸通路的單個(gè)信號(hào)線SGl與輸入/輸出電路CCl連接的示例。然而，信號(hào)線SGl的數(shù)目不限定于一個(gè)，并且在一些情況下，超過一個(gè)的信號(hào)線SGl與其連接。
[0059]電源線與核心電路CRl和輸入/輸出電路CCl連接，以供應(yīng)各自的電路用的驅(qū)動(dòng)電壓。具體而言，從電源RGl供應(yīng)核心電路用的電源電壓的電源電壓線VD1、和從電源RGl供應(yīng)核心電路用的基準(zhǔn)電壓的基準(zhǔn)電壓線VSl，與核心電路CRl連接。同樣地，從電源RG2供應(yīng)輸入/輸出電路用的電源電壓的電源電壓線VD2和從電源RG2供應(yīng)輸入/輸出電路用的基準(zhǔn)電壓的基準(zhǔn)電壓線VS2與輸入/輸出電路CCl連接。
[0060]在核心電路CRl與電源RGl之間，電容器CPl并聯(lián)連接于電源RGl。電容器CPl具有電源電壓端子ERd和基準(zhǔn)電壓端子ERs。電容器CPl的電源電壓端子ERd與電源電壓線VDl連接，并且基準(zhǔn)電壓端子ERs與基準(zhǔn)電壓線VSl連接。簡言之，電容器CPl是旁路電容器，其連接在電源電壓線VDl與基準(zhǔn)電壓線VSl之間，以便抑制供應(yīng)給核心電路CRl的DC電源的電壓波動(dòng)。在本實(shí)施方式中，如圖6所示超過一個(gè)電容器CPl (在圖6所示的示例中是兩個(gè))連接在核心電路CRl與電源RGl之間。電容器CPl的數(shù)目可以根據(jù)需要根據(jù)所要求的旁路電容器的電學(xué)特性而變化。
[0061]在輸入/輸出電路CCl與電源RG2之間，電容器CP2并聯(lián)連接于電源RG2。電容器CP2具有電源電壓端子ERd和基準(zhǔn)電壓端子ERs。電容器CP2的電源電壓端子ERd與電源電壓線VD2連接，并且基準(zhǔn)電壓端子ERs與基準(zhǔn)電壓線VS2連接。簡言之，電容器CP2是旁路電容器，其連接在電源電壓線VD2與基準(zhǔn)電壓線VS2之間，以便抑制供應(yīng)給輸入/輸出電路CCl的DC電源的電壓波動(dòng)。
[0062]由于旁路電容器是抑制DC電源的電壓波動(dòng)的電容元件，因此期望縮短從消耗電源的電路(power-consuming circuit)(在圖6所示的示例中是核心電路CRl或者輸入/輸出電路CCl)到旁路電容器的電源電路距離。當(dāng)旁路電容器與消耗電源的電路之間的距離更大時(shí)，在通路中的電阻成分更大。同樣地，當(dāng)旁路電容器與消耗電源的電路之間的距離更大時(shí)，在通路中的電感成分更大。特別地在核心電路CRl中，導(dǎo)致特性劣化的電壓波動(dòng)的影響比在輸入/輸出電路CCl中更大。
[0063]如在本實(shí)施方式中，在外部端子以矩陣圖案布置的面積陣列半導(dǎo)體器件SPl中，密集地布置了很多外部端子。因此，難以在安裝板MBl的作為半導(dǎo)體封裝安裝表面的上表面Ma上供應(yīng)旁路電容器用的空間。由于，當(dāng)半導(dǎo)體芯片2提供更高功能性時(shí)，其可能包括更多不同類型的核心電路，并且要求更大數(shù)目的旁路電容器；因此旁路電容器的布置更受限制。為此，在本實(shí)施方式中，如圖2和3所示作為旁路電容器的電容器CPl和CP2布置在安裝板MBl的下表面Mb上。
[0064]由于作為旁路電容器的電容器CPl與核心電路CRl之間的通路距離(通路長度)(圖6)減小，因此特別期望如圖3所示，半導(dǎo)體器件SPl和電容器CPl以在安裝板MBl的厚度方向(圖3中的z方向)上相互重疊的方式安裝。
[0065]在圖3所示的示例中，電容器CP2以在安裝板MBl的厚度方向上與半導(dǎo)體器件SPl不重疊的方式布置。在該情況下，為了在安裝板MBl的下表面Mbl上獲得電容器CPl用的空間，優(yōu)先級(jí)相對(duì)較低的電容器CP2以與半導(dǎo)體器件SPl不重疊的方式布置。可選地，電容CP2還有電容器CPl也可以以在安裝板MBl的厚度方向上與半導(dǎo)體器件SPl重疊的方式布置。
[0066]然而，本發(fā)明人發(fā)現(xiàn)下列問題。由于安裝板MBl必須足夠堅(jiān)固以支撐包括半導(dǎo)體器件SPl和電容器CPl的各種電子部件，因此難以進(jìn)行微加工來應(yīng)對(duì)半導(dǎo)體器件SPl尺寸的縮小。
[0067]為了滿足緊湊并功能強(qiáng)大的半導(dǎo)體封裝的要求，很多外部端子必須密集地(換言之，以小間距)布置。圖4示出在以矩陣圖案排列的焊球SB之中的相鄰焊球SB的中心之間的距離設(shè)計(jì)為0.4mm的示例。由于如圖3所示焊球SB接合于安裝板MBl的電極Mpl的每一個(gè),因此在圖5所示的電極Mpl之中的相鄰電極Mpl的中心之間的距離也設(shè)計(jì)為0.4_。
[0068]當(dāng)如上所描述許多外部端子以小間距布置時(shí)，形成用于在安裝板的上表面Ma與下表面Mb之間的電連接的通孔配線THm (圖3)的通孔的直徑(開口直徑)必須足夠小，以防止在相鄰?fù)獠慷俗又g短路。例如，如圖7和圖8所示，與電極Mpl分別地連接的通孔TH2的直徑L2 (圖7)約為0.27 μ m。
[0069]直徑0.27 μ m的通孔TH2例如使用鉆頭(未圖示)來制作。然而，由于如上所描述如圖3所示安裝板MBl的厚度大于配線板3，因此難以制作在厚度方向上穩(wěn)定地貫穿安裝板MBl的小直徑的孔。難以制作在厚度方向上穩(wěn)定地貫穿安裝板MBl小直徑的孔的另一個(gè)原因在于，作為安裝板MBl的基材的絕緣材料NCl是硬質(zhì)材料例如預(yù)浸料。
[0070]因此,如圖3所示,直徑相對(duì)較小的通孔TH2在上表面Ma與下表面Mb之間的，中途終止而不是從上表面Ma到下表面Mb貫穿安裝板MBl。與通孔TH2連接的每一個(gè)電極Mpl在下表面Mb上,經(jīng)由形成在上表面Ma與下表面Mb之間的繞行配線CWl,而與電極Mp2電連接。更具體而言，如圖3所示，直徑比通孔TH2更大的通孔TH3以在安裝板MBl的厚度方向上與半導(dǎo)體器件SPl不重疊的方式形成。通孔TH3的直徑比通孔TH2的直徑更大，例如其為0.35至0.42mm。因?yàn)橥譚H3由于其直徑相對(duì)較大的影響而能夠被制作成在厚度方向上貫穿安裝板MB1，所以其能夠在安裝板MBl的下表面Mb上與電極Mp2連接。繞行配線Cffl與沿著通孔TH3的壁面形成的通孔配線THm以及沿著通孔TH2的壁面形成的通孔配線THm連接。換言之，與通孔TH2連接的電極Mpl經(jīng)由繞行配線CWl和形成在通孔TH3中的THm而與電極Mp2連接。
[0071]如較早前所提到，期望縮短從旁路電容器到消耗電源的電路的通路距離。由此，當(dāng)如圖3所示安裝板MBl的上表面Ma與下表面Mb經(jīng)由繞行配線CWl而連接時(shí)，通道距離比當(dāng)它們不經(jīng)由繞行配線CWl而連接時(shí)更長。其結(jié)果是，電壓供應(yīng)路徑的阻抗成分變得更大，并且電壓波動(dòng)抑制效果變得更小。此外，當(dāng)與旁路電容器連接的電源通路的具體更長時(shí)，通路中的電感更大，并且特別是在高頻電路中，避免抗諧振的影響的余地更小。這里“電感”指代“自感”。
[0072]因此，本發(fā)明人為了至電壓波動(dòng)的影響會(huì)導(dǎo)致嚴(yán)重的特性劣化的核心電路CRl (圖6)的電壓供應(yīng)通路，研究了經(jīng)由在厚度方向上貫穿安裝板MBl的通孔THl而將上表面Ma上的電極MpI與下表面Mb上的電極Mp2連接的技術(shù)。
[0073]在本實(shí)施方式中，在圖5所示的電極MpI之中，供應(yīng)電源電壓給核心電路CRl (圖6)的電源電壓電極Pdl、以及供應(yīng)基準(zhǔn)電壓給核心電路CRl的基準(zhǔn)電壓電極Psl，與形成在直徑比通孔TH2大的通孔THl內(nèi)部的通孔配線THm連接。
[0074]由于相當(dāng)于若干電極Mpl的空間在平面圖中是可用的，因此通孔THl的直徑能夠較大。在圖9所示的示例中，通孔THl的直徑L3比圖7所示的通孔TH2的直徑L2更大，并且其例如為0.35至0.42mm。由于通孔THl的直徑L3相對(duì)較大，所以它們能夠例如通過使用由鉆頭制作通孔的技術(shù)，而以在厚度方向上貫穿安裝板MBl的方式穩(wěn)定形成。因此，如圖3所示，與作為旁路電容器的電容器CPl連接的電極Mp2，可以不經(jīng)由繞行配線CWl而連接于與半導(dǎo)體器件SPl連接的電極Mpl。接著，將描述本實(shí)施方式的細(xì)節(jié)。
[0075]在圖5所示的電極Mpl之中，供應(yīng)電源電壓給核心電路CRl (圖6)的電源電壓電極Pdl彼此相鄰。同樣地，在電極Mpl之中，供應(yīng)基準(zhǔn)電壓核心電路CRl的基準(zhǔn)電壓電極Psl彼此相鄰。換言之，在本實(shí)施方式中，設(shè)置有用于供應(yīng)電壓給核心電路CRl的多個(gè)端子，并且這些端子以聚集的方式布置。如上所描述，期望減小用于在核心電路CRl與旁路電容器之間的連接的電壓供應(yīng)路徑的阻抗成分。如本實(shí)施方式所描述，出于減小電壓供應(yīng)路徑的阻抗成分的觀點(diǎn)，期望設(shè)置供應(yīng)電壓給核心電路CRl的多個(gè)端子。
[0076]如圖10所示，作為電源電壓孔的通孔THld在安裝板MBl的厚度方向上與若干電源電壓電極Pdl中的每一個(gè)的一部分以及電源電壓電極Pd2重疊。形成在通孔(電源電壓孔)THld內(nèi)部的通孔配線(電源電壓配線)THmd沿著通孔THl的壁而形成圓筒狀。因此，若干電源電壓電極Pdl經(jīng)由形成在通孔THld內(nèi)部的通孔配線THmd相互連接。因此，若干電源電壓電極Pdl經(jīng)由形成在通孔THld內(nèi)部的電源電壓通孔配線THmd而與電源電壓電極Pd2電連接。
[0077]另外，如圖10所示，作為基準(zhǔn)電壓孔的通孔THl在安裝板MBl的厚度方向上與若干電源電壓電極Pdl中的每一個(gè)的一部分以及基準(zhǔn)電壓電極Ps2重疊。形成在通孔(基準(zhǔn)電壓孔)內(nèi)部的通孔配線(基準(zhǔn)電壓配線)THms沿著通孔THls的壁而形成圓筒狀。因此，基準(zhǔn)電壓電極Psl經(jīng)由形成在通孔THls內(nèi)部的通孔配線THms相互連接。因此，若干基準(zhǔn)電壓電極Psl經(jīng)由形成在通孔THls內(nèi)部的基準(zhǔn)電壓通孔配線THms而與基準(zhǔn)電壓電極Ps2電連接。
[0078]—種可能的方法是在安裝板MBl的上表面Ma上的所有電極Mpl與圖9所示的若干電源電壓電極Pdl或者基準(zhǔn)電壓電極Psl在結(jié)構(gòu)上相同。如果是這種情況，則會(huì)使安裝板MBl中的所有通孔具有與通孔THl相同的尺寸。然而，一些電極Mpl不需要與貫穿安裝板MBl的通孔THl或者通孔TH3連接。為此，在本實(shí)施方式中，一些電極Mpl具有圖9和圖10所示的結(jié)構(gòu)，而另一些具有圖7和圖8所示的結(jié)構(gòu)。
[0079]如圖6所示，作為電信號(hào)傳輸通路的信號(hào)線SGl與旁路電容器不連接。因此，在圖5所不的電極Mpl之中，用于信號(hào)傳輸?shù)男盘?hào)電極Pgl具有圖7和圖8所不的結(jié)構(gòu)。具體而言，信號(hào)電極Pgl如圖7和圖8所示與通孔(信號(hào)孔)TH2g分別地連接。信號(hào)電極Pgl與形成在通孔TH2g內(nèi)部的通孔配線(信號(hào)配線)THmg分別地電連接。由于如圖3所示每一個(gè)通孔TH2不是貫穿安裝板MB1、而是從上表面Ma延伸至上表面Ma與下表面Mb之間的中途，因此其直徑L2(圖7)能夠小于通孔THl (圖9)的直徑L3。從而，即使當(dāng)若干信號(hào)電極Pgl布置成彼此相鄰時(shí)，相鄰信號(hào)電極Pgl也能夠相互電隔離。被電隔離的信號(hào)電極Pgl與通孔配線THmg分別地電連接。換言之，信號(hào)電極Pgl能夠用作不同電信號(hào)用的傳輸通路，使得接口端子的布置密度增加。
[0080]圖5、圖7和圖8所不的輸入/輸出電路驅(qū)動(dòng)電極Pzl中的每一個(gè)是一對(duì)電極,該對(duì)電極由供應(yīng)電源電壓給輸入/輸出電路CCl (圖6)的電源電壓電極以及供應(yīng)基準(zhǔn)電壓給輸入/輸出電路CCl的基準(zhǔn)電壓電極所構(gòu)成。如上所描述，供應(yīng)驅(qū)動(dòng)電壓給圖6所示的輸入/輸出電路CCl的電路與作為旁路電容器的電容器CP2連接。然而，在輸入/輸出電路CCl中，會(huì)導(dǎo)致特性劣化的電壓波動(dòng)的影響小于核心電路CRl中的。
[0081]為此，在本實(shí)施方式中，在圖5所示的電極Mpl之中，用來供應(yīng)驅(qū)動(dòng)電壓給輸入/輸出電路CCl (圖6)的若干輸入/輸出電路驅(qū)動(dòng)電極Pzl具有如圖7和圖8所示的結(jié)構(gòu)。換言之，如圖7和圖8所示輸入/輸出電路驅(qū)動(dòng)電極Pzl與通孔(輸入/輸出驅(qū)動(dòng)通孔)TH2z分別地連接。同樣地，輸入/輸出電路驅(qū)動(dòng)電極Pzl與形成在通孔TH2z內(nèi)部的通孔配線(輸入/輸出驅(qū)動(dòng)配線)Thmz分別地電連接。由于通孔TH2z的直徑L2小于圖9所示的通孔THl的直徑L3，因此相鄰的輸入/輸出電路驅(qū)動(dòng)電極Pzl能夠相互電隔離。被電隔離的輸入/輸出電路驅(qū)動(dòng)電極Pzl與通孔配線Thmz分別地電連接。換言之，輸入/輸出電路驅(qū)動(dòng)電極Pzl能夠用作不同電信號(hào)用的傳輸通路，使得接口端子的布置密度增加。其結(jié)果是，半導(dǎo)體器件SPl的尺寸能夠更小。
[0082]然而，供應(yīng)驅(qū)動(dòng)電壓給輸入/輸出電路CCl的電路與作為旁路電容器的電容器CP2連接。因此，如果關(guān)注由于輸入/輸出電路驅(qū)動(dòng)電壓的波動(dòng)所致的半導(dǎo)體器件SPl的特性劣化，貝1J輸入/輸出電路驅(qū)動(dòng)電極Pzl中的每一個(gè)可以具有參考圖9和圖10所描述的結(jié)構(gòu)。
[0083]如圖2所示，安裝板MBl的下表面Mb上的圖2所示的每一個(gè)電極Mp2的面積，大于圖5所不的每一個(gè)電極Mpl的面積。在本實(shí)施方式中，圖2所不的電極Mp2和圖5所不的電極Mpl中的每一個(gè)具有圓形平面形狀，并且電極Mp2的直徑大于電極Mpl的直徑。當(dāng)若干電極Mpl如圖9所示的電源電壓電極Pdl或者基準(zhǔn)電壓電極Psl那樣一體化時(shí)，一體化電極的整個(gè)導(dǎo)體圖案面積大于圖2所示的電極Mp2的面積。
[0084]在如圖2所示成對(duì)的并且與電容器CPl連接的、電源電壓電極Pd2與基準(zhǔn)電壓電極Ps2的中心之間的距離L4大于圖7所示的相鄰的電極MpI的中心之間的距離LI。在圖2所示的示例中，距離L4約為1.0至1.2mm。
[0085]如上面所說明的，本實(shí)施方式中的安裝板MBl具有在厚度方向上貫穿安裝板MBl的通孔TH1、和從上表面Ma延伸到上表面Ma與下表面Mb之間的中途而不貫穿安裝板MBl的通孔TH2。因此，即使電極Mpl以小間距布置在上表面Ma上，電極Mp2布置在下表面Mb上的間距能夠根據(jù)電容器CPl的形狀而自由地設(shè)計(jì)。換言之，可以根據(jù)電容器CPl的尺寸來布置電極Mp2，而不是根據(jù)電極Mp2布置的間距來確定電容器CPl的尺寸。因此，在設(shè)計(jì)階段選擇電容器CPl的自由度提高。
[0086]圖7所示的通孔TH2布置在各自的電極MpI的正下方。另一方面，圖9所示的通孔THl跨過若干電極Mpl布置。因此，通孔TH2的中心與通孔THl的中心之間的距離大于相鄰的通孔TH2的中心之間的距離。換言之，信號(hào)通孔TH2g(圖7)與電源電壓或基準(zhǔn)電壓通孔THld或THls (圖9)之間的布置間距(中心之間的距離)，大于相鄰的信號(hào)通孔TH2g之間的布置間距(中心之間的距離)。由于通孔THl與若干電極Mpl連接，因此可以跨過若干電極Mpl在需要的位置布置。其結(jié)果是，電源電壓通孔THld的中心與基準(zhǔn)電壓通孔THls的中心之間的距離，能夠根據(jù)圖2所示的電極Mp2的布置間距來調(diào)節(jié)。
[0087]如圖9所示，若干相鄰電源電壓電極Pdl (若干相鄰基準(zhǔn)電壓電極Psl)經(jīng)由通孔焊區(qū)(導(dǎo)體)THL而連接。通孔焊區(qū)THL是由與電極Mpl相同的材料制成的、呈覆蓋通孔THl狀的導(dǎo)體圖案。
[0088]可以如圖10所示經(jīng)由通孔配線THm而不用如圖9和圖10所示通孔焊區(qū)THL來連接若干電極Mpl。然而，跨過若干電極Mpl的導(dǎo)體圖案的存在，有助于使電學(xué)特性穩(wěn)定化。因此，出于使供應(yīng)電壓以驅(qū)動(dòng)核心電路CRl的通路的電學(xué)特性穩(wěn)定化的觀點(diǎn)，期望經(jīng)由通孔焊區(qū)來連接若干電源電壓電極Pdl (若干基準(zhǔn)電壓電極Psl)。
[0089]如圖8和圖10所示，例如通過使用鍍覆技術(shù)，來將通孔配線THm圓筒狀地形成在通孔THl和TH2內(nèi)部。為了保護(hù)通過鍍覆技術(shù)形成的金屬膜，將絕緣材料例如樹脂嵌入到每一個(gè)圓筒通孔配線THm中。在將絕緣材料嵌入到沿著通孔THl延伸的通孔配線THm中時(shí)，通孔配線THm的電感比在將導(dǎo)體嵌入到整個(gè)通孔THl中以形成通孔配線THm時(shí)更小。因此，特別是對(duì)于高頻電路，為了提高避免抗諧振的影響的余地，期望在通孔配線THm中具有嵌入的絕緣材料。
[0090]如圖2所示，在本實(shí)施方式中，電容器CPl布置在其在厚度方向上與半導(dǎo)體芯片2重疊的區(qū)域。換言之，在安裝板MBl的下表面Mb上的電極Mp2之中，與電容器CPl連接的電源電壓電極Pd2和基準(zhǔn)電壓電極Ps2以在厚度方向上與半導(dǎo)體芯片2重疊的方式布置。因此，如圖5所示，在安裝板MBl的上表面Ma的電極Mpl之中，供應(yīng)電源電壓和基準(zhǔn)電壓給核心電路CRl (圖6)的電源電壓電極Pdl和基準(zhǔn)電壓電極PsI以在厚度方向上與半導(dǎo)體芯片2重疊的方式分別地布置。
[0091]盡管未圖示，但是作為本實(shí)施方式的變形例，圖3所示的電容器CPl以及電源電壓電極Pdl和Pd2和基準(zhǔn)電壓電極Psl和Ps2，可以以在厚度方向上與半導(dǎo)體芯片2不重疊的方式布置。然而，出于縮短電容器CPl與核心電路CRl (圖6)之間的傳輸距離的觀點(diǎn)，期望電容器CPl、電源電壓電極Pdl和Pd2和基準(zhǔn)電壓電極Psl和Ps2以在厚度方向上與半導(dǎo)體芯片2重疊的方式布置。
[0092]另一方面，在圖5所示的電極Mpl之中，至少一些信號(hào)電極Pgl以在厚度方向上與半導(dǎo)體芯片2不重疊的方式布置。由于一些信號(hào)電極Pgl以在厚度方向上與半導(dǎo)體芯片2不重疊的方式布置，因此在與半導(dǎo)體芯片2重疊的區(qū)域中更多空間可用于電源電壓電極Pdl和基準(zhǔn)電壓電極PsI。
[0093]制造電子器件的方法
[0094]接著，將描述參考圖1至圖10所描述的制造電子器件的方法即封裝圖3所示的半導(dǎo)體器件SPl的方法。圖1至圖3所示的半導(dǎo)體器件EDl根據(jù)圖11的流程圖來制造。如圖11所示，根據(jù)本實(shí)施方式的制造電子器件的方法包括，組裝半導(dǎo)體器件的工序(半導(dǎo)體器件組裝工序)、和在安裝板之上安裝完成的半導(dǎo)體器件的工序(半導(dǎo)體器件安裝工序)。半導(dǎo)體器件組裝工序包括檢查安裝的半導(dǎo)體器件的測(cè)試步驟(半導(dǎo)體器件檢查步驟)。可選地，在測(cè)試步驟之前的半導(dǎo)體器件(測(cè)試對(duì)象)組裝步驟，可以稱為半導(dǎo)體器件組裝工序。接著，將在組裝步驟包括測(cè)試步驟的假設(shè)下，說明該方法。
[0095]制造半導(dǎo)體器件的方法(半導(dǎo)體器件組裝工序)
[0096]在半導(dǎo)體器件組裝工序中，待安裝在圖3所示的安裝板MBl之上的半導(dǎo)體器件SPl被組裝。在下面所說明的方法中，準(zhǔn)備具有多個(gè)器件區(qū)域的所謂的多器件板，每一個(gè)該器件區(qū)域相當(dāng)于圖3所示配線板3，并且，在每一個(gè)器件區(qū)域中進(jìn)行組裝。圖12所示的每一個(gè)器件區(qū)域30d相當(dāng)于上面參考圖1、圖3、圖4和圖6所描述的配線板3。根據(jù)需要參考圖1至圖10在下面給出說明。
[0097]1.板準(zhǔn)備步驟
[0098]首先，在板準(zhǔn)備步驟(圖11)中，例如，準(zhǔn)備圖12所示的配線板30。圖12是示出在板準(zhǔn)備步驟(圖11)中準(zhǔn)備的配線板的整體結(jié)構(gòu)的平面圖。如圖12所示，在該步驟中所準(zhǔn)備的配線板30具有在框(外框)30f的內(nèi)部以矩陣圖案布置的多個(gè)器件區(qū)域30d。器件區(qū)域30d中的每一個(gè)相當(dāng)于圖3所示的配線板3。配線板30稱為多器件板，其具有多個(gè)器件區(qū)域30d和器件區(qū)域30c之間的切斷線(切斷區(qū)域)。像這樣的具有多個(gè)器件區(qū)域30d的多器件板的使用提高了制造效率。
[0099]在該步驟準(zhǔn)備的配線板30上預(yù)先形成參考圖1、圖3、圖4和圖6上面所描述的組成構(gòu)件，盡管，還未安裝圖3所示的半導(dǎo)體芯片2，還未連接焊球SB，并且還未形成樹脂4。因此,不重復(fù)對(duì)這些組成構(gòu)件的描述。
[0100]2.芯片安裝步驟
[0101]接著，在芯片安裝步驟(圖11)中，如圖3所示，在作為配線板30(圖12)的芯片安裝表面的上表面3a之上安裝半導(dǎo)體芯片2。將半導(dǎo)體芯片2的半導(dǎo)體元件與形成在前表面2a上的多個(gè)焊盤(電極、電極焊盤)2pd連接。
[0102]在該步驟中，在每一個(gè)器件區(qū)域30d之上安裝半導(dǎo)體芯片2(圖12)。在本實(shí)施方式中，如圖3所示通過使支承焊盤2pd的前表面2a面向芯片安裝表面(上表面3a)的倒裝芯片接合方法，來將半導(dǎo)體芯片2安裝在配線板3之上。為此，將作為倒裝芯片接合用的導(dǎo)電構(gòu)件的多個(gè)凸點(diǎn)電極2bp與半導(dǎo)體芯片2的焊盤2pd分別地連接。在該步驟中，將半導(dǎo)體芯片2的焊盤經(jīng)由凸點(diǎn)電極2bp而與配線板3的接合指件3f電連接。
[0103]3.密封步驟
[0104]接著，在密封步驟中，將半導(dǎo)體2和配線板3電連接的區(qū)域被密封。在本實(shí)施方式中，如圖3所示，將樹脂4供應(yīng)至在半導(dǎo)體芯片2與配線板30 (圖12)之間的間隙，以將半導(dǎo)體芯片2與配線板30的電連接(凸點(diǎn)電極2bp)的周圍的區(qū)域密封。
[0105]4.焊球安裝步驟
[0106]接著，在焊球安裝步驟(圖11)中，將多個(gè)焊球SB附著于作為安裝表面的配線板3的下表面3b。在該步驟中，將焊球SB放置在圖3所示的焊區(qū)3g之上，并且進(jìn)行回流焊接(在加熱至使接合用焊料熔融之后，完成冷卻)。結(jié)果，將焊區(qū)3g與焊球接合。
[0107]5.分割(dice)步驟
[0108]接著，在分割步驟(圖11)中，沿著為器件區(qū)域30d(圖12)劃界的切斷線30c，來切斷配線板30。結(jié)果，將作為多器件板的配線板30分開(切分)為作為單塊的器件區(qū)域30d，以獲得多個(gè)半導(dǎo)體器件SPl。
[0109]6.測(cè)試步驟
[0110]接著，在測(cè)試步驟(半導(dǎo)體器件檢查步驟)(圖11)中，進(jìn)行必要的檢驗(yàn)和測(cè)試，例如外觀檢查和電學(xué)測(cè)試。當(dāng)在測(cè)試步驟中進(jìn)行電學(xué)測(cè)試時(shí)，可以將與上述安裝板的配線布局相關(guān)的技術(shù)，應(yīng)用于測(cè)試板。稍后將詳細(xì)描述將上述技術(shù)應(yīng)用于測(cè)試板的實(shí)施方式，作為上述技術(shù)的變形例。
[0111]半導(dǎo)體器件安裝工序
[0112]在半導(dǎo)體器件安裝工序(圖11)中，如圖3所示，將半導(dǎo)體器件SPl安裝在作為半導(dǎo)體封裝安裝表面的安裝板MBl上表面Ma之上。已經(jīng)參考圖1至圖10描述了該工序所準(zhǔn)備的安裝板MB1，并且這里不重復(fù)其描述。
[0113]通過將作為基材的絕緣材料NCl的兩個(gè)配線基板經(jīng)由絕緣接合層NC2接合在一起，來制作圖3所示的安裝板MB1。例如通過使用鉆頭，來在具有上表面Ma的配線基板中預(yù)先制作通孔TH2以及在通孔TH2中的通孔配線THm。另一方面，例如通過使用直徑比用于在將兩個(gè)配線板接合在一起之后制作通孔TH2的鉆頭更大的鉆頭，來制作通孔THl和TH3以及在通孔THl和TH3中的通孔配線THm。
[0114]通過回流焊接步驟，可以在該半導(dǎo)體器件安裝工序之前或者之后或者同時(shí)，在該工序中安裝圖2所示的電容器CPl和電容器CP2。下文將基于以下假設(shè)給出本實(shí)施方式中的半導(dǎo)體安裝工序的示例:在該步驟之前，圖2所示的電容器CPl和電容器CP2被預(yù)先安裝在安裝板的下表面Mb上。
[0115]在該工序中，如圖3所示，在作為半導(dǎo)體器件SPl安裝表面的下表面3b面向安裝板MBl的上表面Ma的情況下，將焊球SB與電極Mpl分別地電連接。圖4所示的焊球SB的中心之間的距離，等于圖5所示的電極Mpl的中心之間的距離。因此，在該工序中，可以調(diào)節(jié)安裝板MBl和半導(dǎo)體器件SPl的位置，從而使得焊球SB放置在各自的電極Mpl之上。
[0116]為了確保焊球和電極Mpl容易接合在一起，期望在電極Mpl的每一個(gè)露出面上形成焊料構(gòu)件。當(dāng)在電極Mpl的每一個(gè)露出面上形成焊料構(gòu)件時(shí)，提高了焊球SB的潤濕性。
[0117]利用上面的步驟，完成上述的電子器件。
[0118]變形例
[0119]目前本發(fā)明人所做的發(fā)明已經(jīng)參考其優(yōu)選實(shí)施方式被具體說明。然而，本發(fā)明不限定于此，并且顯而易見的是，在不偏離其要旨和范圍下，可以以各種方式修改這些細(xì)節(jié)。
[0120]變形例I
[0121]在前述實(shí)施方式中，將本發(fā)明中的技術(shù)應(yīng)用于將半導(dǎo)體器件SPl安裝在安裝板MBl之上所得到的電子器件EDI。作為前述實(shí)施方式的變形例，可以將該技術(shù)應(yīng)用于在用于電學(xué)測(cè)試?yán)绨雽?dǎo)體器件功能性測(cè)試的步驟中使用的測(cè)試板TB1。接著，將描述將該技術(shù)應(yīng)用于測(cè)試步驟的實(shí)施方式。圖13是在測(cè)試步驟(圖11)中的放置在測(cè)試器件之上的半導(dǎo)體器件的重要組成部分的放大截面圖。圖14是圖13所示的測(cè)試插座的容納部的半導(dǎo)體封裝支承表面的平面圖。
[0122]在下面給出的說明中，如圖13所示，指定在檢查之前的半導(dǎo)體器件SPl作為測(cè)試對(duì)象SP2,以便從已經(jīng)經(jīng)過檢查的產(chǎn)品區(qū)分在制品(work in process)。測(cè)試對(duì)象SP2與前述的實(shí)施方式中的半導(dǎo)體器件SPl在結(jié)構(gòu)上相同，并且這里不重復(fù)其描述。
[0123]測(cè)試步驟(圖11)包括如圖13所示將電流應(yīng)用于組裝的測(cè)試對(duì)象SP2的電學(xué)測(cè)試，例如連續(xù)性測(cè)試、電學(xué)特性測(cè)試或者功能性測(cè)試。作為在組裝半導(dǎo)體器件之后的高溫測(cè)試，進(jìn)行稱為“預(yù)燒(burn-1n) ”的加速測(cè)試，并且在一些情況下，預(yù)燒包括簡單的電學(xué)測(cè)試?yán)邕B續(xù)性測(cè)試。然而，本變形例中的電學(xué)測(cè)試步驟不同于預(yù)燒。預(yù)燒是通過利用應(yīng)用熱和電壓的加速來檢測(cè)并且排除半導(dǎo)體器件的早期故障的步驟，并且其目的在于增強(qiáng)在最后檢查中檢測(cè)出早期故障模式缺陷的能力。因此，在預(yù)燒中，一般在約125°C的環(huán)境下，將比預(yù)期使用產(chǎn)品的電壓更高的電壓應(yīng)用于半導(dǎo)體器件幾小時(shí)至十小時(shí)。另一方面，在根據(jù)本變形例的電學(xué)測(cè)試中，進(jìn)行測(cè)試以檢驗(yàn)如設(shè)計(jì)那樣的電學(xué)特性是否實(shí)現(xiàn)為在產(chǎn)品規(guī)格內(nèi)。
[0124]在根據(jù)本變形例的電學(xué)測(cè)試步驟中，首先如圖13所示在測(cè)試板TBl的測(cè)試插座TSl中容納并且固定測(cè)試對(duì)象SP2。在圖13所示的示例中，測(cè)試板TBl包括前述實(shí)施方式中的安裝板MBl、固定在安裝板MBl的上表面(測(cè)試插座形成表面)Ma上的測(cè)試插座TSl、以及安裝在安裝板MBl的下表面上的電容器CPl。
[0125]測(cè)試插座TSl具有固定測(cè)試對(duì)象SP2、并且將測(cè)試對(duì)象SP2與安裝板MBl電連接的功能。更具體而言，測(cè)試插座TSl包括容納測(cè)試對(duì)象SP2的容納部SKl，作為半導(dǎo)體封裝，以及布置在容納部SKl中的多個(gè)測(cè)試引腳(測(cè)試端子)Tpl。將測(cè)試插座TSl以在厚度方向上在安裝板MBl的上表面Ma上與電極Mpl重疊的方式固定，并且測(cè)試引腳Tpl與電極Mpl電連接。
[0126]在平面圖中，容納部SKl在中心處具有凹陷，并且將測(cè)試對(duì)象SP2保持在有凹陷的保持表面(半導(dǎo)體封裝保持表面)SK2上?？梢砸愿鞣N方式保持測(cè)試對(duì)象SP2 ;在圖13所示的示例中，通過使用固定具SK3向下保持住測(cè)試對(duì)象SP2來在容納部SKl中固定測(cè)試對(duì)象 SP2。
[0127]如圖14所示，在容納部SKl的保持表面SK2中制作多個(gè)通孔Tph，并且多個(gè)測(cè)試引腳Tpl布置在各自的通孔Tph中。布置通孔Tph為在厚度方向上與各自的電極Mpl重疊(圖5)，并且如圖13所示，通孔Tph貫穿容納部SKl以及在容納部SKl與安裝板MBl之間布置的間隔構(gòu)件SK4。將每個(gè)通孔Tph中的測(cè)試引腳Tpl的一端與電極Mpl連接，并且測(cè)試引腳Tpl的另一端從容納部SKl的保持表面SK2突出。因此，通孔Tph中的測(cè)試引腳Tpl能夠?qū)⒆鳛闇y(cè)試對(duì)象SP2的外部端子的焊球SB與安裝板MBl的電極Mpl電連接。
[0128]如圖13所示意性示出，將安裝板MBl與具有電學(xué)測(cè)試用的測(cè)試電路的測(cè)試儀TCl電連接。在根據(jù)本變形例的電學(xué)測(cè)試步驟中，從測(cè)試儀TCl供應(yīng)測(cè)試信號(hào)和驅(qū)動(dòng)電壓，用于對(duì)測(cè)試對(duì)象SP2進(jìn)行電學(xué)測(cè)試。
[0129]在電學(xué)測(cè)試中，當(dāng)從作為旁路電容器的電容器CPl到消耗用于驅(qū)動(dòng)的DC電壓的電路(例如圖6所示的核心電路CRl)的距離更長時(shí)，如結(jié)合前述實(shí)施方式更早前說明的那樣，電壓供應(yīng)通路的阻抗成分變得更大，并且電壓波動(dòng)抑制效果變得更小。此外，當(dāng)與旁路電容器連接的電源通路的距離更大時(shí)，該通路中的電感變得更大，并且特別是在高頻電路中，避免抗諧振的影響的余地變得更小。其結(jié)果是，在電學(xué)測(cè)試步驟中，可能得不到適當(dāng)?shù)慕Y(jié)果，取決于電壓波動(dòng)或抗諧振的影響程度。
[0130]在本變形例中，測(cè)試板TBl的安裝板MBl與前述實(shí)施方式中的具有相同的結(jié)構(gòu)從而提高電學(xué)測(cè)試步驟中的可靠性。
[0131]變形例2
[0132]前述實(shí)施方式涉及所謂的BGA(球柵陣列)半導(dǎo)體封裝，其中多個(gè)焊球SB以矩陣圖案布置在配線板的安裝表面上。然而，存在許多種半導(dǎo)體封裝結(jié)構(gòu)。圖15至圖17是示出圖3所示的半導(dǎo)體器件的修改版本的截面圖。
[0133]例如，在圖15所示的半導(dǎo)體器件中，沒有焊球(圖3)與其連接，并且在作為安裝表面的配線板3下表面3b上，從絕緣膜SR露出多個(gè)焊區(qū)3g。這種半導(dǎo)體封裝稱為LGA (焊區(qū)網(wǎng)格陣列)半導(dǎo)體封裝。前述實(shí)施方式中所使用的技術(shù)能夠應(yīng)用于LGA半導(dǎo)體封裝。一些LGA半導(dǎo)體封裝在的焊區(qū)3g的表面上使用不是像焊球那樣呈球狀的薄焊料構(gòu)件。在該情況下，薄焊料構(gòu)件對(duì)應(yīng)于前述實(shí)施方式中的外部端子。
[0134]作為前述實(shí)施方式的變形例2的第二示例，圖16所示的半導(dǎo)體器件SP4不包括像圖3所示的半導(dǎo)體器件SPl那樣的配線板3。半導(dǎo)體器件SP4具有再布線層RDL，該再布線層RDL包括面向半導(dǎo)體芯片2的上表面3a、作為安裝表面的下表面3b、形成在下表面3b上的多個(gè)焊區(qū)3g、以及將焊區(qū)3g與半導(dǎo)體芯片2的焊盤2pd電連接的多個(gè)配線(再布線配線)。
[0135]具體而言，再布線層RDL包括覆蓋半導(dǎo)體芯片2的前表面2a的絕緣膜(聚酰亞胺膜)PII。絕緣膜PIl具有多個(gè)開口，并且多個(gè)焊盤2pd在各自的開口中露出。再布線層RDL包括相當(dāng)于前述實(shí)施方式中的配線3d的再布線配線RDw。再布線配線RDw布置在與面向半導(dǎo)體芯片2的絕緣膜PIl表面相對(duì)的絕緣膜PIl表面上。
[0136]在圖16所示的示例中，每個(gè)再布線配線RDw有一部分是焊區(qū)3g。再布線配線RDw也位于絕緣膜PIl中的開口內(nèi)部，并且在開口內(nèi)部，再布線配線RDw與半導(dǎo)體芯片2的焊盤2pd電連接。絕緣膜PIl和再布線配線RDw被絕緣膜(聚酰亞胺膜)PI2覆蓋。絕緣膜PI2具有多個(gè)開口，并且在每個(gè)開口中，再布線配線RDw的相當(dāng)于焊區(qū)3g的一部分從絕緣膜PI2露出。
[0137]焊區(qū)3g與多個(gè)焊球SB連接。盡管未圖示，但是焊球SB在平面圖中以陣列圖案排列，例如像圖4所示的配線板3的下表面3b那樣。半導(dǎo)體器件SP4的外部端子定位成，在平面圖中與半導(dǎo)體芯片2的焊盤2pd不同。
[0138]簡言之，再布線層RDL充當(dāng)發(fā)揮配線板(中介器)，其將半導(dǎo)體芯片2的焊盤2pd與在平面圖中定位不同于焊盤2pd的外部端子(焊區(qū)3g或者焊球SB)電連接。
[0139]在半導(dǎo)體芯片制造工序中，再布線層RDL形成在分割半導(dǎo)體晶片之前。作為半導(dǎo)體器件SP4的這樣的半導(dǎo)體封裝稱為WPP (晶片加工封裝)。再布線層RDL可以使用半導(dǎo)體元件形成技術(shù)來形成。這意味著易于應(yīng)用微加工技術(shù)，并且封裝厚度能夠比當(dāng)配線板3(圖3)與半導(dǎo)體芯片2分開設(shè)置時(shí)要小。由于再布線層RDL的平面尺寸與半導(dǎo)體芯片2的平面尺寸相同，因此半導(dǎo)體器件SP4可以小于圖3所示的半導(dǎo)體器件SP1。根據(jù)前述實(shí)施方式的技術(shù)可以應(yīng)用于WPP半導(dǎo)體封裝。
[0140]作為變形例2的第三示例，圖17所示的半導(dǎo)體器件SP5與圖3所示的半導(dǎo)體器件SPl的不同點(diǎn)在于:使用所謂的面朝上安裝方法，其中半導(dǎo)體芯片2的背表面2b面向配線板3的上表面3a。當(dāng)使用面朝上安裝方法時(shí)，接合指件3f以在厚度方向上與半導(dǎo)體芯片2不重疊的方式布置，即布置在半導(dǎo)體芯片2周圍并且焊盤2pd與接合指件3f經(jīng)由接線BW電連接。為了保護(hù)用于在半導(dǎo)體芯片2與配線板3之間的電連接的接線BW，使樹脂4成型以便覆蓋半導(dǎo)體芯片2、接線BW和接合指件3f。根據(jù)前述實(shí)施方式的技術(shù)可以應(yīng)用于應(yīng)用了面朝上安裝方法的半導(dǎo)體封裝。
[0141]對(duì)于半導(dǎo)體器件SP，在半導(dǎo)體器件安裝步驟(圖11)之后進(jìn)行接線接合步驟。在密封步驟中，用樹脂4密封半導(dǎo)體器件2、接線BW和接合指件3f。
[0142]盡管未圖示，但是根據(jù)前述實(shí)施方式的技術(shù)不僅如圖4所示可以應(yīng)用于面積陣列(area array)半導(dǎo)體封裝，還可以應(yīng)用于在安裝表面的外圍上布置有外部端子的所謂的外圍型半導(dǎo)體封裝。然而，在外圍型半導(dǎo)體封裝中，在布置有外部端子的區(qū)域的內(nèi)部，存在沒有布置外部端子的區(qū)域。這意味著大直徑通孔THl用的空間可以容易地獲得。因此，考慮到如圖3和圖9所示地準(zhǔn)備大直徑通孔THl用的空間的難度，根據(jù)前述實(shí)施方式的技術(shù)對(duì)面積陣列半導(dǎo)體封裝特別地有效。
[0143]變形例3
[0144]盡管前述實(shí)施方式如圖2所示具有兩個(gè)電容器CPI和一個(gè)電容器CP2，但是電容器CPl或CP2的數(shù)目沒有限定。例如，當(dāng)半導(dǎo)體芯片2包括許多電路時(shí)，需要有向電路供應(yīng)驅(qū)動(dòng)電壓的電路。在該情況下，希望每個(gè)電壓供應(yīng)電路都包括電容器CPl或電容器CP2。此夕卜，對(duì)于其特性容易由于電壓波動(dòng)的影響而劣化的電路，期望通過形成在較大直徑的通孔THl內(nèi)部的通孔配線THm(如圖3所示的與電容器CPl連接的通孔配線)來供應(yīng)電壓。
[0145]變形例4
[0146]在前述實(shí)施方式中，在電極Mpl之中，四個(gè)電源電壓電極Pdl (四個(gè)基準(zhǔn)電壓電極Psl)與一個(gè)通孔THl連接，如圖9所示。然而，與一個(gè)通孔THl連接的電極Mpl的數(shù)目不限定于四個(gè)，并且可以改變。在圖18所示的變形例的示例中，在電極Mpl之中，兩個(gè)電源電壓電極Pdl (兩個(gè)基準(zhǔn)電壓電極Psl)與一個(gè)通孔THl連接。在該情況下，為了防止通孔TH意外地與另一種電極Mpl連接，期望通孔THl布置在布置有多個(gè)電極Mpl的區(qū)域的外圍。如果存在圖5所示的電極Mpl不以規(guī)律的間隔布置、并且布置間距相對(duì)較大的區(qū)域，則期望通孔THl布置在該區(qū)域中。如果通孔TH這樣布置，就防止了其與另一種電極Mpl意外連接。
[0147]變形例5
[0148]可以在不偏離本發(fā)明的技術(shù)想法的主旨的情況下，組合任何前述實(shí)施方式的上述變形例。
【權(quán)利要求】
1.一種電子器件,包括: 第一配線板，具有第一表面、形成在所述第一表面之上的多個(gè)第一電極、與所述第一表面相對(duì)的第二表面、形成在所述第二表面之上的多個(gè)第二電極、以及從所述第一表面和所述第二表面中的一個(gè)表面延伸到另一個(gè)表面的多個(gè)孔； 半導(dǎo)體封裝，包括半導(dǎo)體芯片、與所述半導(dǎo)體芯片電連接的第二配線板、以及形成在所述第二配線板的安裝表面之上的多個(gè)外部端子，所述半導(dǎo)體封裝固定于所述第一配線板的所述第一表面；以及 電容器，具有第一端子和第二端子，并且安裝在所述第一配線板的所述第二表面之上， 其中所述半導(dǎo)體封裝的所述外部端子與所述第一配線板的所述第一電極分別地電連接， 其中所述電容器的所述第一端子和所述第二端子分別與在所述第一配線板的所述第二電極之中的第一端子電極和第二端子電極電連接， 其中所述第一配線板的厚度大于所述第二配線板的厚度， 其中所述第一電極包括多個(gè)電源電壓第一電極、多個(gè)基準(zhǔn)電壓第一電極、和多個(gè)信號(hào)第一電極， 其中所述孔包括電源電壓孔、基準(zhǔn)電壓孔、和多個(gè)信號(hào)孔， 其中所述電源電壓孔和所述基準(zhǔn)電壓孔中的每個(gè)孔的直徑大于每個(gè)所述信號(hào)孔的直徑， 其中在平面圖中，所述電源電壓孔與每個(gè)所述電源電壓第一電極的一部分以及所述第一端子電極重疊， 其中在平面圖中，所述基準(zhǔn)電壓孔與每個(gè)所述基準(zhǔn)電壓第一電極的一部分以及所述第二端子電極重疊， 其中所述電源電壓第一電極經(jīng)由形成在所述電源電壓孔內(nèi)部的電源電壓配線而相互連接， 其中所述基準(zhǔn)電壓第一電極經(jīng)由形成在所述基準(zhǔn)電壓孔內(nèi)部的基準(zhǔn)電壓配線而相互連接， 其中所述信號(hào)第一電極相互分離， 其中每個(gè)所述電源電壓第一電極經(jīng)由所述電源電壓配線而與所述第一端子電極電連接，以及 其中每個(gè)所述基準(zhǔn)電壓第一電極經(jīng)由所述基準(zhǔn)電壓配線而與所述第二端子電極電連接。
2.根據(jù)權(quán)利要求1所述的電子器件， 其中所述第一配線板的所述第一電極以矩陣圖案布置在所述第一配線板的所述第一表面之上，以及 其中所述半導(dǎo)體封裝的所述外部端子以矩陣圖案布置在所述第二配線板的所述安裝表面之上。
3.根據(jù)權(quán)利要求1所述的電子器件，其中在所述第一電極之中，所述電源電壓第一電極和所述基準(zhǔn)電壓第一電極以在所述第一配線板的厚度方向上與所述半導(dǎo)體芯片重疊的方式布置。
4.根據(jù)權(quán)利要求3所述的電子器件，其中在所述第一電極之中的所述信號(hào)第一電極以在所述半導(dǎo)體芯片的厚度方向上與所述半導(dǎo)體芯片不重疊的方式布置。
5.根據(jù)權(quán)利要求1所述的電子器件， 其中所述電源電壓配線在所述第一配線板的厚度方向上沿著所述電源電壓孔的壁表面延伸， 其中所述基準(zhǔn)電壓配線在所述第一配線板的厚度方向上沿著所述基準(zhǔn)電壓孔的壁表面延伸，以及 其中絕緣材料嵌入在所述電源電壓配線和所述基準(zhǔn)電壓配線中的每個(gè)配線的內(nèi)部。
6.根據(jù)權(quán)利要求1所述的電子器件，其中所述信號(hào)孔與所述電源電壓孔之間的布置間距、以及所述信號(hào)孔與所述基準(zhǔn)電壓孔之間的布置間距，大于所述信號(hào)孔中的相鄰孔之間的布置間距。
7.根據(jù)權(quán)利要求1所述的電子器件，其中每個(gè)所述第二電極的面積大于每個(gè)所述第一電極的面積。
8.根據(jù)權(quán)利要求1所述的電子器件， 其中所述電源電壓第一電極彼此相鄰并且經(jīng)由填充所述電源電壓孔的導(dǎo)體而連接，以及 其中所述基準(zhǔn)電壓第一電極彼此相鄰并且經(jīng)由填充所述基準(zhǔn)電壓孔的導(dǎo)體而連接。
9.根據(jù)權(quán)利要求1所述的電子器件， 其中所述半導(dǎo)體芯片包括第一電路和輸入/輸出電路，所述輸入/輸出電路從所述第一電路接收電信號(hào)或者向所述第一電路發(fā)送電信號(hào)，以及 其中所述電容器是旁路電容器，所述旁路電容器與用于將電源電壓供應(yīng)給所述第一電路的通路和用于將基準(zhǔn)電壓供應(yīng)給所述第一電路的通路連接。
10.根據(jù)權(quán)利要求1所述的電子器件，其中所述半導(dǎo)體芯片安裝在所述第二配線板的芯片安裝表面之上，所述芯片安裝表面與所述第二配線板的所述安裝表面相對(duì)。
11.一種測(cè)試板，包括: 第一配線板，具有第一表面、形成在所述第一表面之上的多個(gè)第一電極、與所述第一表面相對(duì)的第二表面、形成在所述第二表面之上的多個(gè)第二電極、以及從所述第一表面和所述第二表面中的一個(gè)表面延伸到另一個(gè)表面的多個(gè)孔； 測(cè)試插座，具有用于容納半導(dǎo)體封裝的容納部、和布置在所述容納部中的多個(gè)測(cè)試端子，所述測(cè)試插座固定于所述第一配線板的所述第一表面；以及 電容器，具有第一端子和第二端子，并且安裝在所述第一配線板的所述第二表面之上，其中所述測(cè)試插座的所述測(cè)試端子與所述第一配線板的所述第一電極分別地電連接，其中所述電容器的所述第一端子和所述第二端子分別與在所述第一配線板的所述第二電極之中的第一端子電極和第二端子電極電連接， 其中所述第一電極包括多個(gè)電源電壓第一電極、多個(gè)基準(zhǔn)電壓第一電極、和多個(gè)信號(hào)第一電極， 其中所述孔包括電源電壓孔、基準(zhǔn)電壓孔、和多個(gè)信號(hào)孔， 其中所述電源電壓孔和所述基準(zhǔn)電壓孔中的每個(gè)孔的直徑大于每個(gè)所述信號(hào)孔的直徑， 其中在平面圖中，所述電源電壓孔與每個(gè)所述電源電壓第一電極的一部分以及所述第一端子電極重疊， 其中在平面圖中，所述基準(zhǔn)電壓孔與每個(gè)所述基準(zhǔn)電壓第一電極的一部分以及所述第二端子電極重疊， 其中所述電源電壓第一電極經(jīng)由形成在所述電源電壓孔內(nèi)部的電源電壓配線而相互連接， 其中所述基準(zhǔn)電壓第一電極經(jīng)由形成在所述基準(zhǔn)電壓孔內(nèi)部的基準(zhǔn)電壓配線而相互連接， 其中所述信號(hào)第一電極相互分離， 其中每個(gè)所述電源電壓第一電極經(jīng)由所述電源電壓配線而與所述第一端子電極電連接，以及 其中每個(gè)所述基準(zhǔn)電壓第一電極經(jīng)由所述基準(zhǔn)電壓配線而與所述第二端子電極電連接。
12.根據(jù)權(quán)利要求11所述的測(cè)試板， 其中所述第一配線板的所述第一電極以矩陣圖案布置在所述第一配線板的所述第一表面之上，以及 其中所述測(cè)試插座的所述測(cè)試端子以矩陣圖案布置在所述容納部中。
13.根據(jù)權(quán)利要求11所述的測(cè)試板， 其中所述電源電壓配線在所述第一配線板的厚度方向上沿著所述電源電壓孔的壁表面延伸， 其中所述基準(zhǔn)電壓配線在所述第一配線板的厚度方向上沿著所述基準(zhǔn)電壓孔的壁表面延伸，以及 其中絕緣材料嵌入在所述電源電壓配線和所述基準(zhǔn)電壓配線中的每個(gè)配線的內(nèi)部。
14.根據(jù)權(quán)利要求11所述的測(cè)試板，其中所述信號(hào)孔與所述電源電壓孔之間的布置間距、以及所述信號(hào)孔與所述基準(zhǔn)電壓孔之間的布置間距，大于所述信號(hào)孔中的相鄰孔之間的布置間距。
15.根據(jù)權(quán)利要求11所述的測(cè)試板，其中每個(gè)所述第二電極的面積大于每個(gè)所述第一電極的面積。
16.根據(jù)權(quán)利要求11所述的測(cè)試板， 其中所述電源電壓第一電極彼此相鄰并且經(jīng)由填充所述電源電壓孔的導(dǎo)體而連接，以及 其中所述基準(zhǔn)電壓第一電極彼此相鄰并且經(jīng)由填充所述基準(zhǔn)電壓孔的導(dǎo)體而連接。
17.根據(jù)權(quán)利要求11所述的測(cè)試板， 其中容納在所述容納部中的所述半導(dǎo)體封裝具有半導(dǎo)體芯片、與所述半導(dǎo)體芯片電連接的第二配線板、形成在所述第二配線板的安裝表面之上的多個(gè)焊區(qū)、以及與所述焊區(qū)連接的多個(gè)外部端子，以及 其中所述第一配線板的厚度大于所述第二配線板的厚度。
18.一種半導(dǎo)體器件制造方法，包括下列步驟: (a)準(zhǔn)備具有安裝表面的第一配線板； (b)將所述第一配線板與半導(dǎo)體芯片電連接并且，半導(dǎo)體封裝；以及(C)將所述半導(dǎo)體封裝容納在測(cè)試板中的測(cè)試插座的容納部中，將布置在所述測(cè)試插座的所述容納部中的多個(gè)測(cè)試端子與形成在所述第一配線板的所述安裝表面之上的多個(gè)外部端子電連接，并且對(duì)所述半導(dǎo)體封裝進(jìn)行電學(xué)測(cè)試， 所述測(cè)試板，包括: 第二配線板，具有第一表面、形成在所述第一表面之上的多個(gè)第一電極、與所述第一表面相對(duì)的第二表面、形成在所述第二表面之上的多個(gè)第二電極、以及從所述第一表面和所述第二表面中的一個(gè)表面延伸到另一個(gè)表面的多個(gè)孔； 所述測(cè)試插座，具有用于容納所述半導(dǎo)體封裝的容納部、以及布置在所述容納部中的所述測(cè)試端子，所述測(cè)試插座固定在所述第二配線板的所述第一表面之上；以及 電容器，具有第一端子和第二端子，并且安裝在所述第二配線板的所述第二表面之上，其中所述測(cè)試插座的所述測(cè)試端子與所述第二配線板的所述第一電極分別地電連接，其中所述電容器的所述第一端子和所述第二端子與在所述第二配線板的所述第二電極之中的第一端子電極和第二端子電極電分別地連接， 其中所述第一電極包括多個(gè)電源電壓第一電極、多個(gè)基準(zhǔn)電壓第一電極、和多個(gè)信號(hào)第一電極， 其中所述孔包括電源電壓孔、基準(zhǔn)電壓孔、和多個(gè)信號(hào)孔， 其中所述電源電壓孔和所述基準(zhǔn)電壓孔中的每個(gè)孔的直徑大于每個(gè)所述信號(hào)孔的直徑， 其中在平面圖中，所述電源電壓孔與每個(gè)所述電源電壓第一電極的一部分以及所述第一端子電極重疊， 其中在平面圖中，所述基準(zhǔn)電壓孔與每個(gè)所述基準(zhǔn)電壓第一電極的一部分以及所述第二端子電極重疊， 其中所述電源電壓第一電極經(jīng)由形成在所述電源電壓孔內(nèi)部的電源電壓配線而相互連接， 其中所述基準(zhǔn)電壓第一電極經(jīng)由形成在所述基準(zhǔn)電壓孔內(nèi)部的基準(zhǔn)電壓配線而相互連接， 其中所述信號(hào)第一電極彼此分離， 其中每個(gè)所述電源電壓第一電極經(jīng)由所述電源電壓配線而與所述第一端子電極電連接，以及 其中每個(gè)所述基準(zhǔn)電壓第一電極經(jīng)由所述基準(zhǔn)電壓配線而與所述第二端子電極電連接。
【文檔編號(hào)】H01L23/498GK104517933SQ201410505112
【公開日】2015年4月15日 申請(qǐng)日期:2014年9月26日 優(yōu)先權(quán)日:2013年9月26日
【發(fā)明者】久保光之, 山田純一, 本間浩史 申請(qǐng)人:瑞薩電子株式會(huì)社