半導(dǎo)體器件及其制造方法
【專利摘要】本公開涉及半導(dǎo)體器件及其制造方法。半導(dǎo)體器件的性能得到了改善。半導(dǎo)體器件具有在像素區(qū)域中形成的光電二極管和轉(zhuǎn)移晶體管。此外，半導(dǎo)體器件具有在外圍電路區(qū)域中形成的第二晶體管。轉(zhuǎn)移晶體管包括第一柵電極以及由在第一柵電極上方形成的厚的硬掩模膜形成的膜部件。第二晶體管包括第二柵電極、源極/漏極區(qū)域、在第二柵電極的上表面以及源極/漏極區(qū)域的上表面處形成的硅化物層。
【專利說明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]2013年9月13日提交的日本專利申請N0.2013-190808的公開內(nèi)容，包括說明書、附圖和摘要，通過引用整體合并于此。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及半導(dǎo)體器件及其制造方法，并且優(yōu)選適用于包括例如固態(tài)圖像感測元件的半導(dǎo)體器件及其制造方法。

【背景技術(shù)】
[0004]作為固態(tài)圖像感測元件，已經(jīng)發(fā)展了使用CMOS (互補金屬氧化物半導(dǎo)體)的CMOS圖像傳感器。CMOS圖像傳感器包括多個像素，每個像素具有光電二極管和轉(zhuǎn)移晶體管。在半導(dǎo)體襯底的像素區(qū)域形成光電二極管和轉(zhuǎn)移晶體管。另一方面，在半導(dǎo)體襯底的外圍電路區(qū)域，有用于形成邏輯電路的晶體管，即，邏輯晶體管。
[0005]包括作為固態(tài)圖像感測元件的CMOS圖像傳感器的半導(dǎo)體器件的制造步驟具有向半導(dǎo)體襯底中摻入離子的步驟，以在像素區(qū)域形成光電二極管。在離子摻入步驟中，例如，向在半導(dǎo)體襯底的上表面一側(cè)形成的P型講中，例如，從半導(dǎo)體襯底的上表面一側(cè)摻入η型雜質(zhì)離子，由此在P型阱內(nèi)部形成η型阱。這導(dǎo)致具有在P型阱和η型阱之間的ρη結(jié)的光電二極管的形成。
[0006]此外，包括CMOS圖像傳感器的半導(dǎo)體器件的制造步驟具有在像素區(qū)域和外圍電路區(qū)域中形成硅化物層的步驟。在硅化物層形成步驟中，在像素區(qū)域中形成光電二極管之后，在外圍電路區(qū)域，在邏輯晶體管的柵電極的上表面和柵電極相對兩側(cè)的源極/漏極區(qū)域的上表面處形成硅化物層。
[0007]日本未審專利公開N0.2010-40636(專利文獻(xiàn)I)公開了下列技術(shù):以在像素區(qū)域中的轉(zhuǎn)移晶體管的柵電極上方留下的抗蝕劑圖案作為掩模，向半導(dǎo)體襯底中摻入離子，由此形成光電二極管。
[0008]專利文獻(xiàn)
[0009][專利文獻(xiàn)I]
[0010]日本未審專利公開N0.2010-40636


【發(fā)明內(nèi)容】

[0011]在CMOS圖像傳感器中，為了接收包括紅光的光，有效率地生成電子，并且有效率地捕獲所生成的電子，光電二極管的Pn結(jié)期望布置在離半導(dǎo)體襯底的上表面深的位置處。因此，關(guān)于形成光電二極管的ρη結(jié)的P型阱和η型阱，對于在P型阱的上層部分處形成的η型阱，η型阱的下表面期望布置在盡可能深的位置。
[0012]然而，當(dāng)與柵電極對準(zhǔn)地?fù)饺腚x子時，離子可能穿透柵電極，摻入到柵電極下方的柵極絕緣膜和半導(dǎo)體襯底中。在這種情況下，為了防止或抑制離子被摻入到柵電極下方的柵極絕緣膜和半導(dǎo)體襯底中，例如，可以考慮在柵電極上形成有絕緣膜時進(jìn)行離子摻雜。
[0013]然而，在外圍電路區(qū)域，在柵電極的上表面以及源極/漏極區(qū)域的上表面處形成硅化物層。因此，在摻入離子和形成光電二極管之后，需要去除外圍電路區(qū)域中的柵電極上方的絕緣膜。然而，當(dāng)通過例如濕法蝕刻來去除外圍電路區(qū)域的柵電極上方的厚絕緣膜時，可能部分地去除元件隔離區(qū)域或柵極絕緣膜。因此，在形成光電二極管之后，難以去除外圍電路區(qū)域的柵電極上方的絕緣膜。
[0014]S卩，為了容易地形成硅化物層，不能在柵電極上方形成厚絕緣膜，并且不能將η型雜質(zhì)離子摻入到距離光電二極管形成區(qū)域的半導(dǎo)體襯底的上表面深的位置。結(jié)果，在距離半導(dǎo)體襯底的上表面淺的位置處形成光電二極管。相應(yīng)地，在半導(dǎo)體襯底的上表面的附近形成的P+型半導(dǎo)體區(qū)域的雜質(zhì)離子擴(kuò)散到光電二極管內(nèi)部。于是，降低光電二極管中的飽和電子數(shù)，這可能會降低CMOS圖像傳感器的靈敏度，導(dǎo)致半導(dǎo)體器件的性能退化。
[0015]此外，在CMOS圖像傳感器中，當(dāng)光電二極管包括大量晶體缺陷時，光電二極管被確定為用光照射，盡管沒有被光照射。結(jié)果，導(dǎo)致錯誤照明，從而形成白點。半導(dǎo)體襯底的上表面附近的部分其中包括大量晶體缺陷。因此，在距離半導(dǎo)體襯底的上表面淺的位置處形成光電二極管。這導(dǎo)致在沒有施加光的情況下白點的形成(即，像素缺陷的形成)頻率增大。這可能會降低CMOS圖像傳感器的性能，導(dǎo)致半導(dǎo)體器件的性能的退化。
[0016]通過此說明書的描述以及各個附圖，其他目的以及新穎特點將變得顯而易見。
[0017]根據(jù)一實施例，半導(dǎo)體器件具有在半導(dǎo)體襯底的上表面一側(cè)的像素區(qū)域中形成的光電二極管和轉(zhuǎn)移晶體管。此外，半導(dǎo)體器件具有在半導(dǎo)體襯底的上表面一側(cè)的外圍電路區(qū)域中形成的晶體管。轉(zhuǎn)移晶體管包括第一柵電極，以及由在第一柵電極上方形成的厚的硬掩模膜形成的第一膜部件。在外圍電路區(qū)域中形成的晶體管包括第二柵電極、源極/漏極區(qū)域、以及在第二柵電極的上表面以及在源極/漏極區(qū)域的上表面處形成的硅化物層。此外，半導(dǎo)體器件具有以覆蓋轉(zhuǎn)移晶體管的方式形成的層間絕緣膜。
[0018]此外，根據(jù)另一實施例，在用于制造半導(dǎo)體器件的方法中，在半導(dǎo)體襯底的上表面一側(cè)的像素區(qū)域中，形成由在導(dǎo)電膜上方形成的厚硬掩模膜形成的第一膜部件；在半導(dǎo)體襯底的上表面一側(cè)的外圍電路區(qū)域中，形成由在導(dǎo)電膜上方形成的薄的硬掩模膜形成的第二膜部件。然后，通過蝕刻導(dǎo)電膜，留下用第一膜部件覆蓋的導(dǎo)電膜，由此形成第一柵電極，留下用第二膜部件覆蓋的導(dǎo)電膜，由此形成第二柵電極。然后，在布置于第一柵電極的第一側(cè)的P型阱的一部分內(nèi)，通過離子注入法與第一柵電極對準(zhǔn)地形成η型阱，由此形成包括P型阱和η型阱的光電二極管。然后，去除第二膜部件。然后，在布置于第一柵電極的與第一側(cè)相反的一側(cè)的P型阱的第二部分中，形成漏極區(qū)域，由此形成包括第一柵電極、漏極區(qū)域以及第一膜部件的轉(zhuǎn)移晶體管。此外，在外圍電路區(qū)域中，在P型阱中，形成源極/漏極區(qū)域，由此形成包括第二柵電極和源極/漏極區(qū)域的晶體管。然后，在第二柵電極的上表面以及在源極/漏極區(qū)域的上表面處形成硅化物層。
[0019]根據(jù)一實施例，可以改善半導(dǎo)體器件的性能。

【專利附圖】

【附圖說明】
[0020]圖1是示出第一實施例的半導(dǎo)體器件的配置示例的電路框圖；
[0021]圖2是示出像素的配置示例的電路圖；
[0022]圖3是示出第一實施例的半導(dǎo)體器件的配置的剖視圖；
[0023]圖4是示出第一實施例的半導(dǎo)體器件的配置的剖視圖；
[0024]圖5是示出第一實施例的半導(dǎo)體器件的某些制造步驟的制造工藝流程圖；
[0025]圖6是示出第一實施例的半導(dǎo)體器件的其他制造步驟的制造工藝流程圖；
[0026]圖7是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0027]圖8是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0028]圖9是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0029]圖10是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0030]圖11是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0031]圖12是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0032]圖13是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0033]圖14是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0034]圖15是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0035]圖16是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0036]圖17是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0037]圖18是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0038]圖19是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0039]圖20是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0040]圖21是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0041]圖22是示出制造步驟期間的第一實施例的半導(dǎo)體器件的剖視圖；
[0042]圖23是示出比較示例I的半導(dǎo)體器件的配置的剖視圖；
[0043]圖24是示出制造步驟期間的比較示例I的半導(dǎo)體器件的剖視圖；
[0044]圖25是示出制造步驟期間的比較示例I的半導(dǎo)體器件的剖視圖；
[0045]圖26是示出制造步驟期間的比較示例I的半導(dǎo)體器件的剖視圖；
[0046]圖27是示出第二實施例的半導(dǎo)體器件的配置的剖視圖；
[0047]圖28是示出第二實施例的半導(dǎo)體器件的配置的剖視圖；
[0048]圖29是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0049]圖30是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0050]圖31是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0051]圖32是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0052]圖33是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0053]圖34是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0054]圖35是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0055]圖36是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；
[0056]圖37是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖；以及
[0057]圖38是示出制造步驟期間的第二實施例的半導(dǎo)體器件的剖視圖。

【具體實施方式】
[0058]在下面的各實施例中，如果為了方便需要的話，描述可分成多個章節(jié)或多個實施例。然而除非另作說明，否則這些章節(jié)或?qū)嵤├皇潜舜霜毩⒌?，而是成這樣的關(guān)系，即，一個章節(jié)(實施例)是另一章節(jié)(實施例)的一部分或全部的修改示例、詳細(xì)說明、互補解釋坐寸O
[0059]此外，在下面的各實施例中，當(dāng)引用元件的數(shù)量，等等(包括數(shù)字，數(shù)值，數(shù)量，范圍等等)時，元件的數(shù)量不僅限于特定的數(shù)字，但是，可以大于或小于特定的數(shù)字，除非另作說明，或數(shù)字原則上顯然僅限于特定的數(shù)字的情況。
[0060]此外，在下面的各實施例中，天然地可以理解，結(jié)構(gòu)元件(包括元件臺階，等等)并不總是必需的，除非另作說明，或它們顯然被視為原則上是必需的情況除外，或其他情況除夕卜。類似地，在下面的各實施例中，當(dāng)引用結(jié)構(gòu)元件等等的形狀、位置關(guān)系，等等時，應(yīng)該理解，它們包括基本上類似于形狀等等的東西，除非另作說明，或除非被視為原則上顯然的，或其他情況除外。這也適用于前面的數(shù)值和范圍。
[0061]下面，將參考各個附圖來詳細(xì)地描述相應(yīng)的各實施例。順便說明的是，在用于描述各實施例的所有附圖中，具有相同功能的部件被給予相同附圖標(biāo)記，并省略了重復(fù)的描述。此外，在下面的各實施例中，將不重復(fù)相同或類似的部分的描述，除非需要的話。
[0062]此外，在用于各實施例的各個附圖中，為了便于理解附圖，甚至可以在斷面中省略陰影線。
[0063]此外，在剖視圖中，每個部件的大小不對應(yīng)于實際設(shè)備的大小。為便于理解附圖，可以以相對放大的比例尺示出特定的部件。
[0064]第一實施例
[0065]下面將參考各附圖詳細(xì)地描述本第一實施例的半導(dǎo)體器件。
[0066]<半導(dǎo)體器件的配置>
[0067]圖1是示出第一實施例的半導(dǎo)體器件的配置示例的電路框圖。圖2是示出像素的配置示例的電路圖。順便說明的是，圖1示出了按4行4列的陣列排列的16個像素。然而，當(dāng)?shù)谝粚嵤├陌雽?dǎo)體器件應(yīng)用于諸如例如攝像機之類的電子設(shè)備時，提供數(shù)百像素。
[0068]在圖1所示的像素區(qū)域IA中，以陣列排列了多個像素W。在其周邊，布置有諸如垂直掃描電路102和水平掃描電路105之類的驅(qū)動電路。即，本第一實施例的半導(dǎo)體器件具有包括以陣列排列的多個像素PU的像素陣列。換言之，本第一實施例的半導(dǎo)體器件具有以陣列排列的多個像素W。
[0069]各個像素PU分別布置在選擇線SL和輸出線OL的交叉點處。選擇線SL與垂直掃描電路102耦合，輸出線OL與列電路103耦合。列電路103分別通過開關(guān)Sw與輸出放大器104耦合。各個開關(guān)Sw與水平掃描電路105耦合，并且由水平掃描電路105控制。
[0070]例如,通過輸出線OL和輸出放大器104輸出從由垂直掃描電路102和水平掃描電路105選擇的像素讀取的電信號。
[0071]例如，如圖2所示，像素PU包括光電二極管H)和四個MOSFET。MOSFET是η溝道類型。RST是復(fù)位晶體管，TX是轉(zhuǎn)移晶體管，SEL是選擇晶體管，AMI是放大晶體管。轉(zhuǎn)移晶體管TX轉(zhuǎn)移由光電二極管H)所生成的電荷。順便說明的是，除了這些晶體管外，還可以包括其他晶體管或元件，諸如電容元件。此外，作為晶體管的耦合形式，可以使用各種修改示例。然后，MOSFET是金屬氧化物半導(dǎo)體場效應(yīng)晶體管的縮寫，也可被描述為MISFET(金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)。此外，F(xiàn)ET(Field Effect Transistor)是場效應(yīng)晶體管的縮寫。
[0072]在圖2所示的電路示例中，在像素I3U中，光電二極管ro和轉(zhuǎn)移晶體管TX串聯(lián)耦合在地電勢GND和節(jié)點η I之間。復(fù)位晶體管RST耦合在節(jié)點η I和電源電勢VDD之間。電源電勢VDD是電源電勢線的電勢。選擇晶體管SEL和放大晶體管AMI串聯(lián)耦合在電源電勢VDD和輸出線OL之間。放大晶體管AMI的柵電極與節(jié)點η I耦合。復(fù)位晶體管RST的柵電極與復(fù)位線LRST耦合。然后，選擇晶體管SEL的柵電極與選擇線SL耦合，轉(zhuǎn)移晶體管TX的柵電極與輸送線LTX f禹合。
[0073]例如，輸送線LTX和復(fù)位線LRST上升并且設(shè)置在H電平，使得轉(zhuǎn)移晶體管TX和復(fù)位晶體管RST被置于ON狀態(tài)。結(jié)果，光電二極管ro中的電荷被提取，并且耗盡。然后，使轉(zhuǎn)移晶體管TX處于OFF狀態(tài)。
[0074]此后，打開諸如攝像機之類的電子設(shè)備的諸如機械快門之類的快門。然后，在快門打開時段期間，在光電二極管F1D中，由入射光生成電荷,并且被累積。換言之，光電二極管PD接收入射光并且生成電荷。
[0075]然后，在關(guān)閉快門之后，復(fù)位線LRST下降并且設(shè)置在L電平，使得復(fù)位晶體管RST處于OFF狀態(tài)。此外，選擇線SL和輸送線LTX上升并且設(shè)置在H電平，使得選擇晶體管SEL和轉(zhuǎn)移晶體管TX呈現(xiàn)在ON狀態(tài)。結(jié)果，由光電二極管H)所生成的電荷被轉(zhuǎn)移到轉(zhuǎn)移晶體管TX的節(jié)點nl—側(cè)的末尾(稍后所描述的圖3所示出的浮動擴(kuò)散區(qū)域FD)。在此步驟中，來自浮動擴(kuò)散區(qū)域FD的信號，S卩，其電勢，變成與從光電二極管H)轉(zhuǎn)移的電荷對應(yīng)的值。信號的值被放大晶體管AMI放大，并被輸出到輸出線0L。來自輸出線OL的信號，即，其電勢，充當(dāng)電信號(光接收信號)，并且通過列電路103和開關(guān)Sw被讀取為來自輸出放大器104的輸出信號。
[0076]<像素區(qū)域和外圍電路區(qū)域的元件結(jié)構(gòu)>
[0077]然后，將描述像素區(qū)域和外圍電路區(qū)域的元件結(jié)構(gòu)。圖3和4每個示出了第一實施例的半導(dǎo)體器件的配置的剖視圖。順便說明的是，在圖3和4中，一起示出了像素區(qū)域的元件結(jié)構(gòu)和外圍電路區(qū)域的元件結(jié)構(gòu)。在圖4中，未示出圖3的層間絕緣膜ILl上方的部分。
[0078]如圖3所示，本第一實施例的半導(dǎo)體器件具有半導(dǎo)體襯底1S，有源區(qū)域AcTP、AcAS以及AcR，它們是在半導(dǎo)體襯底IS的作為主要表面的上表面的一側(cè)形成的像素區(qū)域IA中形成的半導(dǎo)體區(qū)域，以及有源區(qū)域AcH和AcL，它們是在半導(dǎo)體襯底IS的上表面一側(cè)形成的外圍電路區(qū)域2A中形成的半導(dǎo)體區(qū)域。
[0079]本第一實施例的半導(dǎo)體器件在像素區(qū)域IA中具有光電二極管H)、轉(zhuǎn)移晶體管TX、放大晶體管AM1、選擇晶體管SEL以及復(fù)位晶體管RST。
[0080]在有源區(qū)域AcTP中形成光電二極管ro，并通過光電轉(zhuǎn)換來生成電荷。在有源區(qū)域AcTP中形成轉(zhuǎn)移晶體管TX，并轉(zhuǎn)移由光電二極管ro所生成的電荷。在有源區(qū)域AcAS形成放大晶體管AMI，并且根據(jù)轉(zhuǎn)移晶體管TX轉(zhuǎn)移的電荷來放大信號。在有源區(qū)域AcAS中形成選擇晶體管SEL，并選擇包括光電二極管ro和轉(zhuǎn)移晶體管TX的像素PU(參見圖1和2)。換言之，選擇晶體管SEL選擇放大晶體管AMI。在有源區(qū)域AcR中形成復(fù)位晶體管RST，并且擦除光電二極管ro中的電荷。
[0081]本第一實施例的半導(dǎo)體器件具有晶體管LTH和晶體管LTL，作為在外圍電路區(qū)域2A中形成邏輯電路的邏輯晶體管。外圍電路區(qū)域2A中的邏輯電路包括使用電子作為載流子的η溝道型MISFET，以及使用空穴作為載流子的P溝道型MISFET。在圖3中，作為其示例，示出了晶體管LTH和LTL，它們是在外圍電路區(qū)域2Α中形成邏輯電路的晶體管的η溝道型 MISFET。
[0082]在有源區(qū)域AcH中形成晶體管LTH，并在有源區(qū)域AcL中形成晶體管LTL。晶體管LTH的驅(qū)動電壓大于晶體管LTL的驅(qū)動電壓。晶體管LTH的驅(qū)動電壓是例如3.3V，晶體管LTL的驅(qū)動電壓是例如1.5V。即，在外圍電路區(qū)域2A，形成了具有不同的驅(qū)動電壓的多種類型的η溝道型晶體管。順便說明的是，雖然未示出，但是在外圍電路區(qū)域2Α中，可以形成具有不同的驅(qū)動電壓的多種類型的P溝道型晶體管。
[0083]半導(dǎo)體襯底IS是包含諸如磷(P)或砷(As)之類的η型雜質(zhì)的單晶硅。在有源區(qū)域AcTP、AcAS、AcR、AcH以及AcL的相應(yīng)的外邊緣，排列了元件隔離區(qū)域LCS。如此，由半導(dǎo)體襯底IS的上表面一側(cè)的元件隔離區(qū)域LCS包圍的相應(yīng)的部分充當(dāng)諸如有源區(qū)域AcTP、AcAS, AcR、AcH以及AcL之類的有源區(qū)域。
[0084]在像素區(qū)域IA中，在有源區(qū)域AcTP的其中形成了光電二極管H)的部分中，形成由P型阱PWl作為摻入了諸如硼(B)之類的P型雜質(zhì)的半導(dǎo)體區(qū)域。此外，在像素區(qū)域IA中，在有源區(qū)域AcTP的其中形成了光電二極管H)的部分之外的部分中，以及有源區(qū)域AcAS和AcR，形成由P型阱PW2作為摻入了諸如硼(B)之類的P型雜質(zhì)的半導(dǎo)體區(qū)域。而在外圍電路區(qū)域2A中，在有源區(qū)域AcH和AcL中，形成由P型阱PW3作為摻入了諸如硼⑶之類的P型雜質(zhì)的半導(dǎo)體區(qū)域。順便說明的是，在本說明書中，P型阱PWl和P型阱PW2籠統(tǒng)地定義為半導(dǎo)體區(qū)域PW。
[0085]P型阱PW1、PW2以及PW3中的每個的p型雜質(zhì)濃度沒有特定限制，可以設(shè)置為給定值。在此情況下，有源區(qū)域AcH的P型阱PW3中的P型雜質(zhì)濃度可設(shè)置為不同于有源區(qū)域AcL的P型阱PW3中的P型雜質(zhì)濃度。
[0086]在有源區(qū)域AcTP上方，通過柵極絕緣膜G0X1，跨P型阱PWl上方到p型阱PW2上方形成柵電極GEt。柵電極GEt是轉(zhuǎn)移晶體管TX的柵電極。在平面圖中，在柵電極GEt的一側(cè)(圖3的左側(cè))，形成有光電二極管H)。而在平面圖中，在柵電極GEt的另一側(cè)(圖3的右側(cè))，即，在柵電極GEt的與光電二極管F1D —側(cè)相對的一側(cè),形成有具有作為電荷積聚部件或浮動擴(kuò)散層功能的浮動擴(kuò)散區(qū)域FD。
[0087]在P型阱PWl內(nèi)，形成有η型阱NW作為摻入了諸如磷⑵或砷(As)之類的η型雜質(zhì)的半導(dǎo)體區(qū)域。具體而言，在P型阱PWl的上層部分中形成η型阱NW。P型阱PWl和η型阱NW形成光電二極管H)。S卩，光電二極管H)包括在有源區(qū)域AcTP中形成的P型阱PWl以及在P型阱PWl內(nèi)形成的η型阱NW。此外，光電二極管H)包括P型阱PWl和η型阱NW之間的ρη結(jié)。
[0088]在η型阱NW的上表面的部分中，形成有P+型半導(dǎo)體區(qū)域PR。形成P+型半導(dǎo)體區(qū)域PR以便抑制基于在半導(dǎo)體襯底IS的上表面中形成的大量界面態(tài)的電子生成。即，在半導(dǎo)體襯底IS的上表面附近的部分處，在界面態(tài)的影響下，甚至在不用光照射時也可生成電子，由此導(dǎo)致暗電流的增大。因此，在使用電子作為多數(shù)載流子的η型阱NW的上表面中，形成有使用空穴作為多數(shù)載流子的P+型半導(dǎo)體區(qū)域PR。結(jié)果，可以抑制不施加光時電子的生成，這可抑制暗電流的增大。即，光電二極管H)具有在η型阱NW的上表面的一部分中形成的P+型半導(dǎo)體區(qū)域PR。
[0089]在柵電極GEt上方，形成有膜部件FPt。膜部件FPt包括由厚的硬掩模HMl形成的膜部件FPtl (參見稍后描述的圖13)作為絕緣膜，以及側(cè)壁SWt作為側(cè)壁部件，每個側(cè)壁部件由在膜部件FPtl的側(cè)表面處形成的薄的硬掩模膜HM2形成(參見稍后描述的圖13)。
[0090]此處，硬掩模膜HMl的膜厚度TH5(參見稍后描述的圖13)是例如大約200到300nm。硬掩模膜HM2的膜厚度TH6 (參見稍后描述的圖13)是例如大約20nm。膜部件FPt和膜部件FPtl每個的厚度(參見稍后描述的圖13)等于硬掩模膜HMl的膜厚度TH5(參見稍后描述的圖13)。側(cè)壁SWt的寬度(參見稍后描述的圖13)等于硬掩模膜HM2的膜厚度TH6(參見稍后描述的圖13)。
[0091]在本第一實施例中，在柵電極GEt上方形成有膜部件FPt。結(jié)果，當(dāng)例如摻入η型雜質(zhì)離子以形成光電二極管ro的η型阱NW時，雜質(zhì)離子會被阻止或抑制穿透柵電極GEt，并被阻止或抑制被摻入到柵電極GEt下面的柵極絕緣膜GOXl以及P型阱PWl中。相應(yīng)地，η型離子雜質(zhì)離子可以被摻入到距離P型阱PWl的上表面深的位置處，以便可以在距離P型阱PWl的上表面深的位置處形成η型阱NW。結(jié)果，可以防止或抑制光電二極管H)中的飽和電子數(shù)量的減少。這在降低了沒有施加光時白點的形成(即，像素缺陷的形成)的頻率。
[0092]從半導(dǎo)體襯底IS的上表面到η型阱NW的下表面(即，η型阱NW中的半導(dǎo)體襯底IS的與其上表面一側(cè)相對的表面，參見稍后描述的圖15)的距離ΤΗ7可大于柵電極GEt的膜厚度ΤΗ4(參見稍后描述的圖15)。甚至在這樣的情況下，根據(jù)本第一實施例，當(dāng)例如摻入η型雜質(zhì)離子以形成η型阱NW時，雜質(zhì)離子會被阻止或抑制穿透柵電極GEt，并被阻止或抑制被摻入到柵電極GEt下面的柵極絕緣膜GOXl以及P型阱PWl中。順便說明的是，柵電極GEt的膜厚度TH4是例如大約200nm。
[0093]優(yōu)選地，作為形成膜部件FPt的厚的硬掩模膜HMl (參見稍后描述的圖13)，可以使用絕緣膜，該絕緣膜是包括硅氧化物(S12)膜、硅氮化物(SiN)膜和硅氮氧化物(S1N)膜之一的單層膜或包括其中的兩層或更多層的疊層膜。在使用膜部件FPt作為用于摻入雜質(zhì)離子的掩模的本第一實施例中，與例如使用抗蝕劑膜代替膜部件FPt的情況相比，可以防止或阻止膜部件FPt被改變或變性。
[0094]進(jìn)一步優(yōu)選地，作為形成膜部件FPt的厚的硬掩模膜HM1，可以使用硅氧化物膜。結(jié)果，甚至在硬掩模膜HMl厚的情況下，也可以輕松地執(zhí)行圖案化。
[0095]另一方面，作為形成膜部件FPt的薄的硬掩模膜HM2(參見稍后描述的圖13)，可以使用絕緣膜，該絕緣膜是包括硅氧化物膜、硅氮化物膜和硅氮氧化物膜之一的單層膜或包括其中的兩層或更多層的疊層膜。
[0096]此外，膜部件FPt可具有臺階部件STP(參見稍后描述的圖18)。在此情況下，膜部件FPt的從臺階部件STP起與其光電二極管ro —側(cè)相反的一部分的膜厚度小于膜部件FPt的從臺階部件STP起在光電二極管ro —側(cè)的一部分的膜厚度TH5 (參見稍后描述的圖13)。
[0097]從P+型半導(dǎo)體區(qū)域PR的上表面到膜部件FPt的上表面形成蓋帽絕緣膜CAP。形成蓋帽絕緣膜CAP以用于使η型阱NW和P+型半導(dǎo)體區(qū)域PR的上表面處的特征保持為有利。蓋帽絕緣膜CAP也充當(dāng)增透膜ARF。即，光電二極管H)具有在η型阱NW和P+型半導(dǎo)體區(qū)域PR上方形成的增透膜ARF。
[0098]順便說明的是，在柵電極GEt的與其光電二極管H)側(cè)相對的側(cè)表面，以及在膜部件FPt的與其光電二極管ro側(cè)相對的側(cè)表面，形成有由絕緣膜形成的側(cè)壁sw。
[0099]在柵電極GEt的與其光電二極管H)側(cè)相對的一側(cè)，S卩，在有源區(qū)域AcTP的其中形成了 P型阱PW2的上層部分中，形成摻入了諸如磷(P)或砷(As)之類的η型雜質(zhì)的η型高濃度半導(dǎo)體區(qū)域NR。η型高濃度半導(dǎo)體區(qū)域NR是作為浮動擴(kuò)散區(qū)域FD的半導(dǎo)體區(qū)域，也是轉(zhuǎn)移晶體管TX的漏極區(qū)域。即，轉(zhuǎn)移晶體管TX包括在有源區(qū)域AcTP上方形成的柵電極GEt以及η型高濃度半導(dǎo)體區(qū)域NR，其是與有源區(qū)域AcTP的上層部分中的柵電極GEt對準(zhǔn)地形成的漏極區(qū)域。
[0100]在有源區(qū)域AcAS的P型阱PW2上方，分別通過柵極絕緣膜GOXl形成柵電極GEa和柵電極GEs。柵電極GEa是放大晶體管AMI的柵電極。柵電極GEs是選擇晶體管SEL的柵電極。在柵電極GEa上方，形成膜部件FPa，而在柵電極GEs上方，形成膜部件FPs。膜部件FPa包括由厚的硬掩模HMl形成的作為絕緣膜的膜部件FPal (參見稍后描述的圖13)，以及作為側(cè)壁部件的側(cè)壁SWa，每個側(cè)壁部件由在膜部件FPal的側(cè)表面處形成的薄的硬掩模膜HM2形成(參見稍后描述的圖13)。膜部件FPs包括由厚的硬掩模膜HMl形成的作為絕緣膜的膜部件FPsl (參見稍后描述的圖13)，以及作為側(cè)壁部件的側(cè)壁SWs，每個側(cè)壁部件由在膜部件FPsl的側(cè)表面處形成的薄的硬掩模膜HM2形成(參見稍后描述的圖13)。
[0101]形成膜部件FPal的硬掩模膜HMl (參見稍后描述的圖13)是與形成膜部件FPt I的硬掩模膜HMl在相同層形成的絕緣膜(參見稍后描述的圖13)。形成側(cè)壁SWa的硬掩模膜HM2(參見稍后描述的圖13)是與形成側(cè)壁SWt的硬掩模膜HM2在相同層形成的絕緣膜(參見稍后描述的圖13)。形成膜部件FPsl的硬掩模膜HMl (參見稍后描述的圖13)是與形成膜部件FPt的硬掩模膜HMl在相同層形成的絕緣膜(參見稍后描述的圖13)。形成側(cè)壁SWs的硬掩模膜HM2(參見稍后描述的圖13)是與形成側(cè)壁SWt的硬掩模膜HM2在相同層形成的絕緣膜(參見稍后描述的圖13)。
[0102]在柵電極GEa和膜部件FPa的相對側(cè)的側(cè)表面處，分別形成有由絕緣膜形成的側(cè)壁SW。在柵電極GEs和膜部件FPs的相對側(cè)的側(cè)表面處，分別形成有由絕緣膜形成的側(cè)壁
Sffo
[0103]在包括在其相對側(cè)的側(cè)表面處形成的側(cè)壁SW的柵電極GEa的更外相對兩側(cè)的部分P型阱PW2中，與柵電極GEa對準(zhǔn)地形成放大晶體管AMI的源極/漏極區(qū)域SD。源極/漏極區(qū)域具有LDD (輕摻雜漏極)結(jié)構(gòu)，每個源極/漏極區(qū)域由η型低濃度半導(dǎo)體區(qū)域匪(即，η_型半導(dǎo)體區(qū)域NM)以及η型高濃度半導(dǎo)體區(qū)域NR( S卩，η+型半導(dǎo)體區(qū)域NR)形成。而在每個η型高濃度半導(dǎo)體區(qū)域NR的上表面處，形成有由諸如鎳硅化物之類的金屬硅化物層形成的硅化物層SIL。即，在每個η型高濃度半導(dǎo)體區(qū)域NR的上層部分處，形成有硅化物層SIL。
[0104]順便說明的是，在本說明書中，源極/漏極區(qū)域SD表示作為源極區(qū)域或漏極區(qū)域的半導(dǎo)體區(qū)域。
[0105]此外，在包括在其相對側(cè)的側(cè)表面處形成的側(cè)壁SW的柵電極GEs的更外相對兩側(cè)的部分P型阱PW2中，與柵電極GEs對準(zhǔn)地形成選擇晶體管SEL的源極/漏極區(qū)域SD。源極/漏極區(qū)域SD具有LDD結(jié)構(gòu)，每個區(qū)域由η型低濃度半導(dǎo)體區(qū)域匪以及η型高濃度半導(dǎo)體區(qū)域NR形成。選擇晶體管SEL和放大晶體管AMI彼此串聯(lián)地耦合，因此，共同地具有一個源極/漏極區(qū)域SD。
[0106]在有源區(qū)域AcR的P型阱PW2上方，通過柵極絕緣膜GOXl，形成柵電極GEr。柵電極GEr是復(fù)位晶體管RST的柵電極。在柵電極GEr上方，形成膜部件FPr。膜部件FPr包括由厚的硬掩模膜HMl形成的作為絕緣膜的膜部件FPrl (參見稍后描述的圖13)，以及作為側(cè)壁部件的側(cè)壁SWr，每個側(cè)壁部件由在膜部件FPrl的側(cè)表面處形成的薄的硬掩模膜HM2形成(參見稍后描述的圖13)。
[0107]形成膜部件FPrl的硬掩模膜HMl (參見稍后描述的圖13)是與形成膜部件FPt的硬掩模膜HMl在相同層形成的絕緣膜(參見稍后描述的圖13)。形成側(cè)壁SWr的硬掩模膜HM2(參見稍后描述的圖13)是與形成側(cè)壁SWt的硬掩模膜HM2在相同層形成的絕緣膜(參見稍后描述的圖13)。在柵電極GEr和膜部件FPr的相對側(cè)的側(cè)表面處，形成有側(cè)壁SW。
[0108]此外，在包括在其相對側(cè)的側(cè)表面處形成的側(cè)壁SW的柵電極GEr的更外相對兩側(cè)的部分P型阱PW2中，與柵電極GEr對準(zhǔn)地形成源極/漏極區(qū)域SD。源極/漏極區(qū)域SD具有LDD結(jié)構(gòu)，每個區(qū)域由η型低濃度半導(dǎo)體區(qū)域匪以及η型高濃度半導(dǎo)體區(qū)域NR形成。此外，在η型高濃度半導(dǎo)體區(qū)域NR的上表面處，形成有由諸如鎳硅化物之類的金屬硅化物層形成的硅化物層SIL。即，在η型高濃度半導(dǎo)體區(qū)域NR的上層部分中，形成有硅化物層SIL。
[0109]S卩，放大晶體管AMI具有柵電極GEa、源極/漏極區(qū)域SD、膜部件FPa、以及分別在源極/漏極區(qū)域SD的上表面處形成的硅化物層SIL。而選擇晶體管SEL具有柵電極GEs、源極/漏極區(qū)域SD、膜部件FPs、以及分別在源極/漏極區(qū)域SD的上表面處形成的硅化物層SIL。此外，復(fù)位晶體管RST具有柵電極GEr、源極/漏極區(qū)域SD、膜部件FPr、以及分別在源極/漏極區(qū)域SD的上表面處形成的硅化物層SIL。
[0110]另一方面，在有源區(qū)域AcH的P型阱PW3上方，通過柵極絕緣膜G0X2形成柵電極GEH0柵電極GEH是晶體管LTH的柵電極。在柵電極GEH的相對兩側(cè)的側(cè)表面處，形成有由絕緣膜形成的側(cè)壁SW。
[0111]此外，在有源區(qū)域AcL的P型阱PW3上方，通過柵極絕緣膜G0X3形成柵電極GEL。柵電極GEL是晶體管LTL的柵電極。在柵電極GEL的相對兩側(cè)的側(cè)表面處，形成有由絕緣膜形成的側(cè)壁SW。
[0112]柵極絕緣膜G0X2的膜厚度TH2 (參見稍后描述的圖9)大于柵極絕緣膜G0X3的膜厚度TH3 (參見稍后描述的圖9)。結(jié)果，晶體管LTH的驅(qū)動電壓可設(shè)置為大于晶體管LTL的驅(qū)動電壓。順便說明的是，柵極絕緣膜GOXl的膜厚度THl (參見稍后描述的圖9)可以設(shè)置為等于例如柵極絕緣膜G0X2的膜厚度TH2 (參見稍后描述的圖9)。
[0113]此外，在包括在其相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW的柵電極GEH的更外的相對兩側(cè)的部分P型阱PW3中，與柵電極GEH對準(zhǔn)地形成源極/漏極區(qū)域SD。而在包括在其相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW的柵電極GEL的更外的相對兩側(cè)的部分P型阱PW3中，與柵電極GEL對準(zhǔn)地形成源極/漏極區(qū)域SD。源極/漏極區(qū)域SD具有LDD結(jié)構(gòu)，每個區(qū)域由η型低濃度半導(dǎo)體區(qū)域匪以及η型高濃度半導(dǎo)體區(qū)域NR形成。
[0114]而在柵電極GEH的上表面、柵電極GEL的上表面以及η型高濃度半導(dǎo)體區(qū)域NR的上表面處，形成有硅化物層SIL，每個硅化物層由諸如鎳硅化物之類的金屬硅化物層形成。換言之，在柵電極GEH的上層部分、柵電極GEL的上層部分以及η型高濃度半導(dǎo)體區(qū)域NR的上層部分中分別形成有硅化物層SIL。
[0115]S卩，晶體管LTH具有柵電極GEH、源極/漏極區(qū)域SD、在柵電極GEH的上表面處形成的硅化物層SIL、以及在源極/漏極區(qū)域SD的上表面處形成的硅化物層SIL。而晶體管LTL具有柵電極GEL、源極/漏極區(qū)域SD、在柵電極GEL的上表面處形成的硅化物層SIL、以及在源極/漏極區(qū)域SD的上表面處形成的硅化物層SIL。
[0116]順便說明的是，在η型高濃度半導(dǎo)體區(qū)域(作為浮動擴(kuò)散區(qū)域FD)的上表面處，可以形成硅化物層SIL。即，在η型高濃度半導(dǎo)體區(qū)域(作為浮動擴(kuò)散區(qū)域FD)的上層部分處，可以形成硅化物層SIL。可另選地，在η型高濃度半導(dǎo)體區(qū)域(作為浮動擴(kuò)散區(qū)域FD)的表面處，不必形成硅化物層。
[0117]而在轉(zhuǎn)移晶體管TX的柵電極GEt的上表面處，沒有形成硅化物層。然而，當(dāng)柵電極GEt的布置于P型阱PWl和PW2上方的部分和其要與插塞耦合的部分之間的距離短時，柵電極GEt的布置于P型阱PWl和PW2上方的部分和其要與插塞耦合的部分之間的電阻小。因此，甚至在轉(zhuǎn)移晶體管TX的柵電極GEt的上表面處沒有形成硅化物層的情況下，柵電極GEt和插塞也可以以低電阻I禹合。
[0118]在像素區(qū)域IA中，以覆蓋包括轉(zhuǎn)移晶體管TX和光電二極管ro的有源區(qū)域AcTP的方式形成層間絕緣膜IL1。在此情況下，在膜部件FPt上方形成層間絕緣膜IL1。然后，在層間絕緣膜ILl中，形成穿透層間絕緣膜ILl并且到達(dá)η型高濃度半導(dǎo)體區(qū)域NR(作為浮動擴(kuò)散區(qū)域FD)的插塞PGt。
[0119]此外，在像素區(qū)域IA中，以覆蓋包括放大晶體管AMI和選擇晶體管SEL的有源區(qū)域AcAS的方式形成層間絕緣膜IL1。在此情況下，在膜部件FPa上方以及在膜部件FPs上方，形成層間絕緣膜IL1。然后，在層間絕緣膜ILl中，形成穿透層間絕緣膜ILl并且跨柵電極GEa到達(dá)與柵電極GEs相對的η型高濃度半導(dǎo)體區(qū)域NR的插塞PGa。此外，在層間絕緣膜ILl中，形成穿透層間絕緣膜ILl并且跨柵電極GEa到達(dá)與柵電極GEa相對的η型高濃度半導(dǎo)體區(qū)域NR的插塞PGs。
[0120]此外，在像素區(qū)域IA中，以覆蓋包括復(fù)位晶體管RST的有源區(qū)域AcR的方式形成層間絕緣膜IL1。在此情況下，在膜部件FPr上方形成層間絕緣膜IL1。然后，在層間絕緣膜ILl中形成穿透層間絕緣膜ILl并且到達(dá)在柵電極GEr相對兩側(cè)的η型高濃度半導(dǎo)體區(qū)域NR的插塞PGr。順便說明的是，在圖3中，只示出了在柵電極GEr—側(cè)(圖3的右側(cè))到達(dá)η型高濃度半導(dǎo)體區(qū)域NR的插塞PGr。
[0121]此外，在外圍電路區(qū)域2A中，以覆蓋包括晶體管LTH的有源區(qū)域AcH的方式形成層間絕緣膜IL1。在此情況下，在柵電極GEH的上表面處形成的硅化物層SIL與層間絕緣膜ILl之間，沒有形成由與形成膜部件FPt的硬掩模膜HMl在相同層形成的絕緣膜形成的膜部件(參見稍后描述的圖13)。然后，在層間絕緣膜ILl中，形成穿透層間絕緣膜ILl并且到達(dá)在柵電極GEH相對兩側(cè)的η型高濃度半導(dǎo)體區(qū)域NR的插塞PGH。順便說明的是，在圖3中，只示出了到達(dá)柵電極GHl—側(cè)(圖3的右側(cè))的η型高濃度半導(dǎo)體區(qū)域NR的插塞PGH。
[0122]而在外圍電路區(qū)域2Α中，以覆蓋包括晶體管LTL的有源區(qū)域AcL的方式形成層間絕緣膜IL1。在此情況下，在柵電極GEL的上表面處形成的硅化物層SIL與層間絕緣膜ILl之間，沒有形成由與形成膜部件FPt的硬掩模膜HMl在相同層形成的絕緣膜形成的膜部件(參見稍后描述的圖13)。然后，在層間絕緣膜ILl中，形成穿透層間絕緣膜ILl并且到達(dá)在柵電極GEL相對兩側(cè)的η型高濃度半導(dǎo)體區(qū)域NR的插塞PGL。順便說明的是，在圖3中，只示出了到達(dá)柵電極GEL —側(cè)(圖3的右側(cè))的η型高濃度半導(dǎo)體區(qū)域NR的插塞PGL。
[0123]層間絕緣膜ILl使用例如TEOS(正硅酸乙酯)作為原材料由硅氧化物(S12)膜形成。如圖4所示，在層間絕緣膜ILl中，形成接觸孔CHt、CHa、CHs、CHr、CHH以及CHL。在接觸孔CHt、CHa、CHs、CHr、CHH以及CHL中的每個中，嵌入有由例如鈦膜以及形成在鈦膜上的氮化鈦膜形成的阻擋導(dǎo)體膜，以及由形成在阻擋導(dǎo)體膜上的鎢膜形成的主導(dǎo)體膜。結(jié)果，分別形成插塞PGt、PGa、PGs, PGr、PGH以及PGL。
[0124]在像素區(qū)域IA和外圍電路區(qū)域2A中，在包括插塞PGt、PGa、PGs, PGr、PGH以及PGL的層間絕緣膜ILl上方，如圖3所示，例如，形成層間絕緣膜IL2。在層間絕緣膜IL2中形成布線Ml。插塞PGt、PGa、PGs、PGr、PGH以及PGL與布線Ml耦合。
[0125]層間絕緣膜IL2由例如硅氮化物(SiN)膜和硅氧化物(S12)膜的層疊膜形成，但是不限于此，也可以由例如介電常數(shù)比硅氧化物膜低一些的低介電常數(shù)膜形成。低介電常數(shù)膜的示例可以包括包含碳的硅氧化物(S1C)膜。而布線Ml由例如銅線形成，并且可以通過例如鑲嵌(damascene)法形成。順便說明的是，布線Ml不限于銅線，也可以由鋁線形成。
[0126]在包括布線Ml的層間絕緣膜IL2上方，形成有由例如硅氧化物膜或低介電常數(shù)膜形成的層間絕緣膜IL3。在層間絕緣膜IL3中，形成布線M2。此外，在包括布線M2的層間絕緣膜IL3上方，形成層間絕緣膜IL4。在層間絕緣膜IL4中形成布線M3。布線Ml到M3形成布線層。插塞PGt、PGa、PGs, PGr、PGH以及PGL通過由布線Ml到M3形成的布線層耦合。結(jié)果，可以形成圖1和2所示出的電路。
[0127]順便說明的是，布線Ml到M3形成為不在平面圖中重疊光電二極管。這用于防止入射到光電二極管上的光被布線Ml到M3阻擋。
[0128]此外，在像素區(qū)域IA中，在包括布線M3的層間絕緣膜IL4上方，安裝微透鏡ML。順便說明的是，如圖3所示，在微透鏡ML和層間絕緣膜IL4之間，可以從半導(dǎo)體襯底IS —側(cè)按順序形成鈍化膜PF和濾色器CL。在此步驟，如圖3所示，還在外圍電路區(qū)域2A中在層間絕緣膜IL4上方，可以提供鈍化膜PF。
[0129]在圖3中，當(dāng)向像素PU施加光時(參見圖1)，首先，入射光穿過微透鏡ML。然后，光穿過對可見光透明的層間絕緣膜IL4到IL1，然后，入射到增透膜ARF上。在增透膜ARF處，入射光的反射被抑制，以便使足夠的入射光量入射到光電二極管H)上。在光電二極管PD中，入射光的能量大于硅的帶隙。因此，入射光通過光電轉(zhuǎn)換被吸收，導(dǎo)致空穴電子對的形成。在此步驟形成的電子在η型阱NW中累積。
[0130]然后，在適當(dāng)?shù)臅r間，轉(zhuǎn)移晶體管TX導(dǎo)通。具體而言，向轉(zhuǎn)移晶體管TX的柵電極GEt施加等于或大于閾值電壓的電壓。然后，在P型阱PWl和PW2的在柵極絕緣膜GOXl下的部分中形成溝道區(qū)。這導(dǎo)致在η型阱NW(作為轉(zhuǎn)移晶體管TX的源極區(qū)域)和η型高濃度半導(dǎo)體區(qū)域NR(作為轉(zhuǎn)移晶體管TX的漏極區(qū)域)之間導(dǎo)電。結(jié)果，在η型阱NW中累積的電子穿過溝道區(qū)域到達(dá)漏極區(qū)域，并且通過布線層從漏極區(qū)域提取到外面。
[0131]〈制造半導(dǎo)體器件的方法〉
[0132]然后，將描述本第一實施例的半導(dǎo)體器件的制造方法。圖5和6每個是示出第一實施例的半導(dǎo)體器件的某些制造步驟的制造工藝流程圖。圖7到22每個是示出在制造步驟期間第一實施例的半導(dǎo)體器件的剖視圖。順便說明的是，在圖7到22中，一起示出了像素區(qū)域IA中的制造步驟以及外圍電路區(qū)域2A中的制造步驟。
[0133]首先，如圖7所示，提供半導(dǎo)體襯底IS(圖5的步驟Sll)。在步驟Sll中，首先，作為半導(dǎo)體襯底1S，提供包含諸如磷(P)或砷(As)之類的η型雜質(zhì)的η型單晶硅襯底。
[0134]然后，在半導(dǎo)體襯底IS中，形成元件隔離區(qū)域LCS。元件隔離區(qū)域LCS由熱氧化膜形成。例如，在半導(dǎo)體襯底IS中用硅氮化物(SiN)膜覆蓋要成為諸如有源區(qū)域AcTP、AcAS, AcR, AcH以及AcL之類的有源區(qū)域的區(qū)域，進(jìn)行熱氧化，由此形成元件隔離區(qū)域LCS，每個元件隔離區(qū)域由諸如硅氧化物(S12)膜之類的絕緣部件形成。這樣的元件隔離法被稱為LOCOS (硅的局部氧化)法。元件隔離區(qū)域LCS，定義，即形成，諸如有源區(qū)域AcTP、AcAS、AcR、AcH以及AcL之類的有源區(qū)域。在像素區(qū)域IA中形成有源區(qū)域AcTP、AcAS以及AcR，在外圍電路區(qū)域2A中形成有源區(qū)域AcH和AcL。
[0135]順便說明的是，元件隔離區(qū)域可以通過使用STI (淺溝槽隔離)法代替LOCOS法形成。在此情況下，元件隔離區(qū)域由嵌入在半導(dǎo)體襯底IS中的溝槽中的絕緣部件形成。例如，通過使用硅氮化物膜作為掩模蝕刻半導(dǎo)體襯底1S，由此形成隔離槽。然后，將諸如硅氮氧化物膜之類的絕緣膜嵌入在隔離槽內(nèi)，由此形成元件隔離區(qū)域。
[0136]然后，如圖8所示，形成P型阱PW1、PW2以及PW3(圖5的步驟S12)。在步驟S12中，在像素區(qū)域IA中，在有源區(qū)域AcTP的一部分(圖8的左側(cè)部分)中形成P型阱PWl。而在步驟S12中，在像素區(qū)域IA中，在有源區(qū)域AcTP以及有源區(qū)域AcAS和AcR的另一部分(圖8的右側(cè)部分)中形成P型阱PW2。此外，在步驟S12中，在外圍電路區(qū)域2A中，在有源區(qū)域AcH和AcL中形成P型阱PW3。
[0137]在步驟S12中，通過使用光刻技術(shù)和離子注入法，在有源區(qū)域AcTP、AcAS和AcR以及有源區(qū)域AcH和AcL中，向半導(dǎo)體襯底IS中摻入諸如硼⑶之類的P型雜質(zhì)。結(jié)果，在像素區(qū)域IA和外圍電路區(qū)域2A中，形成P型阱PW1、PW2以及PW3。p型阱PW1、PW2以及PW3的導(dǎo)電類型是P型，并且是η型(半導(dǎo)體襯底IS的導(dǎo)電類型)的相反導(dǎo)電類型。
[0138]P型阱PW1、PW2以及PW3的每個中的ρ型雜質(zhì)濃度沒有特定限制，并且可以設(shè)置為給定值。此外，有源區(qū)域AcH的ρ型阱PW3中的ρ型雜質(zhì)濃度可以設(shè)置為不同于有源區(qū)域AcL的ρ型阱PW3中的ρ型雜質(zhì)濃度。
[0139]然后，如圖9所示，形成柵極絕緣膜G0X1、G0X2和G0X3以及導(dǎo)電膜CFl (圖5的步驟S13)。在步驟S13中，首先熱氧化半導(dǎo)體襯底1S。結(jié)果，在像素區(qū)域IA中，在ρ型阱PWl和PW2各自的上表面中，形成由硅氧化物(S12)膜形成的并且具有膜厚度THl的柵極絕緣膜GOXl。此外，半導(dǎo)體襯底IS被熱氧化。結(jié)果，在外圍電路區(qū)域2Α中，在有源區(qū)域AcH中的P型阱PW3的上表面處，形成由硅氧化物膜形成的并且具有膜厚度ΤΗ2的柵極絕緣膜G0X2。此外，半導(dǎo)體襯底IS被熱氧化。結(jié)果，在外圍電路區(qū)域2Α中，在有源區(qū)域AcL中的P型阱PW3的上表面處形成由硅氧化物膜形成的并且具有膜厚度ΤΗ3的柵極絕緣膜G0X3。
[0140]柵極絕緣膜G0X2的膜厚度ΤΗ2大于柵極絕緣膜G0X3的膜厚度ΤΗ3。結(jié)果，晶體管LTH的驅(qū)動電壓(參見稍后描述的圖19)可以設(shè)置為大于晶體管LTL的驅(qū)動電壓(參見稍后描述的圖19)。
[0141]順便說明的是，柵極絕緣膜GOXl的膜厚度THl可以設(shè)置為等于例如柵極絕緣膜G0X2的膜厚度TH2。
[0142]作為柵極絕緣膜G0X1、G0X2以及G0X3，可以使用硅氮化物(SiN)膜、硅氮氧化物(S1N)膜等?？闪磉x地，可以使用所謂的高介電常數(shù)膜，諸如通過向二氧化鉿(HfO2)膜摻入氧化鑭(La2O3)而獲得的鉿類絕緣膜，即介電常數(shù)比硅氮化物膜更高的膜。膜可以使用例如CVD (化學(xué)氣相沉積)法來形成。
[0143]然后，如圖9所示，在柵極絕緣膜G0X1、G0X2以及G0X3上方，作為導(dǎo)電膜CF1，例如使用CVD法等形成多晶硅膜。
[0144]然后，如圖10所示，形成厚的硬掩模膜HMl (圖5的步驟S14)。在步驟S14中，在像素區(qū)域IA和外圍電路區(qū)域2A中，在導(dǎo)電膜CFl上方通過例如CVD法形成作為絕緣膜的硬掩模膜HMl。硬掩模膜HMl的厚度TH5大于硬掩模膜HM2的膜厚度TH6 (參見稍后描述的圖 12)。
[0145]優(yōu)選地，作為硬掩模膜HM1，可以形成絕緣膜，該絕緣膜是包括硅氧化物(S12)膜、硅氮化物(SiN)膜以及硅氮氧化物(S1N)膜之一的單層膜或包括其中的兩層或更多層的疊層膜。在本第一實施例中，由硬掩模膜HMl形成的膜部件FPt (參見稍后描述的圖15)用作用于摻入雜質(zhì)離子的掩模，與使用例如抗蝕劑膜代替膜部件FPt的情況相比，可以防止或抑制膜部件FPt被改變或變性。
[0146]進(jìn)一步優(yōu)選地，作為硬掩模膜HM1，可以形成硅氧化物膜。結(jié)果，甚至在硬掩模膜HMl厚的情況下，也可以輕松地圖案化硬掩模膜HMl。
[0147]然后，如圖11所示，圖案化厚硬掩模膜HMl (圖5的步驟S15)。在步驟S15中，在像素區(qū)域IA中，圖案化厚硬掩模膜HMl。結(jié)果，形成膜部件FPtl、FPal、FPsl以及FPrl，每個膜部件由厚的硬掩模膜HMl形成，在外圍電路區(qū)域2A中，去除厚的硬掩模膜HM1。
[0148]具體而言，在厚的硬掩模膜HMl上方，形成光致抗蝕劑膜(未示出)，使用光刻技術(shù)進(jìn)行曝光和顯影處理。光致抗蝕劑膜也稱為抗蝕劑膜。結(jié)果，在外圍電路區(qū)域2A中，不保留光致抗蝕劑膜。然而在像素區(qū)域IA中，在其中形成了膜部件FPtl、FPal、FPsl以及FPrl的區(qū)域留下光致抗蝕劑膜。
[0149]然后，通過使用光致抗蝕劑膜作為掩模，蝕刻厚的硬掩模膜HM1。結(jié)果，在像素區(qū)域IA中，在有源區(qū)域AcTP上方，在導(dǎo)電膜CFl上方，留下厚硬掩模膜HMl，由此形成膜部件FPtl。而在像素區(qū)域IA中，在有源區(qū)域AcAS上方，在導(dǎo)電膜CFl上方，留下厚的硬掩模膜HMl,由此形成膜部件FPal和FPsl。此外，在像素區(qū)域IA中，在有源區(qū)域AcR上方，在導(dǎo)電膜CFl上方，留下厚的硬掩模膜HM1，由此形成膜部件FPrl。然后，通過灰化等來去除光致抗蝕劑膜。這樣的從光致抗蝕劑膜的形成到去除的步驟被稱為圖案化。
[0150]此外，在有源區(qū)域AcTP中從ρ型阱PWl上方到ρ型阱PW2上方連續(xù)地形成膜部件FPtl。
[0151]然后，如圖12所示，形成薄的硬掩模膜HM2(圖5的步驟S16)。在步驟S16中，在像素區(qū)域IA和外圍電路區(qū)域2A中，在導(dǎo)電膜CFl上方，包括在膜部件FPtl上方、在膜部件FPal上方、在膜部件FPsl上方以及在膜部件FPrl上方，通過例如CVD法形成硬掩模膜HM2作為絕緣膜。硬掩模膜HM2的厚度TH6小于硬掩模膜HMl的膜厚度TH5。
[0152]作為硬掩模膜HM2，可以形成絕緣膜，該絕緣膜是包括硅氧化物(S12)膜、硅氮化物(SiN)膜以及硅氮氧化物(S1N)膜之一的單層膜或包括其中的兩層或更多層的疊層膜。
[0153]硬掩模膜HMl的膜厚度TH5是例如大約200到300nm，硬掩模膜HM2的膜厚度TH6是例如大約20nm。
[0154]然后，如圖13所示，圖案化薄的硬掩模膜HM2(圖5的步驟S17)。在步驟S17中，在外圍電路區(qū)域2A中，圖案化薄的硬掩模膜HM2，由此形成由薄的硬掩模膜HM2形成的膜部件 FPH 和 FPL。
[0155]具體而言，在薄的硬掩模膜HM2上方，形成光致抗蝕劑膜(未示出)，使用光刻技術(shù)，進(jìn)行曝光和顯影處理。結(jié)果，在像素區(qū)域IA中不保留光致抗蝕劑膜。然而，在外圍電路區(qū)域2A中，在其中形成了膜部件FPH和FPL的區(qū)域留下光致抗蝕劑膜。然后，通過使用光致抗蝕劑膜作為掩模，蝕刻薄的硬掩模膜HM2。結(jié)果，在外圍電路區(qū)域2A中，在導(dǎo)電膜CFl上方，留下薄的硬掩模膜HM2，由此形成膜部件FPH和FPL。
[0156]在此步驟中，在像素區(qū)域IA中，薄的硬掩模膜HM2被回蝕。結(jié)果，在有源區(qū)域AcTP上方，在膜部件FPtl的側(cè)表面處，留下薄的硬掩模膜HM2，由此，形成側(cè)壁SWt。如此，在導(dǎo)電膜CFl上方，形成由膜部件FPtl和側(cè)壁SWt形成的膜部件FPt。
[0157]此外，在有源區(qū)域AcAS上方，在膜部件FPal的側(cè)表面處，留下薄的硬掩模膜HM2，由此形成側(cè)壁SWa。如此，在導(dǎo)電膜CFl上方，形成由膜部件FPal和側(cè)壁SWa形成的膜部件FPa。此外，在有源區(qū)域AcAS上方，在膜部件FPsl的側(cè)表面處，留下薄的硬掩模膜HM2，由此形成側(cè)壁SWs。如此，在導(dǎo)電膜CFl上方，形成由膜部件FPsl和側(cè)壁SWs形成的膜部件FPs0此外，在有源區(qū)域AcR上方，在膜部件FPrl的側(cè)表面處，留下薄的硬掩模膜HM2，由此形成側(cè)壁SWr。如此，在導(dǎo)電膜CFl上方形成由膜部件FPrl和側(cè)壁SWr形成的膜部件FPr。
[0158]順便說明的是，在像素區(qū)域IA中，在膜部件FPtl、FPal、FPsl以及FPrl中的每個的相應(yīng)側(cè)表面處，不必留下薄的硬掩模膜HM2。然后，在像素區(qū)域IA中，可以形成只由膜部件FPtl形成的膜部件FPt，只由膜部件FPal形成的膜部件FPa，只由膜部件FPsl形成的膜部件FPs，以及只由膜部件FPrl形成的膜部件FPr。
[0159]此外，從ρ型阱PWl上方到ρ型阱PW2上方連續(xù)地形成膜部件FPt。
[0160]然后，如圖14所示，形成柵電極GEt、GEa、GEs、GEr、GEH以及GEL(圖5的步驟S18)。在步驟S18中，在像素區(qū)域IA中，形成柵電極GEt、GEa、GEs以及GEr。在外圍電路區(qū)域2A中，形成柵電極GEH和GEL。
[0161]具體而言，通過使用膜部件FPt、FPa、FPs和FPr以及膜部件FPH和FPL作為掩模，蝕刻導(dǎo)電膜CFl以及柵極絕緣膜G0X1、G0X2和G0X3。
[0162]在此步驟中，在像素區(qū)域IA中，去除導(dǎo)電膜CFl和柵極絕緣膜GOXl的沒有用膜部件FPt、FPa、FPs以及FPr中的任何一個覆蓋的部分。結(jié)果，留下導(dǎo)電膜CFl和柵極絕緣膜GOXl的被膜部件FPt覆蓋的部分。結(jié)果，在有源區(qū)域AcTP上方，通過柵極絕緣膜GOXl形成由導(dǎo)電膜CFl形成的柵電極GEt。
[0163]而留下導(dǎo)電膜CFl和柵極絕緣膜GOXl的被膜部件FPa覆蓋的部分。結(jié)果，在有源區(qū)域AcAS上方，通過柵極絕緣膜GOXl形成由導(dǎo)電膜CFl形成的柵電極GEa。然后，留下導(dǎo)電膜CFl和柵極絕緣膜GOXl的被膜部件FPs覆蓋的部分。結(jié)果，在有源區(qū)域AcAS上方，通過柵極絕緣膜GOXl形成由導(dǎo)電膜CFl形成的柵電極GEs。此外，留下導(dǎo)電膜CFl和柵極絕緣膜GOXl的被膜部件FPr覆蓋的部分。結(jié)果，在有源區(qū)域AcR上方，通過柵極絕緣膜GOXl形成由導(dǎo)電膜CFl形成的柵電極GEr。
[0164]另一方面，在外圍電路區(qū)域2A中，去除導(dǎo)電膜CFl以及柵極絕緣膜G0X2和G0X3的沒有被膜部件FPH和FPL中的任何一個覆蓋的部分。結(jié)果，留下導(dǎo)電膜CFl和柵極絕緣膜G0X2的被膜部件FPH覆蓋的部分。相應(yīng)地，在有源區(qū)域AcH上方，通過柵極絕緣膜G0X2形成由導(dǎo)電膜CFl形成的柵電極GEH。而留下導(dǎo)電膜CFl和柵極絕緣膜G0X3的被膜部件FPL覆蓋的部分。結(jié)果，在有源區(qū)域AcL上方，通過柵極絕緣膜G0X3形成由導(dǎo)電膜CFl形成的柵電極GEL。
[0165]順便說明的是，從ρ型阱PWl上方到ρ型阱PW2上方連續(xù)地形成柵電極GEt。
[0166]然后，如圖15所示，形成η型阱NW(圖5的步驟S19)。在步驟S19中，在像素區(qū)域IA中，在布置于柵電極GEt的一側(cè)(圖15的右側(cè))的ρ型阱PWl內(nèi)通過離子注入法形成有源區(qū)域AcTP的η型阱NW。
[0167]例如，在像素區(qū)域IA和外圍電路區(qū)域2Α中，在半導(dǎo)體襯底IS上方，形成光致抗蝕劑膜Rl，使用光刻技術(shù)進(jìn)行曝光和顯影處理。結(jié)果，在像素區(qū)域IA中，形成穿透光致抗蝕劑膜Rl并且到達(dá)布置于柵電極GEt的一側(cè)(圖15的左側(cè))的部分，即有源區(qū)域AcTP中的ρ型阱PW1，的開口 0Ρ1。然后，在像素區(qū)域IA中，在開口 OPl的底部暴露ρ型阱PWl，其是有源區(qū)域AcTP的其中形成η型阱NW的部分。
[0168]另一方面，在像素區(qū)域IA中，ρ型阱PW2 (其是有源區(qū)域AcTP的沒有形成η型阱NW的部分)以及有源區(qū)域AcAS和AcR的ρ型阱PW2被光致抗蝕劑膜Rl覆蓋，以便防止被摻入η型雜質(zhì)離子。而在外圍電路區(qū)域2Α中，有源區(qū)域AcH和AcL的ρ型阱PW3被光致抗蝕劑膜Rl覆蓋，以便不被摻入η型雜質(zhì)離子。
[0169]如此，通過使用包括開口 OPl的光致抗蝕劑膜Rl作為掩模，摻入η型雜質(zhì)離子IMl0結(jié)果，如圖15所示，將η型雜質(zhì)離子頂I摻入ρ型阱PWl的上層部分中，由此形成η型阱NW。即，在ρ型阱PWl內(nèi)形成η型阱NW。ρ型阱PWl和η型阱NW之間的ρη結(jié)形成光電二極管H)。
[0170]優(yōu)選地，η型雜質(zhì)離子頂1被暴露的方向相對于半導(dǎo)體襯底IS的主表面的法線方向傾斜角度Θ 1，從而η型雜質(zhì)離子m暴露到柵電極GEt的在光電二極管ro —側(cè)的側(cè)表面。角度Θ1是例如大約30度。順便說明的是，可以通過垂直離子注入法和傾斜(角度Θ I)離子注入法兩倍地?fù)饺毽切碗s質(zhì)離子頂1。垂直離子注入法的角度優(yōu)選地在O度到7度的范圍內(nèi)。
[0171]當(dāng)在與半導(dǎo)體襯底IS的主表面的法線方向平行的方向摻入雜質(zhì)離子IMl時，難以以在平面圖中重疊柵電極GEt的方式形成η型阱NW，除非雜質(zhì)離子Ml的摻入深度是非常大的值。
[0172]另一方面，將考慮在與半導(dǎo)體襯底IS的主表面的法線方向傾斜的方向摻入雜質(zhì)離子IMl以便向柵電極GEt的光電二極管ro—側(cè)的側(cè)表面施加η型雜質(zhì)離子IMl的情況。在此情況下，甚至在雜質(zhì)離子頂1的摻入深度不是非常大的值的情況下，仍可以以在平面圖中重疊柵電極GEt的方式形成η型阱NW。如此，η型阱NW的一部分和柵電極GEt在平面圖中彼此重疊。這可使η型阱NW也充當(dāng)轉(zhuǎn)移晶體管TX的源極區(qū)域(參見稍后描述的圖19)。
[0173]在本第一實施例中，當(dāng)例如摻入η型雜質(zhì)離子以形成光電二極管H)時，與用膜部件FPt覆蓋的柵電極GEt自對準(zhǔn)地?fù)饺毽切碗s質(zhì)離子。這使得雜質(zhì)離子穿透柵電極GEt并且摻入到柵電極GEt下面的柵極絕緣膜GOXl和ρ型阱PWl難以進(jìn)行。因此，可以將η型雜質(zhì)離子摻入到距離P型阱PWl的上表面深的位置。相應(yīng)地，可以在距離P型阱PWl的上表面深的位置處形成η型阱NW。結(jié)果，可以防止或抑制光電二極管H)中的飽和電子數(shù)量的減少。這降低了沒有施加光時白點的形成(即，像素缺陷的形成)的頻率。
[0174]從半導(dǎo)體襯底IS的上表面到η型阱NW的下表面的距離ΤΗ7可以大于柵電極GEt的膜厚度ΤΗ4。甚至在這樣的情況下，根據(jù)本第一實施例，當(dāng)例如摻入η型雜質(zhì)離子以形成η型阱NW時，可阻止或抑制雜質(zhì)離子穿透柵電極GEt，并且阻止或抑制其被摻入到柵電極GEt下面的柵極絕緣膜GOXl以及ρ型阱PWl中。順便說明的是，柵電極GEt的膜厚度ΤΗ4是例如大約200nm。
[0175]優(yōu)選地，形成開口 OPl時考慮到用于曝光的對準(zhǔn)精度，從而在平面圖中，在開口OPl底部可靠地暴露P型阱PWl的與柵電極GEt相鄰的部分。即，以穿透光致抗蝕劑膜Rl并且到達(dá)在膜部件FPt —側(cè)(圖15的左側(cè))的末端的方式形成開口 0P1。結(jié)果，在平面圖中，向P型阱PWl的與柵電極GEt相鄰的部分處的上層部分中，可以可靠地?fù)饺毽切碗s質(zhì)離子以形成η型阱NW。
[0176]然后，如圖16所示，形成ρ+型半導(dǎo)體區(qū)域PR(圖5的步驟S20)。在步驟S20中，在η型阱NW的上層部分處，形成ρ+型半導(dǎo)體區(qū)域PR。
[0177]例如，在像素區(qū)域IA和外圍電路區(qū)域2Α中，在半導(dǎo)體襯底IS上方形成光致抗蝕劑膜R2，使用光刻技術(shù)進(jìn)行曝光和顯影處理。結(jié)果，在像素區(qū)域IA中形成穿透光致抗蝕劑膜R2并且到達(dá)有源區(qū)域AcTP中的η型阱NW的開口 0Ρ2。于是，在像素區(qū)域IA中，在開口0Ρ2底部暴露η型阱NW，其是有源區(qū)域AcTP的其中形成ρ+型阱PR的部分。
[0178]另一方面，在像素區(qū)域IA中，ρ型阱PW2 (其是有源區(qū)域AcTP的沒有形成ρ+型半導(dǎo)體區(qū)域PR的部分)以及有源區(qū)域AcAS和AcR的ρ型阱PW2被光致抗蝕劑膜R2覆蓋，以便不摻入P型雜質(zhì)離子。而在外圍電路區(qū)域2Α中，有源區(qū)域AcH和AcL的ρ型阱PW3被光致抗蝕劑膜R2覆蓋，以便不被摻入P型雜質(zhì)離子。
[0179]如此，通過使用包括開口 0Ρ2的光致抗蝕劑膜R2作為掩模，摻入ρ型雜質(zhì)離子頂2。結(jié)果，如圖16所示，將ρ型雜質(zhì)離子頂2摻入η型阱NW的上層部分中，由此形成P+型半導(dǎo)體區(qū)域PR。
[0180]優(yōu)選地，P型雜質(zhì)離子ΙΜ2被暴露的方向相對于半導(dǎo)體襯底IS的上表面的法線方向傾斜角度Θ 2，以便防止η型雜質(zhì)離子施加于柵電極GEt的光電二極管H)—側(cè)的側(cè)表面。角度Θ 2是例如大約10到30度。
[0181]結(jié)果，η型阱NW的上層部分的遠(yuǎn)離柵電極GEt的部分被摻入ρ型雜質(zhì)離子。因此，在η型阱NW的上層部分的遠(yuǎn)離柵電極GEt的部分形成ρ+型半導(dǎo)體區(qū)域PR。
[0182]順便說明的是，作為光致抗蝕劑膜R2，可以按原樣使用光致抗蝕劑膜Rl (參見圖15)。
[0183]然后，如圖17所示，形成η型低濃度半導(dǎo)體區(qū)域匪(圖6的步驟S21)。在步驟S21中，在像素區(qū)域IA中，在有源區(qū)域AcAS中，在ρ型阱PW2的在柵電極GEa相對兩側(cè)的部分以及P型阱PW2的在柵電極GEs相對兩側(cè)的部分中，形成η型低濃度半導(dǎo)體區(qū)域W。而在像素區(qū)域IA中，在有源區(qū)域AcR中，在ρ型阱PW2的在柵電極GEr相對兩側(cè)的部分中形成η型低濃度半導(dǎo)體區(qū)域匪。此外，在外圍電路區(qū)域2Α中，在有源區(qū)域AcH中，在ρ型阱PW3的在柵電極GEH相對兩側(cè)的部分中形成η型低濃度半導(dǎo)體區(qū)域匪。在有源區(qū)域AcL中，在P型阱PW3的在柵電極GEL相對兩側(cè)的部分中形成η型低濃度半導(dǎo)體區(qū)域W。
[0184]例如，在像素區(qū)域IA和外圍電路區(qū)域2Α中，在半導(dǎo)體襯底IS上方形成光致抗蝕劑膜R3，使用光刻技術(shù)進(jìn)行曝光和顯影處理。結(jié)果，在像素區(qū)域IA中，在有源區(qū)域AcAS和AcR中圖案化光致抗蝕劑膜R3以便暴露柵電極GEa、GEs和GEr以及ρ型阱PW2。而在外圍電路區(qū)域2Α中，在有源區(qū)域AcH和AcL中圖案化光致抗蝕劑膜R3以便暴露柵電極GHl和GEL以及ρ型阱PW3。另一方面，在像素區(qū)域IA中，在有源區(qū)域AcTP中，η型阱NW和ρ+型半導(dǎo)體區(qū)域PR被光致抗蝕劑膜R3覆蓋，以便不被摻入η型雜質(zhì)離子。
[0185]然后，通過使用光致抗蝕劑膜R3以及柵電極GEa、GEs、GEr、GHl和GEL作為掩模，摻入η型雜質(zhì)離子。結(jié)果，在像素區(qū)域IA中，在ρ型阱PW2的在柵電極GEa、GEs和GEr各自相對兩側(cè)的部分中分別形成η型低濃度半導(dǎo)體區(qū)域ΝΜ。而在外圍電路區(qū)域2Α中，在ρ型阱PW3的在柵電極GEH和GEL各自相對兩側(cè)的部分中分別形成η型低濃度半導(dǎo)體區(qū)域W。
[0186]在此步驟中，暴露ρ型阱PW2的其中形成了轉(zhuǎn)移晶體管TX的漏極區(qū)域的部分(參見稍后描述的圖19)。在ρ型阱PW2的暴露部分中可以形成η型低濃度半導(dǎo)體區(qū)域W。
[0187]而在步驟S21中，下列過程也是可接受的:首先，在有源區(qū)域AcAS、AcR以及AcH中，在給定條件下，摻入η型雜質(zhì)離子以形成η型低濃度半導(dǎo)體區(qū)域NM ;然后，在有源區(qū)域AcL中，在其他條件下?lián)饺毽切碗s質(zhì)離子以形成η型低濃度半導(dǎo)體區(qū)域匪。
[0188]順便說明的是，當(dāng)在外圍電路區(qū)域2Α中形成ρ溝道型MISFET時，在外圍電路區(qū)域2Α中可以摻入諸如硼(B)之類的ρ型雜質(zhì)離子，由此形成ρ型低濃度半導(dǎo)體區(qū)域。
[0189]然后，如圖18所示，形成并且圖案化蓋帽絕緣膜CAP(圖6的步驟S22)。
[0190]首先，如圖18所示，在半導(dǎo)體襯底IS上方，使用例如CVD法形成絕緣膜CAPl，絕緣膜CAPl是包括硅氧化物(S12)膜、硅氮化物(SiN)膜和硅氮氧化物(S1N)膜之一的單層膜或包括其中的兩層或更多層的疊層膜。
[0191]然后，如圖18所示，圖案化絕緣膜CAP1。例如，在像素區(qū)域IA和外圍電路區(qū)域2Α中，在絕緣膜CAPl上方形成光致抗蝕劑膜R4，使用光刻技術(shù)進(jìn)行曝光和顯影處理。結(jié)果，在像素區(qū)域IA中，留下光致抗蝕劑膜R4的在膜部件FPt上方、η型阱NW上方以及ρ+型半導(dǎo)體區(qū)域PR上方的部分，去除光致抗蝕劑膜R4的其他部分。
[0192]然后，利用被光致抗蝕劑膜R4覆蓋的膜部件FPt、n型阱NW以及p+型半導(dǎo)體區(qū)域PR，在像素區(qū)域IA中通過RIE (反應(yīng)離子蝕刻)法等來各向異性地蝕刻有源區(qū)域AcAS和AcR中的每個上方的絕緣膜CAPl。此外，在外圍電路區(qū)域2A中，通過RIE法等來各向異性地蝕刻有源區(qū)域AcH和AcL中的每個上方的絕緣膜CAPl。
[0193]在此步驟中，在像素區(qū)域IA中，在η型阱NW上方，在ρ+型半導(dǎo)體區(qū)域PR上方以及在膜部件FPt上方，留下絕緣膜CAP1，由此形成蓋帽絕緣膜CAP。順便說明的是，蓋帽絕緣膜CAP充當(dāng)增透膜ARF。
[0194]另一方面，在外圍電路區(qū)域2A中，回蝕絕緣膜CAPl以便膜部件FPH和FPL被暴露。此外，去除暴露的膜部件FPH和FPL。然后，在柵電極GEH和GEL的每個側(cè)表面處留下絕緣膜CAPI，由此形成側(cè)壁SW。S卩，側(cè)壁SW由絕緣膜CAPl形成。
[0195]另一方面，在像素區(qū)域IA中，在有源區(qū)域AcAS和AcR中的每個的上方，回蝕絕緣膜CAPl以便膜部件FPa、FPs和FPr被暴露。此處，膜部件FPa、FPs以及FPr的膜厚度TH5 (參見圖13)大于膜部件FPH和FPL的膜厚度TH6 (參見圖13)。因此，甚至在回蝕膜部件FPa、FPs以及FPr直到去除膜部件FPH和FPL的情況下，可以留下膜部件FPa、FPs以及FPr，而沒有被完全去除。結(jié)果，分別在柵電極GEa的側(cè)表面以及留下的膜部件FPa的側(cè)表面處留下絕緣膜CAP1，由此形成側(cè)壁SW。此外，在柵電極GEs的側(cè)表面以及留下的膜部件FPs的側(cè)表面處，留下絕緣膜CAP1，由此形成側(cè)壁SW。此外，在柵電極GEr的側(cè)表面以及留下的膜部件FPr的側(cè)表面處，留下絕緣膜CAPl，由此形成側(cè)壁SW。
[0196]順便說明的是，如圖18所示，考慮到曝光的對準(zhǔn)精度，去除膜部件FPt的與其光電二極管ro —側(cè)相對的末端上方的光致抗蝕劑膜R4，以便在平面圖中，可靠地暴露P型阱PW2的與柵電極GEt相鄰的部分。結(jié)果，回蝕絕緣膜CAP1，以便膜部件FPt的與其光電二極管ro —側(cè)相對的末端被暴露。然后，甚至在回蝕膜部件FPt的與其光電二極管ro —側(cè)相對的末端直到去除膜部件FPH和FPL的情況下，膜部件FPt的與其光電二極管ro —側(cè)相對的末端可以被留下，而沒有被完全去除。結(jié)果，分別在柵電極GEt的與其光電二極管ro —側(cè)相對的側(cè)表面以及所留下的膜部件FPt的與其光電二極管ro —側(cè)相對的側(cè)表面處，留下絕緣膜CAPI，由此形成側(cè)壁SW。
[0197]如此，當(dāng)回蝕膜部件FPt的與其光電二極管ro —側(cè)相對的末端時，膜部件FPt可以具有臺階部件STP。在此臺階處，從臺階部件STP起膜部件FPt的與其光電二極管ro —側(cè)相對的部分的膜厚度小于從臺階部件STP起膜部件FPt的在光電二極管ro —側(cè)的部分的膜厚度TH5(參見圖13)。
[0198]然后，如圖19所示，形成η型高濃度半導(dǎo)體區(qū)域NR (圖6的步驟S23)。
[0199]在步驟S23中，在像素區(qū)域IA中，在有源區(qū)域AcTP中通過使用作為增透膜ARF的蓋帽絕緣膜CAP和柵電極GEt作為掩模，摻入諸如磷(P)或砷(As)之類的η型雜質(zhì)離子。結(jié)果，在像素區(qū)域IA中，在有源區(qū)域AcTP中，在ρ型阱PW2的布置于柵電極GEt的與光電二極管H)側(cè)相對的一側(cè)(圖19的右側(cè))的部分中，形成η型高濃度半導(dǎo)體區(qū)域NR。η型高濃度半導(dǎo)體區(qū)域NR也是作為轉(zhuǎn)移晶體管TX的漏極區(qū)域的半導(dǎo)體區(qū)域，并且充當(dāng)浮動擴(kuò)散區(qū)域FD。即，形成轉(zhuǎn)移晶體管ΤΧ，包括柵電極GEt、n型高濃度半導(dǎo)體區(qū)域NR(漏極區(qū)域)以及膜部件FPt。
[0200]此外，在步驟S23中，在像素區(qū)域IA中，在有源區(qū)域AcAS中，使用柵電極GEa以及在柵電極GEa相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW作為掩模，摻入η型雜質(zhì)離子。結(jié)果，在P型阱PW2的在由柵電極GEa和在柵電極GEa相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW形成的組合體的相對兩側(cè)的部分中，分別形成η型高濃度半導(dǎo)體區(qū)域NR。于是，形成放大晶體管AMI，包括柵電極GEa、η型高濃度半導(dǎo)體區(qū)域NR (源極/漏極區(qū)域SD)以及膜部件FPa。
[0201]此外，在像素區(qū)域IA中，在有源區(qū)域AcAS中，使用柵電極GEs和在柵電極GEs相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW作為掩模，摻入η型雜質(zhì)離子。結(jié)果，在ρ型阱PW2的在由柵電極GEs和在柵電極GEs的相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW形成的組合體的相對兩側(cè)的部分中，分別形成η型高濃度半導(dǎo)體區(qū)域NR。于是，形成選擇晶體管SEL，包括柵電極GEs、η型高濃度半導(dǎo)體區(qū)域NR(源極/漏極區(qū)域SD)以及膜部件FPs。
[0202]此外，在像素區(qū)域IA中，在有源區(qū)域AcR中，使用柵電極GEr和在柵電極GEr相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW作為掩模，摻入η型雜質(zhì)離子。結(jié)果，在有源區(qū)域AcR中，在P型阱PW2的由柵電極GEr和在柵電極GEr相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW形成的組合體的相對兩側(cè)的部分中，分別形成η型高濃度半導(dǎo)體區(qū)域NR。于是，形成復(fù)位晶體管RST，包括柵電極GEr、η型高濃度半導(dǎo)體區(qū)域NR(源極/漏極區(qū)域SD)以及膜部件FPr。
[0203]另一方面，在步驟S23中，在外圍電路區(qū)域2A中，在有源區(qū)域AcH中，使用柵電極GEH和在柵電極GEH相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW作為掩模，摻入η型雜質(zhì)離子。結(jié)果，在P型阱PW3的在由柵電極GEH和在柵電極GEH相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW形成的組合體的相對兩側(cè)的部分中，分別形成η型高濃度半導(dǎo)體區(qū)域NR。于是，形成晶體管LTH，包括柵電極GEH、η型高濃度半導(dǎo)體區(qū)域NR (源極/漏極區(qū)域SD)。
[0204]此外，在外圍電路區(qū)域2Α中，在有源區(qū)域AcL中，使用柵電極GEL和在柵電極GEL相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW作為掩模，摻入η型雜質(zhì)離子。結(jié)果，在ρ型阱PW3的在由柵電極GEL和在柵電極GEL相對兩側(cè)的側(cè)表面處形成的側(cè)壁SW形成的組合體的相對兩側(cè)的部分中，分別形成η型高濃度半導(dǎo)體區(qū)域NR。于是，形成晶體管LTL，包括柵電極GEL、η型高濃度半導(dǎo)體區(qū)域NR (源極/漏極區(qū)域SD)。
[0205]順便說明的是，當(dāng)在外圍電路區(qū)域2Α中形成ρ溝道型MISFET時，在外圍電路區(qū)域2Α中可以摻入諸如硼⑶之類的ρ型雜質(zhì)離子，由此形成充當(dāng)ρ溝道型MISFET的源極/漏極區(qū)域的P型高濃度半導(dǎo)體區(qū)域。
[0206]然后，為了激活在到目前為止的步驟中摻入的雜質(zhì)，執(zhí)行激活退火。順便說明的是，摻入相應(yīng)的雜質(zhì)的順序不限于步驟的順序。此外，可以在一個步驟中同時向多個相同導(dǎo)電類型的半導(dǎo)體區(qū)域摻入雜質(zhì)，以便可以調(diào)整相應(yīng)的雜質(zhì)的摻入步驟。順便說明的是，也在激活退火之后，在η型阱NW的上層部分的與柵電極GEt分開的部分中，形成P+型半導(dǎo)體區(qū)域PR。
[0207]然后，如圖20所示，形成硅化物層SIL (圖6的步驟S24)。在步驟S24中，在其中未形成硅化物層的每個區(qū)域中，在半導(dǎo)體襯底IS上方形成硅化物阻止膜(未示出)。另一方面，在每個其中形成了硅化物層SIL的區(qū)域，諸如柵電極GEH和GLH以及η型高濃度半導(dǎo)體區(qū)域NR，在半導(dǎo)體襯底IS上方未形成硅化物阻止膜(未示出)。
[0208]然后，在半導(dǎo)體襯底IS上方，使用濺射法等形成由例如鎳(Ni)膜形成的金屬膜(未示出)。作為不同于鎳膜的金屬膜，可以使用諸如鈦(Ti)膜、鈷(Co)膜或鉬(Pt)膜之類的金屬膜，以及由金屬形成的合金膜。
[0209]然后，對半導(dǎo)體襯底IS進(jìn)行熱處理，由此在金屬膜(未示出)與形成柵電極GEH和GLH的硅以及形成η型高濃度半導(dǎo)體區(qū)域NR的硅之間產(chǎn)生反應(yīng)。這會導(dǎo)致由例如鎳硅化物層形成的硅化物層SIL的形成。然后，去除金屬膜(未示出)的未反應(yīng)部分。如此，在像素區(qū)域IA中，在有源區(qū)域AcTP、AcAS和AcR中，在膜部件FPt、FPa、FPs和FPr每個的上表面處不形成硅化物層。
[0210]另一方面，在像素區(qū)域IA中，在有源區(qū)域AcTP中，在η型高濃度半導(dǎo)體區(qū)域NR的上表面處，形成硅化物層SIL，在有源區(qū)域AcAS和AcR中，在η型高濃度半導(dǎo)體區(qū)域NR每個的上表面處,形成硅化物層SIL。而在外圍電路區(qū)域2Α中，在有源區(qū)域AcH和AcL中，在η型高濃度半導(dǎo)體區(qū)域NR每個的上表面處，以及在柵電極GEH和GEL每個的上表面處，形成硅化物層SIL。硅化物層可以降低相應(yīng)的區(qū)域和插塞之間的耦合電阻。
[0211 ] 順便說明的是，在步驟S24中，在像素區(qū)域IA中，在η型高濃度半導(dǎo)體區(qū)域NR (作為轉(zhuǎn)移晶體管TX的漏極區(qū)域)的上表面不必形成硅化物層SIL。在此情況下，在η型高濃度半導(dǎo)體區(qū)域NR (作為轉(zhuǎn)移晶體管TX的漏極區(qū)域)的上表面也形成硅化物阻止膜(未示出)。
[0212]然后，如圖21所示，形成層間絕緣膜IL1(圖6的步驟S25)。在步驟S25中，在像素區(qū)域1Α和外圍電路區(qū)域2Α中，在半導(dǎo)體襯底1S上方，形成層間絕緣膜IL1。S卩，以覆蓋光電二極管H)、轉(zhuǎn)移晶體管TX、放大晶體管AM1、選擇晶體管SEL和復(fù)位晶體管RST以及晶體管LTH和LTL的方式形成層間絕緣膜IL1。
[0213]例如，在半導(dǎo)體襯底1S上方，使用TE0S氣體作為原材料氣體，通過CVD法沉積硅氧化物膜。此后，在需要時，使用CMP(化學(xué)機械拋光)法等平坦化層間絕緣膜IL1的上表面。
[0214]然后，如圖22所示，形成接觸孔CHt、CHa、CHs、CHr、CHH和CHL(圖6的步驟S26)。在步驟S26中，圖案化層間絕緣膜IL1，由此形成接觸孔CHt、CHa、CHs、CHr、CHH和CHL。
[0215]在轉(zhuǎn)移晶體管TX的n型高濃度半導(dǎo)體區(qū)域NR上方，形成穿透層間絕緣膜IL1并且到達(dá)η型高濃度半導(dǎo)體區(qū)域NR的接觸孔CHt。在放大晶體管AMI的η型高濃度半導(dǎo)體區(qū)域NR上方，形成穿透層間絕緣膜IL1并且到達(dá)在η型高濃度半導(dǎo)體區(qū)域NR的上表面形成的硅化物層SIL的接觸孔CHa。在選擇晶體管SEL的η型高濃度半導(dǎo)體區(qū)域NR上方，形成穿透層間絕緣膜IL1并且到達(dá)在η型高濃度半導(dǎo)體區(qū)域NR的上表面形成的硅化物層SIL的接觸孔CHs。在復(fù)位晶體管RST的η型高濃度半導(dǎo)體區(qū)域NR上方，形成穿透層間絕緣膜IL1并且到達(dá)在η型高濃度半導(dǎo)體區(qū)域NR的上表面形成的硅化物層SIL的接觸孔CHr。
[0216]在晶體管LTH的η型高濃度半導(dǎo)體區(qū)域NR上方，形成穿透層間絕緣膜IL1并且到達(dá)在η型高濃度半導(dǎo)體區(qū)域NR的上表面形成的硅化物層SIL的接觸孔CHH。在晶體管LTL的η型高濃度半導(dǎo)體區(qū)域NR上方，形成穿透層間絕緣膜IL1并且到達(dá)在η型高濃度半導(dǎo)體區(qū)域NR的上表面形成的硅化物層SIL的接觸孔CHL。
[0217]在此步驟中，還在柵電極GEt、GEa、GEs、GEr、GEH以及GEL上方形成接觸孔(未示出)。
[0218]然后，如圖4所示，形成插塞？61卩6&、？68、？61'、？6!1以及PGL(圖6的步驟S27)。在步驟S27中，在接觸孔CHt、CHa、CHs、CHr、CHH以及CHL各自的內(nèi)部填充導(dǎo)電膜，由此分別形成插塞 PGt、PGa、PGs、PGr、PGH 以及 PGL。
[0219]首先，在包括接觸孔CHt、CHa、CHs、CHr、CHH以及CHL的底表面和內(nèi)壁的層間絕緣膜IL1上方，形成阻擋導(dǎo)體膜。阻擋導(dǎo)體膜由鈦膜以及在鈦膜上方形成的氮化鈦膜形成，并且可以使用例如濺射法來形成。阻擋導(dǎo)體膜具有防止例如鎢(要在稍后的步驟中嵌入的主導(dǎo)體膜的材料)擴(kuò)散到硅中的所謂的擴(kuò)散阻擋屬性。
[0220]然后，以填充接觸孔CHt、CHa、CHs、CHr、CHH以及CHL中的每個的方式在阻擋導(dǎo)體膜上方形成由鎢膜形成的主導(dǎo)體膜。主導(dǎo)體膜可以使用例如CVD法來形成。然后，通過例如CMP法去除在層間絕緣膜IL1上方形成的主導(dǎo)體膜和阻擋導(dǎo)體膜的不必要部分。結(jié)果，可以形成插塞PGt、PGa、PGs、PGr、PGH以及PGL中的每個。
[0221]然后，如圖3所示，在層間絕緣膜IL1上方形成層間絕緣膜IL2到IL4以及布線Ml到M3。例如，在層間絕緣膜IL1上方，通過CVD法等形成硅氮化物(SiN)膜和硅氧化物(Si02)膜的層疊膜。然后，形成穿透層間絕緣膜IL2并且到達(dá)布線Ml的接觸孔。然后，在包括接觸孔內(nèi)部的層間絕緣膜IL2上方，通過濺射法等沉積鉭(Ta)膜以及氮化鉭(TaN)的層疊膜作為阻擋膜。然后，在阻擋膜上方，通過濺射法等沉積薄的銅(Cu)膜作為種子膜(未示出)。通過電解鍍方法，在種子膜上方沉積銅膜。然后，通過CMP方法等等，去除層間絕緣膜IL2上方的阻擋膜、種子膜以及銅膜的不必要部分。如此，在布線槽內(nèi)部嵌入阻擋膜、種子膜以及銅膜。結(jié)果，可以形成布線Ml (單鑲嵌法)。
[0222]下面，以同樣的方式，如圖3所示，在包括布線Ml的層間絕緣膜IL2上方形成層間絕緣膜IL3。在層間絕緣膜IL3中，形成布線M2。在包括布線M2的層間絕緣膜IL3上方形成層間絕緣膜IL4。在層間絕緣膜IL4中形成布線M3。
[0223]順便說明的是，在本實施例中，示出了其中布線Ml和布線M2中每個都通過鑲嵌法由銅線形成的示例。然而，不限于此，布線Ml和布線M2可以通過圖案化方法，使用鋁來形成。
[0224]然后，如圖3所示，在最上層的層間絕緣膜IL4上方，并且在平面圖中包括像素區(qū)域1A的區(qū)域中形成微透鏡ML。S卩，以在平面圖中重疊形成光電二極管Η)的η型阱NW的方式形成作為芯片上透鏡的微透鏡ML。順便說明的是，如圖3所示，在微透鏡ML和層間絕緣膜IL4之間，可以從底部起按順序形成鈍化膜PF和濾色器CL。
[0225]通過到目前為止的步驟，如圖3所示，可以制造本第一實施例的半導(dǎo)體器件。
[0226]順便說明的是，在本第一實施例中，例如半導(dǎo)體襯底1S，p型阱PW1、PW2和PW3，η型阱NW，Ρ+型半導(dǎo)體區(qū)域PR，η型低濃度半導(dǎo)體區(qū)域匪以及η型高濃度半導(dǎo)體區(qū)域NR各自的導(dǎo)電類型可以分別變?yōu)橄喾磳?dǎo)電類型(同理也適用于第二實施例)。
[0227]〈關(guān)于用于形成光電二極管的離子注入法〉
[0228]然后，將通過與比較示例1的半導(dǎo)體器件相比較，來描述用于形成光電二極管的離子注入法。
[0229]圖23是示出比較示例1的半導(dǎo)體器件的配置的剖視圖。圖24到26分別是示出在制造步驟期間比較示例1的半導(dǎo)體器件的剖視圖。順便說明的是，在圖23中，未示出層間絕緣膜IL1上方的部分。
[0230]如圖23所示，在比較示例1的半導(dǎo)體器件中，不同于第一實施例的半導(dǎo)體器件，在轉(zhuǎn)移晶體管ΤΧ100的柵電極GEt和層間絕緣膜IL1之間不形成膜部件FPt (參見圖3)。在放大晶體管AMI的柵電極GEa和層間絕緣膜IL1之間不形成膜部件FPa(參見圖3)，在選擇晶體管SEL的柵電極GEs和層間絕緣膜IL1之間不形成膜部件FPs (參見圖3)。此外，在復(fù)位晶體管RST的柵電極GEr和層間絕緣膜IL1之間不形成膜部件FPr (參見圖3)。另一方面，在柵電極GEa、GEs和GEr每個的上表面處，形成硅化物層SIL。
[0231]在比較示例1的半導(dǎo)體器件的制造步驟中，執(zhí)行第一實施例中的參考圖7到9所描述的步驟S11到步驟S13的步驟。然后，在不執(zhí)行參考圖10所描述的步驟S14的情況下，如圖24所示，在導(dǎo)電膜CF1上方形成具有膜厚度TH6的薄的硬掩模膜HM2。
[0232]然后，如圖25所示，使用通過圖案化薄的硬掩模膜HM2而形成的膜部件FPt 100、FPal00、FPsl00和FPrlOO作為掩模，蝕刻導(dǎo)電膜CF1以及柵極絕緣膜G0X1、G0X2和G0X3。
[0233]結(jié)果，在有源區(qū)域AcTP上方，通過柵極絕緣膜G0X1，形成由導(dǎo)電膜CF1形成的柵電極GEt。而在有源區(qū)域AcAS上方，通過柵極絕緣膜G0X1，形成由導(dǎo)電膜CF1形成的柵電極GEa,通過柵極絕緣膜G0X1，形成由導(dǎo)電膜CF1形成的柵電極GEs。此外，在有源區(qū)域AcR上方，通過柵極絕緣膜G0X1，形成由導(dǎo)電膜CF1形成的柵電極GEr。
[0234]另一方面，向外圍電路區(qū)域2A應(yīng)用與參考第一實施例中的圖14所描述的步驟S18相同的步驟。
[0235]然后，如圖26所示，形成η型阱NW。然后，如參考第一實施例中的圖16到22等所描述的那樣，執(zhí)行步驟S20以及后面的步驟，由此形成比較示例1的半導(dǎo)體器件。
[0236]在比較示例1中，在圖26所示的形成η型阱NW的步驟中，在像素區(qū)域1Α以及外圍電路區(qū)域2Α中，在半導(dǎo)體襯底1S上方，形成光致抗蝕劑膜R1。然后，在像素區(qū)域1Α中，形成開口 0Ρ1，以便在開口 0Ρ1底部暴露ρ型阱PW1，其是有源區(qū)域AcTP的其中形成η型阱NW的部分。然后，通過使用包括開口 0Ρ1的光致抗蝕劑膜R1作為掩模，摻入η型雜質(zhì)離子頂1。
[0237]在此步驟中，考慮到曝光的對準(zhǔn)精度來形成開口 0Ρ1，以便在平面圖中在開口 0Ρ1底部可靠地暴露Ρ型阱PW1的與柵電極GEt相鄰的部分。S卩，以穿透光致抗蝕劑膜R1并且到達(dá)膜部件FPtlOO的一側(cè)(圖26的左側(cè))的末端的方式形成開口 0P1。在比較示例1中，在柵電極GEt上方，形成只包括薄的硬掩模膜HM2的膜部件FPtlOO (參見圖25)，但是不形成包括厚的硬掩模膜HM1的膜部件FPt (參見圖15)。因此，離子可以穿透膜部件FPtlOO，柵電極GEt以及柵極絕緣膜G0X1，摻入到柵極絕緣膜G0X1緊下面的ρ型阱PW1中。
[0238]如通過示出比較示例1的制造步驟所描述的那樣，對于CMOS圖像傳感器，在形成柵電極GEt之后，與柵電極GEt自對準(zhǔn)地將離子摻入到距離半導(dǎo)體襯底1S的上表面深的位置，由此形成光電二極管ro。與柵電極GEt自對準(zhǔn)地?fù)饺腚x子的理由如下:如果導(dǎo)致柵電極GEt和光電二極管ro之間的位置關(guān)系偏差，則用于轉(zhuǎn)移在光電二極管ro中所生成的電子的特征也會變差。
[0239]此外，對于CMOS圖像傳感器，紅光到達(dá)距離由硅形成的半導(dǎo)體襯底1S的上表面深的位置。因此，為了接收包括紅光的光，有效率地生成電子，并且有效率地捕獲所生成的電子，光電二極管ro的pn結(jié)最好布置于距離半導(dǎo)體襯底1S的上表面深的位置。因此，對于形成光電二極管ro的pn結(jié)的ρ型阱PW1和η型阱NW中的η型阱，η型阱NW的下表面布置于盡可能深的位置。
[0240]然而，當(dāng)與柵電極GEt對準(zhǔn)地?fù)饺腚x子時，離子可能穿透柵電極GEt，被摻入到柵電極GEt下的柵極絕緣膜G0X1和半導(dǎo)體襯底1S中。如此，為了防止或抑制離子被摻入到柵電極GEt下的柵極絕緣膜G0X1和半導(dǎo)體襯底1S，例如可以考慮在柵電極GEt上方形成有絕緣膜時進(jìn)行離子的摻入。
[0241]然而，在外圍電路區(qū)域2A中，為了確保甚至在隨著運算速度提高而尺寸變?yōu)楦?xì)的情況下以低電阻耦合，在柵電極GEH和GEL各自的上表面以及源極/漏極區(qū)域SD的上表面處形成硅化物層。因此，向在柵電極GEt上方(包括在外圍電路區(qū)域2A中的柵電極GH1和GEL中的每個上方)形成的厚絕緣膜摻入離子，由此形成光電二極管H)。然后，需要去除外圍電路區(qū)域2A中的柵電極GH1和GEL中的每個上方的絕緣膜。然而，當(dāng)通過例如濕法蝕刻來去除外圍電路區(qū)域2A中的柵電極GH1和GEL中的每個上方的厚絕緣膜時，可能部分地去除元件隔離區(qū)域LCS或柵極絕緣膜GEH和GEL。因此，在形成光電二極管之后，難以去除外圍電路區(qū)域2A中的柵電極GEH和GEL中的每個上方的絕緣膜。
[0242]g卩，為了輕松地形成硅化物層SIL，不可以在柵電極GEt上形成厚的絕緣膜。因此，當(dāng)例如摻入η型雜質(zhì)以形成光電二極管ro時，為了防止雜質(zhì)離子穿透柵電極GEt并且防止摻入到柵電極GEt下面的柵極絕緣膜G0X1和半導(dǎo)體襯底1S中，不能將η型雜質(zhì)離子摻入到距離半導(dǎo)體襯底1S的上表面深的位置。
[0243]結(jié)果，在距離半導(dǎo)體襯底1S的上表面淺的位置形成光電二極管ro。相應(yīng)地，在半導(dǎo)體襯底1S的上表面附近的部分形成的用于補償晶體缺陷的P+型半導(dǎo)體區(qū)域PR的雜質(zhì)離子擴(kuò)散到光電二極管ro內(nèi)。于是，來自p+型半導(dǎo)體區(qū)域pr的雜質(zhì)離子在光電二極管ro內(nèi)部的擴(kuò)散降低了光電二極管ro中的飽和電子數(shù)量。這可能會降低cmos圖像傳感器的靈敏度，導(dǎo)致半導(dǎo)體器件的性能退化。
[0244]而在CMOS圖像傳感器中，當(dāng)沒有用光照射時的暗電流增大時，不論是否暴露到光，都確定為暴露到光。結(jié)果，引起假光照，導(dǎo)致白點的形成。暗電流的可能原因之一是在形成光電二極管ro的半導(dǎo)體區(qū)域形成的晶體缺陷。特別地，半導(dǎo)體襯底1S的上表面附近的部分包括大量的晶體缺陷。因此，在距離半導(dǎo)體襯底1S的上表面淺的位置形成光電二極管ro可能增大在沒有暴露到光時形成白點(即，形成像素缺陷)的頻率，導(dǎo)致CMOS圖像傳感器的靈敏度降低。這降低了半導(dǎo)體器件的性能。
[0245]<本實施例的主要特征和效果>
[0246]在本第一實施例中，在柵電極GEt上方形成由厚的硬掩模膜HM1形成的膜部件FPt。此外，當(dāng)例如摻入η型雜質(zhì)離子以形成光電二極管Η)時，與用膜部件FPt覆蓋的柵電極GEt自對準(zhǔn)地?fù)饺腚s質(zhì)離子。
[0247]這使得雜質(zhì)離子穿透柵電極GEt并且摻入到柵電極GEt下面的柵極絕緣膜G0X1和ρ型阱pwi難以進(jìn)行。因此，在其中形成了光電二極管ro的區(qū)域，可以向距離ρ型阱pwi的上表面深的位置摻入η型雜質(zhì)離子。相應(yīng)地，可以在距離ρ型阱PW1的上表面深的位置形成η型阱NW。結(jié)果，可以防止或抑制摻入到在ρ型阱PW1的上表面附近的部分形成的用于補償晶體缺陷的Ρ+型半導(dǎo)體區(qū)域PR的雜質(zhì)離子擴(kuò)散到光電二極管ro內(nèi)。因此，可以防止或抑制光電二極管ro中的飽和電子數(shù)量的減少，這可以改善CMOS圖像傳感器的靈敏度。結(jié)果，可以改善半導(dǎo)體器件的性能。
[0248]此外，可以在遠(yuǎn)離ρ型阱PW1的包括大量晶體缺陷的上表面附近部分的部分處形成光電二極管ro。因此，可以降低沒有暴露到光時白點的形成(即，像素缺陷的形成)的頻率。如此，可以改善CMOS圖像傳感器的靈敏度。結(jié)果，可以改善半導(dǎo)體器件的性能。
[0249]另一方面，在本第一實施例中，不同于稍后所描述的第二實施例，還在像素區(qū)域1A中除了轉(zhuǎn)移晶體管TX之外的晶體管各自的柵電極GEa、GEs和GEr上方分別形成膜部件FPa、FPs和FPr，每個膜部件由厚硬掩模膜HM1形成。因此，在半導(dǎo)體器件的制造步驟過程中，不需要執(zhí)行去除像素區(qū)域1A中除了轉(zhuǎn)移晶體管TX之外的晶體管的柵電極GEa、GEs以及GEr上方的膜部件，同時保留像素區(qū)域1A中的轉(zhuǎn)移晶體管TX的柵電極GEt上方的膜部件的步驟。因此，與稍后所描述的第二實施例相比，可以輕松地制造半導(dǎo)體器件。
[0250]第二實施例
[0251]在第一實施例中，描述了這樣的示例:除了轉(zhuǎn)移晶體管的柵電極之外，還在像素區(qū)域的除轉(zhuǎn)移晶體管之外的晶體管的柵電極上方形成膜部件，每個膜部件包括厚的硬掩模膜。另一方面，在第二實施例中，將描述這樣的示例:在轉(zhuǎn)移晶體管的柵電極上方，形成由厚的硬掩模膜形成的膜部件，但是在像素區(qū)域中的除了轉(zhuǎn)移晶體管之外的晶體管的每個柵電極上方，不形成由厚的硬掩模膜形成的膜部件。
[0252]本第二實施例的半導(dǎo)體器件的配置與參考圖1和2描述的第一實施例的半導(dǎo)體器件的配置相同。將省略對其的描述。此外，外圍電路區(qū)域的元件結(jié)構(gòu)與參考圖3和4描述的外圍電路區(qū)域的元件結(jié)構(gòu)相同。將省略對其的描述。
[0253]<像素區(qū)域的元件結(jié)構(gòu)>
[0254]然后，將描述像素區(qū)域的元件結(jié)構(gòu)。圖27和28每個是示出第二實施例的半導(dǎo)體器件的配置的剖視圖。順便說明的是，在圖27和28中，如在圖3和4中，一起示出了像素區(qū)域1A的元件結(jié)構(gòu)以及外圍電路區(qū)域2A的元件結(jié)構(gòu)。此外，在圖28中，未示出圖27的層間絕緣膜IL1上方的部分。
[0255]本第二實施例的半導(dǎo)體器件的像素區(qū)域1A的元件結(jié)構(gòu)中除了放大晶體管AM1、選擇晶體管SEL和復(fù)位晶體管RST之外的相應(yīng)部分與第一實施例的半導(dǎo)體器件的像素區(qū)域1A中的元件結(jié)構(gòu)中的相應(yīng)部分相同。將省略對其的描述。
[0256]放大晶體管AMI與第一實施例中的放大晶體管AMI具有相同結(jié)構(gòu)，只是不在柵電極GEa上方形成膜部件FPa (參見圖3)。然后，在本第二實施例中，在柵電極GEa的上表面處，形成硅化物層SIL。這允許以低電阻在柵電極GEa和插塞(未示出)之間耦合。
[0257]選擇晶體管SEL與第一實施例的選擇晶體管SEL具有相同結(jié)構(gòu)，只是不在柵電極GEs上方形成膜部件FPs (參見圖3)。然后，在本第二實施例中，在柵電極GEs的上表面處，形成娃化物層SIL。這允許以低電阻在柵電極GEs和插塞(未不出)之間f禹合。
[0258]復(fù)位晶體管RST與第一實施例的復(fù)位晶體管RST具有相同結(jié)構(gòu)，只是不在柵電極GEr上方形成膜部件FPr (參見圖3)。然后，在本第二實施例中，在柵電極GEr的上表面處，形成硅化物層SIL。這允許以低電阻在柵電極GEr和插塞(未示出)之間耦合。
[0259]在柵電極GEa、GEs以及GEr各自的上表面處形成的硅化物層SIL每個都由諸如鎳硅化物之類的金屬硅化物層形成，與在柵電極GEa、GEs以及GEr各自的相對兩側(cè)的源極/漏極區(qū)域SD的上表面處形成的硅化物層SIL相同。
[0260]<半導(dǎo)體器件的制造方法>
[0261]然后，將描述本第二實施例的制造半導(dǎo)體器件的方法。圖29到38分別是示出在制造步驟期間第二實施例的半導(dǎo)體器件的剖視圖。
[0262]順便說明的是，在圖29到38，一起示出了像素區(qū)域1A中的制造步驟以及外圍電路區(qū)域2A中的制造步驟。然而，外圍電路區(qū)域2A中的制造步驟與參考7到22所描述的第一實施例中的外圍電路區(qū)域2A中的制造步驟相同。將省略對其的描述。
[0263]此外，本第二實施例的半導(dǎo)體器件的制造步驟基本上與第一實施例的半導(dǎo)體器件的制造步驟相同。因此，下面，將參考圖5和6進(jìn)行描述，圖5和6是分別示出第一實施例的半導(dǎo)體器件的某些制造步驟的制造工藝流程圖。
[0264]在本第二實施例的半導(dǎo)體器件的制造步驟中，在執(zhí)行參考第一實施例中的圖7到9所描述的圖5的步驟S11到步驟S13的步驟之后，執(zhí)行圖5的步驟S14的步驟，由此形成厚的硬掩模膜HM1，如圖10所示。
[0265]然后，執(zhí)行對應(yīng)于圖5的步驟S15的步驟，由此，圖案化厚的硬掩模膜HM1。在對應(yīng)于步驟S15的步驟中，如圖29所示，在像素區(qū)域1A中，圖案化厚硬掩模膜HM1。結(jié)果，雖然形成由厚硬掩模膜HM1形成的膜部件FPtl，但是不形成膜部件FPal、FPsl以及FPrl (參見圖 11)。
[0266]然后，執(zhí)行對應(yīng)于圖5的步驟S16的步驟，由此，圖案化薄的硬掩模膜HM2。如上所述，不形成膜部件FPal、FPsl以及FPrl (參見圖1)。因此，在對應(yīng)于步驟S16的步驟中，如圖30所示，在像素區(qū)域1A中，在導(dǎo)電膜CF1上方，包括在膜部件FPtl上方，形成比硬掩模膜HM1薄的硬掩模膜HM2，即，硬掩模膜HM2具有小于硬掩模膜HM1的厚度TH5的膜厚度TH6。至于其他點，可以以與在圖5的步驟S16的步驟中相同的方式執(zhí)行該過程。
[0267]然后，執(zhí)行對應(yīng)于圖5的步驟S17的步驟，由此，圖案化薄的硬掩模膜HM2。在對應(yīng)于步驟S17的步驟中，如圖31所示，在像素區(qū)域1A中，在其中形成膜部件FPa2、FPs2以及FPr2的區(qū)域，留下光致抗蝕劑膜。然后，通過使用光致抗蝕劑膜作為掩模，蝕刻薄的硬掩模膜HM2。結(jié)果，如圖31所示，在像素區(qū)域1A中，在導(dǎo)電膜CF1上方，留下薄的硬掩模膜HM2，由此形成膜部件FPa2、FPs2以及FPr2。至于其他點，可以以與在圖5的步驟S17的步驟中相同的方式執(zhí)行該過程。
[0268]然后，執(zhí)行對應(yīng)于圖5的步驟S18的步驟。結(jié)果，如圖32所示，形成柵電極GEt、GEa、GEs、GEr、GEH以及GEL。在對應(yīng)于步驟S18的步驟中，膜部件FPa2、FPs2以及FPr2的膜厚度TH6 (參見圖30)小于膜部件FPa、FPs以及FPr的膜厚度TH5 (參見圖13)。至于其他點，可以以與在圖5的步驟S18的步驟中相同的方式執(zhí)行該過程。
[0269]然后，執(zhí)行與圖5的步驟S19相同的步驟，由此形成η型阱NW，如圖33所示。然后，執(zhí)行與圖5的步驟S20相同的步驟，由此形成ρ+型半導(dǎo)體區(qū)域PR，如圖34所示。然后，執(zhí)行與圖6的步驟S21相同的步驟，由此形成η型低濃度半導(dǎo)體區(qū)域匪，如圖35所示。
[0270]然后，執(zhí)行對應(yīng)于圖6的步驟S22的步驟，由此形成并且圖案化蓋帽絕緣膜CAP，如圖36所示。在對應(yīng)于步驟S22的步驟中，在像素區(qū)域1A中，回蝕絕緣膜CAP1，以便膜部件FPa2、FPs2以及FPr2被暴露。此外，去除暴露的膜部件FPa2、FPs2以及FPr2。然后，在柵電極GEa、GEs以及GEr各自的側(cè)表面處，留下絕緣膜CAP1。結(jié)果，形成側(cè)壁SW，每個側(cè)壁SW都由留下的絕緣膜CAP1形成。至于其他點，可以以與在圖6的步驟S22的步驟中相同的方式執(zhí)行該過程。
[0271]然后，執(zhí)行與圖6的步驟S23相同的步驟，由此形成η型高濃度半導(dǎo)體區(qū)域NR，如圖37所示。
[0272]然后，執(zhí)行對應(yīng)于圖6的步驟S24的步驟，由此形成硅化物層SIL，如圖38所示。在對應(yīng)于步驟S24的步驟中，在有源區(qū)域AcAS和AcR中，在柵電極GEa、GEs以及GEr各自的上表面處，形成硅化物層SIL。至于其他點，可以以與在圖6的步驟S24的步驟中相同的方式執(zhí)行該過程。
[0273]順便說明的是，在本第二實施例中，與第一實施例相同，在對應(yīng)于步驟S24的步驟中，也不必在η型高濃度半導(dǎo)體區(qū)域NR(作為轉(zhuǎn)移晶體管TX的漏極區(qū)域)形成硅化物層SIL。
[0274]然后，執(zhí)行與關(guān)于第一實施例的半導(dǎo)體器件的制造步驟描述的圖6的步驟S25到步驟S27的步驟相同的步驟。結(jié)果，如圖28所示，形成層間絕緣膜IL1，接觸孔CHt、CHa、CHs、CHr、CHH 和 CHL，以及插塞 PGt、PGa、PGs、PGr、PGH 和 PGL。
[0275]然后，與第一實施例相同，形成層間絕緣膜IL2到IL4、布線Ml到M3以及微透鏡ML。結(jié)果，如圖27所示，可以制造本第二實施例的半導(dǎo)體器件。順便說明的是，如圖27所示，在微透鏡ML和層間絕緣膜IL4之間，可以從底部起按順序形成鈍化膜PF和濾色器CL。
[0276]<本實施例的主要特征和效果>
[0277]在本第二實施例中，與第一實施例相同，在柵電極GEt上方，形成由厚硬掩模膜HM1形成的膜部件FPt。而當(dāng)例如摻入η型雜質(zhì)離子以形成光電二極管Η)時，與用膜部件FPt覆蓋的柵電極GEt自對準(zhǔn)地?fù)饺腚s質(zhì)離子。與第一實施例相同，這使得雜質(zhì)離子穿透柵電極GEt并且摻入到柵電極GEt下面的柵極絕緣膜G0X1和ρ型阱PW1難以進(jìn)行。因此，本第二實施例的半導(dǎo)體器件與第一實施例的半導(dǎo)體器件具有相同的效果。
[0278]例如，與第一實施例相同，可以防止或抑制光電二極管ro中的飽和電子數(shù)量的減少。這可以改善CMOS圖像傳感器的靈敏度，導(dǎo)致半導(dǎo)體器件的性能改善。此外，與第一實施例相同，可以降低在沒有暴露到光時白點的形成(即，像素缺陷的形成)的頻率。這可以改善CMOS圖像傳感器的靈敏度，導(dǎo)致半導(dǎo)體器件的性能改善。
[0279]另一方面，在本第二實施例中，不同于第一實施例，在像素區(qū)域1A的除了轉(zhuǎn)移晶體管TX之外的晶體管的柵電極GEa、GEs以及GEr中每個的上方，不形成包括厚硬掩模膜HM1的膜部件。這可以以低電阻分別在像素區(qū)域1A的除了轉(zhuǎn)移晶體管TX之外的晶體管(諸如放大晶體管AM1、選擇晶體管SEL以及復(fù)位晶體管RST)各自的柵電極與插塞之間建立耦八口 ο
[0280]到目前為止，已經(jīng)基于各實施例具體描述了發(fā)明人構(gòu)思的本發(fā)明。然而，當(dāng)然應(yīng)理解，本發(fā)明不限于實施例，而是可以在不偏離本發(fā)明的主旨的范圍內(nèi)進(jìn)行各種改變。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底； 在所述半導(dǎo)體襯底的第一主表面一側(cè)的第一區(qū)域中形成的第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域； 在所述半導(dǎo)體襯底的所述第一主表面一側(cè)的第二區(qū)域中形成的第二半導(dǎo)體區(qū)域； 在所述第一半導(dǎo)體區(qū)域內(nèi)形成的光電二極管； 在所述第一半導(dǎo)體區(qū)域中形成的并且轉(zhuǎn)移由所述光電二極管生成的電荷的轉(zhuǎn)移晶體管； 在所述第二半導(dǎo)體區(qū)域中形成的第一晶體管；以及 以覆蓋所述轉(zhuǎn)移晶體管和所述第一晶體管的方式形成的層間絕緣膜， 其中，所述轉(zhuǎn)移晶體管包括: 通過第一柵極絕緣膜形成在所述第一半導(dǎo)體區(qū)域上方的第一柵電極；以及 由在所述第一柵電極上方形成的第一絕緣膜形成的第一膜部件， 其中，所述光電二極管包括: 所述第一半導(dǎo)體區(qū)域；以及 在所述第一半導(dǎo)體區(qū)域的布置在所述第一柵電極的第一側(cè)的第一部分內(nèi)與所述第一柵電極對準(zhǔn)地形成的與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型的第三半導(dǎo)體區(qū)域，其中，所述第一晶體管包括: 通過第二柵極絕緣膜在所述第二半導(dǎo)體區(qū)域上方形成的第二柵電極；以及 在所述第二半導(dǎo)體區(qū)域中形成的作為源極區(qū)域或漏極區(qū)域的第四半導(dǎo)體區(qū)域， 其中，第一金屬硅化物層形成在所述第二柵電極的上表面處，且 其中，第二金屬硅化物層形成在所述第四半導(dǎo)體區(qū)域的上表面處。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，包括: 形成在所述第一半導(dǎo)體區(qū)域中并且根據(jù)由所述轉(zhuǎn)移晶體管轉(zhuǎn)移的電荷來放大信號的放大晶體管； 形成在所述第一半導(dǎo)體區(qū)域中并且選擇所述放大晶體管的選擇晶體管；以及 形成在所述第一半導(dǎo)體區(qū)域中并且擦除所述光電二極管中的電荷的復(fù)位晶體管， 其中，所述放大晶體管包括: 通過第三柵極絕緣膜形成在所述第一半導(dǎo)體區(qū)域上方的第三柵電極； 形成在所述第一半導(dǎo)體區(qū)域中的作為源極區(qū)域或漏極區(qū)域的第五半導(dǎo)體區(qū)域；以及 由在所述第三柵電極上方形成的第二絕緣膜形成的第二膜部件， 其中，所述選擇晶體管包括: 通過第四柵極絕緣膜形成在所述第一半導(dǎo)體區(qū)域上方的第四柵電極； 形成在所述第一半導(dǎo)體區(qū)域中的作為源極區(qū)域或漏極區(qū)域的第六半導(dǎo)體區(qū)域；以及 由在所述第四柵電極上方形成的第三絕緣膜形成的第三膜部件， 其中，所述復(fù)位晶體管包括: 通過第五柵極絕緣膜形成在所述第一半導(dǎo)體區(qū)域上方的第五柵電極； 形成在所述第一半導(dǎo)體區(qū)域中的作為源極區(qū)域或漏極區(qū)域的第七半導(dǎo)體區(qū)域；以及 由在所述第五柵電極上方形成的第四絕緣膜形成的第四膜部件， 其中，以覆蓋所述放大晶體管、所述選擇晶體管以及所述復(fù)位晶體管的方式形成所述層間絕緣膜。 其中，在所述第五半導(dǎo)體區(qū)域的上表面處形成第三金屬硅化物層， 其中，在所述第六半導(dǎo)體區(qū)域的上表面處形成第四金屬硅化物層，且 其中，在所述第七半導(dǎo)體區(qū)域的上表面處形成第五金屬硅化物層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，包括: 形成在所述第一半導(dǎo)體區(qū)域中并且根據(jù)由所述轉(zhuǎn)移晶體管轉(zhuǎn)移的電荷來放大信號的放大晶體管； 形成在所述第一半導(dǎo)體區(qū)域中并且選擇所述放大晶體管的選擇晶體管；以及 形成在所述第一半導(dǎo)體區(qū)域中并且擦除所述光電二極管中的電荷的復(fù)位晶體管， 其中，所述放大晶體管包括: 通過第三柵極絕緣膜形成在所述第一半導(dǎo)體區(qū)域上方的第三柵電極；以及 形成在所述第一半導(dǎo)體區(qū)域中的作為源極區(qū)域或漏極區(qū)域的第五半導(dǎo)體區(qū)域， 其中，所述選擇晶體管包括: 通過第四柵極絕緣膜形成在所述第一半導(dǎo)體區(qū)域上方的第四柵電極；以及 形成在所述第一半導(dǎo)體區(qū)域中的作為源極區(qū)域或漏極區(qū)域的第六半導(dǎo)體區(qū)域， 其中，所述復(fù)位晶體管包括: 通過第五柵極絕緣膜形成在所述第一半導(dǎo)體區(qū)域上方的第五柵電極；以及 形成在所述第一半導(dǎo)體區(qū)域中的作為源極區(qū)域或漏極區(qū)域的第七半導(dǎo)體區(qū)域， 其中，以覆蓋所述放大晶體管、所述選擇晶體管以及所述復(fù)位晶體管的方式形成所述層間絕緣膜， 其中，在所述第三柵電極的上表面處形成第三金屬硅化物層， 其中，在所述第五半導(dǎo)體區(qū)域的上表面處形成第四金屬硅化物層， 其中，在所述第四柵電極的上表面處形成第五金屬硅化物層， 其中，在所述第六半導(dǎo)體區(qū)域的上表面處形成第六金屬硅化物層， 其中，在所述第五柵電極的上表面處形成第七金屬硅化物層，且 其中，在所述第七半導(dǎo)體區(qū)域的上表面處形成第八金屬硅化物層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，包括: 在所述第一區(qū)域中的所述半導(dǎo)體襯底的第一主表面處以陣列形成的多個像素， 其中，每個像素包括: 所述光電二極管；以及 所述轉(zhuǎn)移晶體管，且 其中，所述第二半導(dǎo)體區(qū)域形成在所述第二區(qū)域中，所述第二區(qū)域是所述第一區(qū)域的周圍區(qū)域。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述第一膜部件包括: 由所述第一絕緣膜形成的第五膜部件；以及 由在所述第五膜部件的側(cè)表面處形成的第五絕緣膜形成的第一側(cè)壁部件，且 其中，所述第一絕緣膜的膜厚度大于所述第五絕緣膜的膜厚度。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，從所述半導(dǎo)體襯底的第一主表面到所述第三半導(dǎo)體區(qū)域的與所述第一主表面一側(cè)相對的表面的距離大于所述第一柵電極的膜厚度。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述轉(zhuǎn)移晶體管包括第八半導(dǎo)體區(qū)域，所述第八半導(dǎo)體區(qū)域是在所述第一半導(dǎo)體區(qū)域的布置在所述第一柵電極的與所述第一側(cè)相對的第二側(cè)的第二部分處形成的漏極區(qū)域。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述第一絕緣膜由硅氧化物膜、硅氮化物膜或硅氮氧化物膜形成。
9.一種制造半導(dǎo)體器件的方法，包括下列步驟: (^)提供半導(dǎo)體襯底； (^)在所述半導(dǎo)體襯底的第一主表面一側(cè)的第一區(qū)域中形成第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域； (0)在所述半導(dǎo)體襯底的第一主表面一側(cè)的第二區(qū)域中形成第二半導(dǎo)體區(qū)域； ((1)通過第一柵極絕緣膜在所述第一半導(dǎo)體區(qū)域上方并且在所述第二半導(dǎo)體區(qū)域上方形成第一導(dǎo)電膜； (6)在所述第一導(dǎo)電膜的形成在所述第一半導(dǎo)體區(qū)域上方的部分上形成由第一絕緣膜形成的第一膜部件，并且在所述第一導(dǎo)電膜的形成在所述第二半導(dǎo)體區(qū)域上方的部分上形成由第二絕緣膜形成的第二膜部件； (^)在所述步驟(6)之后，蝕刻所述第一導(dǎo)電膜，由此保留所述第一導(dǎo)電膜的被所述第一膜部件覆蓋的部分，形成第一柵電極，并且保留所述第一導(dǎo)電膜的被所述第二膜部件覆蓋的部分，形成第二柵電極； (8)通過離子注入法，以與所述第一柵電極對準(zhǔn)的方式，在所述第一半導(dǎo)體區(qū)域的布置于所述第一柵電極的第一側(cè)的第一部分內(nèi)形成與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型的第三半導(dǎo)體區(qū)域，由此形成包括所述第一半導(dǎo)體區(qū)域和所述第三半導(dǎo)體區(qū)域的光電二極管； 00在所述步驟之后，去除所述第二膜部件； (1)在所述第一半導(dǎo)體區(qū)域的布置于所述第一柵電極的與其所述第一側(cè)相對的第二側(cè)的第二部分處形成作為漏極區(qū)域的第四半導(dǎo)體區(qū)域，由此形成包括所述第一柵電極、所述第四半導(dǎo)體區(qū)域以及所述第一膜部件的轉(zhuǎn)移晶體管，并且轉(zhuǎn)移由所述光電二極管形成的電荷； 0)在所述步驟00之后，在所述第二半導(dǎo)體區(qū)域中形成作為源極區(qū)域或漏極區(qū)域的第五半導(dǎo)體區(qū)域，由此形成包括所述第二柵電極和所述第五半導(dǎo)體區(qū)域的第一晶體管； 00在所述第二柵電極的上表面處形成第一金屬硅化物層，并且在所述第五半導(dǎo)體區(qū)域的上表面處形成第二金屬硅化物層；以及 (1)在所述步驟00之后，以覆蓋所述轉(zhuǎn)移晶體管和所述第一晶體管的方式形成層間絕緣膜， 其中，所述第一絕緣膜的膜厚度大于所述第二絕緣膜的膜厚度。
10.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中，在所述步驟(6)中，在所述第一導(dǎo)電膜的形成在所述第一半導(dǎo)體區(qū)域上方的部分上方，第三膜部件、第四膜部件和第五膜部件每個分別由所述第一絕緣膜形成，且 其中，在所述步驟化)中，通過蝕刻所述第一導(dǎo)電膜，留下所述第一導(dǎo)電膜的被所述第三膜部件覆蓋的部分，由此形成第三柵電極，留下所述第一導(dǎo)電膜的被所述第四膜部件覆蓋的部分，由此形成第四柵電極，并且留下所述第一導(dǎo)電膜的被所述第五膜部件覆蓋的部分，由此形成第五柵電極， 用于制造半導(dǎo)體器件的所述方法還包括下列步驟: (111)在所述第一半導(dǎo)體區(qū)域中形成作為源極區(qū)域或漏極區(qū)域的第六半導(dǎo)體區(qū)域，由此形成包括所述第三柵電極、所述第六半導(dǎo)體區(qū)域以及所述第三膜部件的放大晶體管，并且根據(jù)由所述轉(zhuǎn)移晶體管轉(zhuǎn)移的電荷來放大信號； 00在所述第一半導(dǎo)體區(qū)域中形成作為源極區(qū)域或漏極區(qū)域的第七半導(dǎo)體區(qū)域，由此形成包括所述第四柵電極、所述第七半導(dǎo)體區(qū)域以及所述第四膜部件的選擇晶體管，并且選擇所述放大晶體管； (0)在所述第一半導(dǎo)體區(qū)域中形成作為源極區(qū)域或漏極區(qū)域的第八半導(dǎo)體區(qū)域，由此形成包括所述第五柵電極、所述第八半導(dǎo)體區(qū)域以及所述第五膜部件的復(fù)位晶體管，并且擦除所述光電二極管中的電荷； (1))在所述第六半導(dǎo)體區(qū)域的上表面處形成第三金屬硅化物層； (^)在所述第七半導(dǎo)體區(qū)域的上表面處形成第四金屬硅化物層；以及 (1-)在所述第八半導(dǎo)體區(qū)域的上表面處形成第五金屬硅化物層， 其中，在所述步驟(1)中，以覆蓋所述放大晶體管、所述選擇晶體管以及所述復(fù)位晶體管的方式形成所述層間絕緣膜。
11.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中，在所述步驟(6)中，在所述第一導(dǎo)電膜的形成在所述第一半導(dǎo)體區(qū)域上方的部分上方，形成第三膜部件、第四膜部件和第五膜部件，其每個分別由所述第一絕緣膜形成，其中，在所述步驟化)中，通過蝕刻所述第一導(dǎo)電膜，留下所述第一導(dǎo)電膜的被所述第三膜部件覆蓋的部分，由此形成第三柵電極，留下所述第一導(dǎo)電膜的被所述第四膜部件覆蓋的部分，由此形成第四柵電極，并且留下所述第一導(dǎo)電膜的被所述第五膜部件覆蓋的部分，由此形成第五柵電極，且 其中，在所述步驟00中，所述第三膜部件、所述第四膜部件以及所述第五膜部件被去除， 用于制造半導(dǎo)體器件的所述方法還包括下列步驟: (111)在所述步驟00之后，在所述第一半導(dǎo)體區(qū)域中形成作為源極區(qū)域或漏極區(qū)域的第六半導(dǎo)體區(qū)域，由此形成包括所述第三柵電極和所述第六半導(dǎo)體區(qū)域的放大晶體管，并且根據(jù)由所述轉(zhuǎn)移晶體管轉(zhuǎn)移的電荷來放大信號； 00在所述步驟00之后，在所述第一半導(dǎo)體區(qū)域中形成作為源極區(qū)域或漏極區(qū)域的第七半導(dǎo)體區(qū)域，由此形成包括所述第四柵電極和所述第七半導(dǎo)體區(qū)域的選擇晶體管，并且選擇所述放大晶體管； (0)在所述步驟00之后，在所述第一半導(dǎo)體區(qū)域中形成作為源極區(qū)域或漏極區(qū)域的第八半導(dǎo)體區(qū)域，由此形成包括所述第五柵電極和所述第八半導(dǎo)體區(qū)域的復(fù)位晶體管，并且擦除所述光電二極管中的電荷； (1))在所述第三柵電極的上表面處形成第三金屬硅化物層，并且在所述第六半導(dǎo)體區(qū)域的上表面處形成第四金屬硅化物層； (^)在所述第四柵電極的上表面處形成第五金屬硅化物層，并且在所述第七半導(dǎo)體區(qū)域的上表面處形成第六金屬娃化物層； 以及 (1-)在所述第五柵電極的上表面處形成第七金屬硅化物層，并且在所述第八半導(dǎo)體區(qū)域的上表面處形成第八金屬硅化物層， 其中，在所述步驟(1)中，以覆蓋所述放大晶體管、所述選擇晶體管以及所述復(fù)位晶體管的方式形成所述層間絕緣膜。
12.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中，所述步驟(6)包括下列步驟: (61)在所述第一導(dǎo)電膜上方形成所述第一絕緣膜； (02)圖案化所述第一絕緣膜，由此在所述第一導(dǎo)電膜的形成在所述第一半導(dǎo)體區(qū)域上方的部分上方形成由所述第一絕緣膜形成的第六膜部件，并且去除在所述第一導(dǎo)電膜的形成在所述第二半導(dǎo)體區(qū)域上方的部分上方的所述第一絕緣膜； (03)在所述第一導(dǎo)電膜上方，包括在所述第六膜部件上方，形成所述第二絕緣膜； (64)在所述第一區(qū)域中蝕刻所述第二絕緣膜，由此在所述第六膜部件的側(cè)表面處保留所述第二絕緣膜，形成第一側(cè)壁部件，并且形成包括所述第六膜部件和所述第一側(cè)壁部件的所述第一膜部件；以及 (65)在所述第二區(qū)域中圖案化所述第二絕緣膜，由此在所述第一導(dǎo)電膜的形成在所述第二半導(dǎo)體區(qū)域上方的部分上方形成由所述第二絕緣膜形成的所述第二膜部件。
13.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中，所述步驟(8)包括下列步驟: (81)在所述半導(dǎo)體襯底上方，包括在所述第一膜部件上方和在所述第二膜部件上方，形成抗蝕劑膜； (拉)形成穿透所述抗蝕劑膜并且到達(dá)所述第一半導(dǎo)體區(qū)域的第一部分的第一開口 ；以及 (的)通過離子注入法與所述第一柵電極對準(zhǔn)地在暴露于所述第一開口的底部的所述第一部分內(nèi)形成所述第三半導(dǎo)體區(qū)域，由此形成包括所述第一半導(dǎo)體區(qū)域和所述第三半導(dǎo)體區(qū)域的所述光電二極管， 其中，在所述步驟(拉)中形成的所述第一開口中，所述第一膜部件的形成在所述第一柵電極的第一側(cè)的末端上方的部分的上表面被暴露。
14.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中，在步驟(8)中，形成所述第三半導(dǎo)體區(qū)域使得從所述半導(dǎo)體襯底的第一主表面到所述第三半導(dǎo)體區(qū)域的與所述第一主表面一側(cè)相對的表面的距離大于所述第一柵電極的膜厚度。
15.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中，所述第一絕緣膜由硅氧化物膜、硅氮化物膜或硅氮氧化物膜形成。
【文檔編號】H01L21/027GK104465684SQ201410464770
【公開日】2015年3月25日 申請日期:2014年9月12日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】神野健 申請人:瑞薩電子株式會社