元件嵌入式封裝結(jié)構(gòu)、其半導(dǎo)體裝置及其制造方法
【專(zhuān)利摘要】本發(fā)明提供一種元件嵌入式封裝結(jié)構(gòu)、其半導(dǎo)體裝置及其制造方法，所述元件嵌入式封裝結(jié)構(gòu)包括：裸片，安置于一裸片承座上；第一引腳及第二引腳，安置于裸片承座的周?chē)?；第一電介質(zhì)層，覆蓋裸片、裸片承座、第一引腳及第二引腳，且具有第一通孔，露出至少部分的裸片，及第二通孔，露出至少部分的第二引腳，其中第一電介質(zhì)材料的一側(cè)面與第一引腳的一側(cè)面實(shí)質(zhì)上齊平；圖案化導(dǎo)電層，安置于第一電介質(zhì)層的上表面上，其通過(guò)第一通孔與裸片電性連接，且通過(guò)第二通孔與第二引腳電性連接；第二電介質(zhì)層，安置于第一電介質(zhì)層上，且覆蓋圖案化導(dǎo)電層；及導(dǎo)電層，包覆第二電介質(zhì)層的上表面及側(cè)面及電介質(zhì)層的所述側(cè)面，并且與第一引腳的側(cè)面直接接觸。
【專(zhuān)利說(shuō)明】元件嵌入式封裝結(jié)構(gòu)、其半導(dǎo)體裝置及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝及其制造方法。

【背景技術(shù)】
[0002]受到提升制程速度及尺寸縮小化的需求，半導(dǎo)體封裝變得甚復(fù)雜。當(dāng)制程速度的提升及小尺寸的效益明顯增加時(shí)，半導(dǎo)體封裝的特性也出現(xiàn)問(wèn)題。特別是指，較高的工作時(shí)脈(clock speed)在信號(hào)電平(signal level)之間導(dǎo)致更頻繁的轉(zhuǎn)態(tài)(transit1n),因而導(dǎo)致在高頻下或短波下的較高強(qiáng)度的電磁放射(electromagnetic emiss1n)。電磁放射可以從半導(dǎo)體封裝及鄰近的半導(dǎo)體元件開(kāi)始輻射。假如鄰近半導(dǎo)體元件的電磁放射的強(qiáng)度較高，此電磁放射負(fù)面地影響半導(dǎo)體封裝中元件的運(yùn)作(即為電磁干擾(electromagneticinterference ；EMI))。尤其，當(dāng)目前技術(shù)追求使部分半導(dǎo)體元件埋置于襯底內(nèi)，以空出空間以堆疊更多半導(dǎo)體元件時(shí)，因其半導(dǎo)體元件密度變高，其與其它半導(dǎo)體元件的距離變短，此問(wèn)題顯得更加重要。此外，尚需考量此種半導(dǎo)體封裝及/或半導(dǎo)體元件的電接地設(shè)計(jì)問(wèn)題。因此，如何能在半導(dǎo)體封裝件尺寸越來(lái)越小的情況下，滿(mǎn)足其避免其它半導(dǎo)體元件電磁干擾及滿(mǎn)足其電接地的需求便成為現(xiàn)今元件嵌入式襯底封裝技術(shù)的重要課題。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的一方面涉及一種元件嵌入式封裝結(jié)構(gòu)。在一實(shí)施例中，所述元件嵌入式封裝結(jié)構(gòu)包括:裸片承座；裸片，安置于所述裸片承座上；第一引腳及第二引腳，安置于所述裸片承座的周?chē)?；第一電介質(zhì)層，覆蓋所述裸片、所述裸片承座、所述第一引腳及所述第二引腳，且所述第一電介質(zhì)層具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引腳，其中所述第一電介質(zhì)材料的一側(cè)面與所述第一引腳的一側(cè)面實(shí)質(zhì)上齊平；圖案化導(dǎo)電層，安置于所述第一電介質(zhì)層的上表面上，其中所述圖案化導(dǎo)電層通過(guò)所述第一通孔與所述裸片電性連接，且所述圖案化導(dǎo)電層通過(guò)所述第二通孔與所述第二引腳電性連接；第二電介質(zhì)層，安置于所述第一電介質(zhì)層上，且所述第二電介質(zhì)層覆蓋所述圖案化導(dǎo)電層；及導(dǎo)電層，包覆所述第二電介質(zhì)層上表面及側(cè)面，及所述第一電介質(zhì)層的所述側(cè)面，并且與所述第一引腳的所述側(cè)面直接接觸。
[0004]本發(fā)明的另一方面涉及一種半導(dǎo)體裝置。在一實(shí)施例中，所述半導(dǎo)體裝置包括:裸片承座；裸片，安置于所述裸片承座上；第一引腳及第二引腳，安置于所述裸片承座的周?chē)?；第一電介質(zhì)層，覆蓋所述裸片、所述裸片承座、所述第一引腳及所述第二引腳，且所述第一電介質(zhì)層具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引腳，其中所述第一電介質(zhì)材料的一側(cè)面與所述第一引腳的一側(cè)面實(shí)質(zhì)上齊平；圖案化導(dǎo)電層，安置于所述第一電介質(zhì)層的上表面上，其中所述圖案化導(dǎo)電層通過(guò)所述第一通孔與所述裸片電性連接，且所述圖案化導(dǎo)電層通過(guò)所述第二通孔與所述第二引腳電性連接；第二電介質(zhì)層，安置于所述第一電介質(zhì)層上，且所述第二電介質(zhì)層覆蓋所述圖案化導(dǎo)電層，及具有第三通孔，露出部分的所述圖案化導(dǎo)電層；元件通過(guò)所述第三通孔與所述圖案化導(dǎo)電層電性連接；第三電介質(zhì)層包覆所述第二電介質(zhì)層及所述元件；及導(dǎo)電層，保形涂布(conformally coating)在所述第三電介質(zhì)層的表面及側(cè)面、所述第二電介質(zhì)層的一側(cè)面及所述第一電介質(zhì)層的所述側(cè)面，并與所述第一引腳的所述側(cè)面直接接觸。在另一實(shí)施例中，所述半導(dǎo)體裝置包括:導(dǎo)電框架(lead frame)，所述導(dǎo)電框架包括裸片墊，以及第一引腳及第二引腳安置于所述裸片墊的周?chē)?；裸片，安置于所述裸片墊上；第一電介質(zhì)層，覆蓋所述裸片及所述導(dǎo)電框架，其中所述第一電介質(zhì)層的一側(cè)面對(duì)齊所述第一引腳的一側(cè)面；第一導(dǎo)電通孔，安置在所述第一電介質(zhì)層內(nèi)，與所述裸片電性連接；第二導(dǎo)電通孔，安置在所述第一電介質(zhì)層內(nèi)，與所述第二引腳電性連接；圖案化導(dǎo)電層，安置于所述第一電介質(zhì)層的上表面上，電性連接所述第一導(dǎo)電通孔及所述第二導(dǎo)電通孔；第二電介質(zhì)層，覆蓋所述第一電介質(zhì)層上及所述圖案化導(dǎo)電層；及金屬層，保形涂布(conformally coating)在所述第二電介質(zhì)層的上表面及側(cè)面及所述第一電介質(zhì)層的側(cè)面，并且與所述第一引腳的側(cè)面直接接觸。
[0005]本發(fā)明的另一方面涉及一種元件嵌入式封裝結(jié)構(gòu)的制造方法。在一實(shí)施例中，所述方法包括:提供基底結(jié)構(gòu)，所述基底結(jié)構(gòu)包含至少一裸片承座、至少第一引腳及至少一第二引腳；布置裸片于所述裸片承座上；布置第一電介質(zhì)層于所述襯底結(jié)構(gòu)上，所述第一電介質(zhì)層覆蓋所述裸片、所述裸片承座、所述第一引腳及所述第二引腳；在所述第一電介質(zhì)層形成第一開(kāi)口，暴露出部分所述裸片；在所述第一電介質(zhì)層形成第二開(kāi)口，暴露出部分所述第二引腳；以選擇性電鍍方式形成圖案化導(dǎo)電層于所述第一電介質(zhì)層上、所述第一開(kāi)口及所述第二開(kāi)口 ；布置第二電介質(zhì)層覆蓋所述第一電介質(zhì)層及所述圖案化導(dǎo)電層；蝕刻所述基底結(jié)構(gòu)使所述裸片承座、所述第一引腳及所述第二引腳分離(isolated);進(jìn)行切單步驟，所述切單步驟露出所述第一電介質(zhì)層的一側(cè)面及所述第一引腳的一側(cè)面，其中所述第一電介質(zhì)層的所述側(cè)面與所述第一引腳的所述側(cè)面齊平；及安置金屬層覆蓋所述第二電介質(zhì)層的上表面及所述第一電介質(zhì)層的所述側(cè)面，以及所述第一引腳的所述側(cè)面。
[0006]本發(fā)明的其它方面及實(shí)施例還涵蓋。前述的
【發(fā)明內(nèi)容】
及以下的說(shuō)明并非旨在將本發(fā)明限制于任何特定的實(shí)施例，而僅用于說(shuō)明本發(fā)明的某些實(shí)施例。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]圖1顯示根據(jù)本發(fā)明元件嵌入式襯底封裝結(jié)構(gòu)的一實(shí)施例的剖面圖。
[0008]圖2顯示根據(jù)本發(fā)明元件嵌入式襯底封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0009]圖3顯示根據(jù)本發(fā)明半導(dǎo)體裝置的一實(shí)施例的剖面圖。
[0010]圖4顯示根據(jù)本發(fā)明半導(dǎo)體裝置的另一實(shí)施例的剖面圖。
[0011]圖5顯示根據(jù)本發(fā)明元件嵌入式襯底封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。
[0012]圖6A到61繪示根據(jù)本發(fā)明的元件嵌入式襯底封裝結(jié)構(gòu)的方法的一實(shí)施例。
[0013]繪示本發(fā)明實(shí)施例的圖式及其相關(guān)說(shuō)明，是用于解釋本發(fā)明的某些實(shí)施例的原則。

【具體實(shí)施方式】
[0014]請(qǐng)參考圖1，其繪示根據(jù)本發(fā)明元件嵌入式封裝結(jié)構(gòu)的一實(shí)施例的剖面圖。所述元件嵌入式封裝結(jié)構(gòu)100包含裸片102、裸片承座104、第一引腳106、第二引腳108、第一電介質(zhì)層110、圖案化導(dǎo)電層112、第二電介質(zhì)層114及導(dǎo)電層116。
[0015]所述裸片102具有主動(dòng)面102a及相對(duì)于所述主動(dòng)面102a的背面102b。所述裸片102可具有與外部電性連接的接墊103，所述裸片的背面102b可通過(guò)粘著層118附著于所述裸片承座104上。
[0016]所述第一引腳106及所述第二引腳108圍繞所述裸片承座104安置。所述第一引腳106具有第一表面106a、第二表面106b及連接第一表面106a及第二表面106b的外側(cè)面106c。所述第二引腳108具有第一表面108a、第二表面108b及連接第一表面108a及第二表面108b的外側(cè)面108c。在一實(shí)施例中，所述第一引腳106用于接地。在一實(shí)施例中，所述裸片承座104、所述第一引腳106及所述第二引腳108可為導(dǎo)電框架(lead frame)的一部分。
[0017]所述第一電介質(zhì)層110具有上表面IlOa及下表面110b。所述第一電介質(zhì)層110安置于所述裸片102、所述裸片承座104、所述第一引腳106及所述第二引腳108上。所述第一電介質(zhì)層110可圍繞所述裸片102，及滲入并填入所述裸片承座104與所述第一引腳106之間的空隙及所述裸片承座104與所述第二引腳108之間的空隙。所述第一電介質(zhì)層110的側(cè)面IlOc與所述第一引腳106的外側(cè)面106c實(shí)質(zhì)上齊平，及所述第一電介質(zhì)層110的側(cè)面IlOd與所述第二引腳108的外側(cè)面108c間隔一距離。
[0018]所述第一電介質(zhì)層110可具有第一通孔,從所述第一電介質(zhì)層110的上表面IlOa延伸到所述裸片102的接墊103，露出裸片102的接墊103，及第二通孔，從所述第一電介質(zhì)層110的上表面IlOa延伸到所述第二引腳108的上表面108a。所述通孔中可分別設(shè)有第一電性互連件120及第二電性互連件122。
[0019]所述第一電介質(zhì)層110可包括聚合性電介質(zhì)材料或非聚合性電介質(zhì)材料。舉例來(lái)說(shuō)，所述第一電介質(zhì)層110可包括流動(dòng)性較佳的電介質(zhì)材料，其包括但不限于:液晶聚合物、預(yù)浸材(prepreg)襯底材料、ABF類(lèi)(Ajinomoto build-up film)材料、樹(shù)脂材料、環(huán)氧基化合物或其類(lèi)似物。所述第一電介質(zhì)層110可具有單一樹(shù)脂層或多層，如可包括由樹(shù)脂組成的第一次層及由增強(qiáng)的樹(shù)脂組成的第二次層(如使用玻璃纖維及/或Kevlar纖維增強(qiáng)的樹(shù)脂)。在一實(shí)施例中，所述第一電介質(zhì)層110包括預(yù)浸材材料。所述預(yù)浸材材料可由一層或兩層以上的預(yù)浸材組成；或包括至少一層預(yù)浸材及至少一層樹(shù)脂層。
[0020]所述圖案化導(dǎo)電層112安置于所述第一電介質(zhì)層110的上表面IlOa上,在所述上表面IlOa上實(shí)質(zhì)側(cè)向延伸。所述圖案化導(dǎo)電層112透過(guò)所述第一電性互連件120與所述裸片102的接墊103電性連接，及透過(guò)所述第二電性互連件122與所述第二引腳108電性連接。故，所述裸片102可透過(guò)所述第一電性互連件120、所述圖案化導(dǎo)電層112及所述第二電性互連件122與所述第二引腳108電性連接。
[0021]所述第二電介質(zhì)層114安置于所述第一電介質(zhì)層110上，填入所述圖案化導(dǎo)電層112所界定出的開(kāi)口及覆蓋所述圖案化導(dǎo)電層112。所述第二電介質(zhì)層114可為防焊層(solder mask或solder resist)。舉例來(lái)說(shuō),所述第二電介質(zhì)層114可由感光性干膜或其它種可圖案化的材料組成，例如可為但不限于聚酰亞胺。
[0022]所述導(dǎo)電層116安置在所述第二電介質(zhì)層114上，包覆所述第二電介質(zhì)層的上表面及側(cè)面，所述第一電介質(zhì)層110的側(cè)面IlOc及110d，并且與所述第一引腳106的側(cè)面106c直接接觸，借此，能避免此半導(dǎo)體封裝件受到鄰近的半導(dǎo)體元件及/或半導(dǎo)體封裝的電磁干擾，以使所述半導(dǎo)體封裝件能順暢的運(yùn)作。此外，因所述導(dǎo)電層116與所述用于接地的所述第一引腳106電性接觸，所述導(dǎo)電層116可同時(shí)提供接地的功能。此外，所述第一電介質(zhì)層110的側(cè)面IlOd與所述第二引腳108的側(cè)面108c間隔一距離，借此，以避免所述第二引腳108與接地的所述第一引腳106通過(guò)所述導(dǎo)電層116電性導(dǎo)通，造成短路。
[0023]所述導(dǎo)電層116可包括任何具電磁波屏蔽效果的導(dǎo)電材料或任何可利用電鍍或無(wú)電鍍形成的金屬材料，如金屬、金屬合金、金屬或金屬合金分散于其中的基質(zhì)。舉例來(lái)說(shuō)，所述導(dǎo)電層116可包括銅或?qū)щ娔z。
[0024]雖然圖1繪示了第一電介質(zhì)層110和第二電介質(zhì)層114，但事實(shí)上，所述第一電介質(zhì)層I1與所述第二電介質(zhì)層114可無(wú)明顯分界，即其可為同一材料組成。雖然圖1僅繪示了一層第一電介質(zhì)層110和一層第二電介質(zhì)層114，但在其它實(shí)施例中，第一電介質(zhì)層110和第二電介質(zhì)層114可各由兩層以上組成。
[0025]前述的第一電性互連件120及第二電性互連件122可利用本發(fā)明領(lǐng)域中任何可用的材料組成，例如包括金屬、金屬合金、具有金屬或金屬合金散布于其中的材料或合適的導(dǎo)電材料。舉例來(lái)說(shuō)，所述第一電性互連件120及第二電性互連件122的材料可包括鋁、銅、鈦或其組合。在一實(shí)施例中，所述第一電性互連件120及第二電性互連件122可包括銅。前述的圖案化導(dǎo)電層112可利用本發(fā)明領(lǐng)域中任何可用的材料組成，例如可包括金屬、金屬合金、具有金屬或金屬合金散布于其中的材料或合適的導(dǎo)電材料。舉例來(lái)說(shuō)，前述的圖案化導(dǎo)電層112可包括鋁、銅、鈦或其組合。在一實(shí)施例中，前述的圖案化導(dǎo)電層112可包括銅。所述第一電性互連件120及第二電性互連件122及所述圖案化導(dǎo)電層112的材質(zhì)可相同或不同。
[0026]請(qǐng)參考圖2，其繪示根據(jù)本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。所述封裝結(jié)構(gòu)200在許多方面與圖1所示者類(lèi)似，因此，此處將僅討論其主要不同之處。在此實(shí)施例中，第三電介質(zhì)層228安置于所述第一電介質(zhì)層210的背面210b、所述裸片承座204的背面204b、所述第一引腳206的第二表面206b及所述第二引腳208的第二表面208b上，填入所述裸片承座204與所述第一引腳206及所述第二引腳208所界定出的開(kāi)口。所述第三電介質(zhì)層228可具有開(kāi)口，露出所述裸片承座204、所述第一引腳206及所述第二引腳208欲與外部連接的部分。所述第三電介質(zhì)層228可為防焊層(solder mask或solderresist)。舉例來(lái)說(shuō)，所述第三電介質(zhì)層228可由感光性干膜或其它種可圖案化的材料組成，例如可為但不限于聚酰亞胺。
[0027]請(qǐng)參考圖3，其繪示根據(jù)本發(fā)明半導(dǎo)體裝置的一實(shí)施例的剖面圖。所述半導(dǎo)體裝置300在許多方面與圖1所示者類(lèi)似，因此，此處將僅討論其主要不同之處。在此實(shí)施例中，所述第二電介質(zhì)層314具有開(kāi)口，露出所述圖案化導(dǎo)電層312作為外部電性接點(diǎn)的部分，例如用于與焊錫或焊球連接的接墊。如圖所示，焊錫或焊球330可填入所述第二電介質(zhì)層314所界定出的開(kāi)口中，與元件332 (可為主動(dòng)或被動(dòng)元件)電性連接，以提供系統(tǒng)式封裝。第三電介質(zhì)層(可為封裝材料)334安置于所述第二電介質(zhì)層314上，包覆所述元件332。在此實(shí)施例中，所述導(dǎo)電層316是保形涂布(conformally coating)在所述第三電介質(zhì)層334的表面及側(cè)面、所述第二電介質(zhì)層314的側(cè)面、所述第一電介質(zhì)層310的側(cè)面，并與所述第一引腳306的側(cè)面306c直接接觸，借此，能避免此系統(tǒng)式封裝件受到鄰近的半導(dǎo)體元件及/或半導(dǎo)體封裝的電磁干擾，以使所述系統(tǒng)式封裝件能順暢的運(yùn)作，并通過(guò)與接地的第一引腳306連接提供接地功能。
[0028]請(qǐng)參考圖4，其繪示根據(jù)本發(fā)明半導(dǎo)體裝置的另一實(shí)施例的剖面圖。所述封裝結(jié)構(gòu)400在許多方面與圖3所示者類(lèi)似，因此，此處將僅討論其主要不同之處。在此實(shí)施例中，第四電介質(zhì)層428安置于所述第一電介質(zhì)層410的背面410b、所述裸片承座404的背面404b、所述第一引腳406的第二表面406b及所述第二引腳408的第二表面408b上，填入所述裸片承座404與所述第一引腳406及所述第二引腳408所界定出的開(kāi)口。所述第四電介質(zhì)層428可具有開(kāi)口，露出所述裸片承座404、所述第一引腳406及所述第二引腳408欲與外部連接的部分。所述第四電介質(zhì)層428可為防焊層(solder mask或solder resist)。舉例來(lái)說(shuō)，所述第四電介質(zhì)層428可由感光性干膜或其它種可圖案化的材料組成，例如可為但不限于聚酰亞胺。
[0029]請(qǐng)參考圖5，其繪示根據(jù)本發(fā)明元件嵌入式封裝結(jié)構(gòu)的另一實(shí)施例的剖面圖。所述封裝結(jié)構(gòu)500在許多方面與圖1所示者類(lèi)似，因此，此處將僅討論其主要不同之處。在此實(shí)施例中，所述第二引腳508更包括嵌入在所述第一電介質(zhì)層510的第一部分508e以及突出在第一電介質(zhì)層510之外的第二部分508f。在一實(shí)施例中，所述第二引腳508更包括頂點(diǎn)508c (apex)位于所述第一部分508e與所述第二部分508f的交界處。所述第二部分508f的側(cè)面具有凹處。所述凹處的表面508d與所述第一電介質(zhì)層510的側(cè)面510d間隔一距離。所述第一電介質(zhì)層510的下表面510b從所述第一電介質(zhì)層510的側(cè)面延伸到所述第二引腳508的所述凹處表面508d,借此,在利用鍍膜方式形成導(dǎo)電層516時(shí),所述導(dǎo)電層516便不易與所述第二引腳508接觸，造成電性短路。
[0030]雖然本案是以上述提供實(shí)施例及圖式的方式說(shuō)明本發(fā)明，但根據(jù)本發(fā)明，所述實(shí)施例及圖式中所描述的各技術(shù)特征可互相組合。
[0031]圖6A到61繪示根據(jù)本發(fā)明的元件嵌入式封裝結(jié)構(gòu)的方法的一實(shí)施例。以下敘述的制造方法還可用于在襯底上形成多個(gè)封裝結(jié)構(gòu)。
[0032]參考圖6A，提供基底結(jié)構(gòu)600。在一實(shí)施例中，所述基底結(jié)構(gòu)500包含至少一裸片承座部分607、至少一第一引腳部分601及至少一第二引腳部分609。每一裸片承座部分607搭配至少一第一引腳部分601及至少一第二引腳部分609，所述裸片承座部分607、所述第一引腳部分601及所述第二引腳部分609界定出開(kāi)口 605。
[0033]參考圖6B，布置裸片602于所述裸片承座部分607上。所述裸片602可通過(guò)粘性層618附著于所述裸片承座部分607上。所述裸片602可具有接墊603。
[0034]參考圖6C,第一電介質(zhì)層610布置于所述襯底結(jié)構(gòu)600上，并覆蓋所述裸片602、所述第一引腳部分601及所述第二引腳部分609。所述第一電介質(zhì)層610是實(shí)質(zhì)填入所述裸片承座部分607與所述第一引腳部分601及所述第二引腳部分609所界定出的開(kāi)口 605。在一實(shí)施例中，所述第一電介質(zhì)層610可利用層壓方式布置于所述襯底結(jié)構(gòu)600上。在另一實(shí)施例中，所述第一電介質(zhì)層610可利用任何涂布技術(shù)形成，如印刷、旋轉(zhuǎn)涂布或噴涂。在一實(shí)施例中，所述第一電介質(zhì)層610從預(yù)浸材材料形成。
[0035]參考圖6D,所述第一電介質(zhì)層610形成第一通孔619,暴露出部分的所述裸片602的接墊603 ;及形成第二通孔621，暴露出部分所述第二引腳609，作為電性連接的部分。所述通孔619及621可利用各種方式形成。舉例來(lái)說(shuō)，所述通孔619及621可利用光刻/蝕亥1J、激光鉆孔、機(jī)械鉆孔方式或其它可行的方式形成。于一實(shí)施例中，所述通孔619及621利用激光鉆孔方式形成。所述通孔619及621可為任意的形狀，例如包括但不限于柱狀或非柱狀。柱狀例如是圓柱狀、橢圓柱狀、方形柱狀或矩形柱狀。非柱狀例如是圓錐、漏斗或錐狀。所述通孔619及621的側(cè)面邊界也可以是曲線(xiàn)狀或大體上呈特定形狀。
[0036]參考圖6E,所述通孔619及621可利用導(dǎo)電材料填入以分別形成電性互連件620及622。所述電性互連件620及622可利用任何鍍膜技術(shù)形成，如無(wú)電鍍及/或電鍍。如圖所不，形成導(dǎo)電層613于所述第一電介質(zhì)層610的表面上。所述導(dǎo)電層613可利用任何鍍膜技術(shù)形成，如無(wú)電鍍及/或電鍍。在一實(shí)施例中，所述電性互連件620及622與所述導(dǎo)電層613在同一步驟中形成。
[0037]參考圖6F,圖案化所述導(dǎo)電層613,以形成所述圖案化導(dǎo)電層612。所述圖案化導(dǎo)電層612可包括至少一接墊及至少一導(dǎo)電跡線(xiàn)，其可實(shí)質(zhì)上在同一步驟中形成。在一實(shí)施例中，所述圖案化過(guò)程可通過(guò)光刻及蝕刻方法達(dá)成。在另一實(shí)施例中，所述圖案化導(dǎo)電層612與所述電性互連件620及622可以選擇性電鍍方式形成。此外，如圖所示，針對(duì)所述襯底結(jié)構(gòu)600的背面進(jìn)行圖案化，以使所述裸片承座604、所述第一引腳606及所述第二引腳608分離(isolated)。所述圖案化步驟露出至少部分的所述第一引腳606、所述裸片承座604及所述第二引腳608的表面，在對(duì)應(yīng)所述開(kāi)口 605處露出部分的所述第一電介質(zhì)層610，及界定出所述第一引腳606、所述裸片承座604及所述第二引腳608間的開(kāi)口 636。在一實(shí)施例中，針對(duì)所述襯底結(jié)構(gòu)600的背面進(jìn)行圖案化的步驟可在所述第二引腳608的表面形成凹處。所述背面蝕刻步驟經(jīng)控制，以使所述凹處的表面與所述第一電介質(zhì)層610的預(yù)定形成側(cè)面610d(見(jiàn)圖61)間隔一距離，所述凹處的表面與所述第一電介質(zhì)層610的預(yù)定形成側(cè)面610d(見(jiàn)圖61)所間隔的所述距離需夠?qū)?，以使后續(xù)在利用鍍膜方式形成導(dǎo)電層616 (見(jiàn)圖61)時(shí)，所述導(dǎo)電層616 (見(jiàn)圖61)最多僅能形成在部分的所述第一電介質(zhì)層610的下表面610b上，而無(wú)法與所述第二引腳608接觸。
[0038]參考圖6G,第二電介質(zhì)層614布置于所述第一電介質(zhì)層610上,覆蓋所述圖案化導(dǎo)電層612，及填入所述圖案化導(dǎo)電層612所界定出的開(kāi)口。所述第二電介質(zhì)層614可利用形成第一電介質(zhì)層同樣的方式形成。如圖所示，所述第二電介質(zhì)層614可具有至少一開(kāi)口614c，以露出所述圖案化導(dǎo)電層612欲電性連接的部分。所述顯露的部分可為接墊。此外，如圖所示，第三電介質(zhì)層628安置于所述襯底結(jié)構(gòu)600的背面上，填入所述第一引腳606、所述裸片承座604及所述第二引腳608間所界定出的開(kāi)口 636。所述第三電介質(zhì)層628可具有開(kāi)口 628c，露出部分的所述第一引腳606、部分的所述裸片承座604及部分的所述第二引腳608的背面，以作為外部電性連接。所述第二電介質(zhì)層614及所述第三電介質(zhì)層628可為防焊層。所述第二電介質(zhì)層614及所述第三電介質(zhì)層628可由感光性干膜或其它種可圖案化的材料組成，例如可為但不限于聚酰亞胺。所述開(kāi)口 614c及628c可利用光刻/蝕刻、激光鉆孔、機(jī)械鉆孔方式或其它可行的方式形成。在一實(shí)施例中，所述開(kāi)口 614c及628c以激光鉆孔方式形成。在另一實(shí)施例中，所述開(kāi)口 614c及628c以光刻(photolithography)方式形成。
[0039]參考圖6H,將導(dǎo)電材料填入所述第二電介質(zhì)層614所界定出的露出圖案化導(dǎo)電層612的開(kāi)口以形成電性互連件630。所述電性互連件630可利用任何技術(shù)形成，如焊錫。所述電性互連件630可為錫塊或焊球630，與一元件(可為主動(dòng)或被動(dòng)元件)632電性連接。接著，如圖所示，第三電介質(zhì)層634(可為封裝材料)安置在所述第二電介質(zhì)層614上。所述第三電介質(zhì)層634包覆所述第二電介質(zhì)層614及所述兀件632。
[0040]參考圖61，首先是先針對(duì)圖6H的封裝結(jié)構(gòu)進(jìn)行切單步驟，以將所述封裝結(jié)構(gòu)中的多個(gè)半導(dǎo)體封裝件個(gè)別獨(dú)立出來(lái)。進(jìn)行所述切割步驟，以使個(gè)別的半導(dǎo)體封裝件的第一引腳606的外側(cè)面606c露出來(lái),其中所述第一電介質(zhì)層610的外側(cè)面610c與所述第一引腳606的外側(cè)面606c齊平；及其中所述第一電介質(zhì)層610的外側(cè)面610d與所述第二引腳608的外側(cè)面608c間隔一距離。接著，安置金屬層616于所述第二電介質(zhì)層614的上表面614a及其側(cè)面、所述第一電介質(zhì)層610的側(cè)面、所述第一引腳606的側(cè)面606c，及所述第一電介質(zhì)層610未與所述第二引腳608的側(cè)面608c接觸的側(cè)面610d。所述金屬層616可保形涂布(conformally coating)在所述個(gè)別半導(dǎo)體封裝件上。所述金屬層616可利用涂布、噴涂、等離子體濺鍍或其它可行的方式安置在個(gè)別的半導(dǎo)體封裝件上。
[0041]上述實(shí)施例僅為說(shuō)明本發(fā)明的原理的功效，而非用以限制本發(fā)明。因此，所屬領(lǐng)域的技術(shù)人員對(duì)上述實(shí)施例進(jìn)行修改及變化仍不脫本發(fā)明的精神。
[0042]本案的說(shuō)明書(shū)及圖式僅用于闡釋本發(fā)明，并非意圖限制本發(fā)明的權(quán)利范圍；此外，本案圖式中所繪示的各技術(shù)特征及元件僅用于使本發(fā)明領(lǐng)域的技術(shù)人員更了解本發(fā)明，其繪示的尺寸及其對(duì)應(yīng)關(guān)未必表示其實(shí)際關(guān)系，本發(fā)明領(lǐng)域的技術(shù)人員，當(dāng)能根據(jù)本案所提供的權(quán)利要求書(shū)、發(fā)明說(shuō)明及圖式，了解本案權(quán)利要求書(shū)所涵蓋的發(fā)明范圍，本發(fā)明的權(quán)利范圍當(dāng)以本案權(quán)利要求書(shū)為準(zhǔn)，涵蓋本發(fā)明領(lǐng)域的技術(shù)人員從本案的說(shuō)明書(shū)及圖式所能合理推知的范圍。
【權(quán)利要求】
1.一種元件嵌入式封裝結(jié)構(gòu)，其包含: 裸片承座； 裸片，安置于所述裸片承座上； 第一引腳及第二引腳，安置于所述裸片承座的周?chē)? 第一電介質(zhì)層，覆蓋所述裸片、所述裸片承座、所述第一引腳及所述第二引腳，且所述第一電介質(zhì)層具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引腳，其中所述第一電介質(zhì)材料的一側(cè)面與所述第一引腳的一側(cè)面實(shí)質(zhì)上齊平； 圖案化導(dǎo)電層，安置于所述第一電介質(zhì)層的上表面上，其中所述圖案化導(dǎo)電層通過(guò)所述第一通孔與所述裸片電性連接，且所述圖案化導(dǎo)電層通過(guò)所述第二通孔與所述第二引腳電性連接； 第二電介質(zhì)層，安置于所述第一電介質(zhì)層上，且所述第二電介質(zhì)層覆蓋所述圖案化導(dǎo)電層 '及 導(dǎo)電層，包覆所述第二電介質(zhì)層的上表面及側(cè)面，及所述第一電介質(zhì)層的所述側(cè)面，并且與所述第一引腳的所述側(cè)面直接接觸。
2.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其中所述第一電介質(zhì)層進(jìn)一步包括補(bǔ)強(qiáng)材。
3.根據(jù)權(quán)利要求2所述的元件嵌入式封裝結(jié)構(gòu)，其中所述補(bǔ)強(qiáng)材為玻璃纖維布。
4.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其中所述第一引腳用于接地。
5.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其中所述第二引腳進(jìn)一步包括嵌入在第一電介質(zhì)層的第一部分以及突出在第一電介質(zhì)層之外的第二部分。
6.根據(jù)權(quán)利要求5所述的元件嵌入式封裝結(jié)構(gòu)，其中所述第二部分的側(cè)面具有凹處。
7.根據(jù)權(quán)利要求5所述的元件嵌入式封裝結(jié)構(gòu)，其中所述第二引腳進(jìn)一步包括頂點(diǎn)位于所述第一部分與所述第二部分的交界處。
8.根據(jù)權(quán)利要求1所述的元件嵌入式封裝結(jié)構(gòu)，其進(jìn)一步包括第三電介質(zhì)層安置于所述第一電介質(zhì)層的下表面上，具有露出至少部分所述裸片承座、至少部分所述第一引腳及至少部分所述第二引腳的開(kāi)口。
9.一種半導(dǎo)體裝置，其包含: 裸片承座； 裸片，安置于所述裸片承座上； 第一引腳及第二引腳，安置于所述裸片承座的周?chē)? 第一電介質(zhì)層，覆蓋所述裸片、所述裸片承座、所述第一引腳及所述第二引腳，且所述第一電介質(zhì)層具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引腳，其中所述第一電介質(zhì)材料的一側(cè)面與所述第一引腳的一側(cè)面實(shí)質(zhì)上齊平； 圖案化導(dǎo)電層，安置于所述第一電介質(zhì)層的上表面上，其中所述圖案化導(dǎo)電層通過(guò)所述第一通孔與所述裸片電性連接，且所述圖案化導(dǎo)電層通過(guò)所述第二通孔與所述第二引腳電性連接； 第二電介質(zhì)層，安置于所述第一電介質(zhì)層上，且所述第二電介質(zhì)層覆蓋所述圖案化導(dǎo)電層，及具有第三通孔，露出部分的所述圖案化導(dǎo)電層； 元件通過(guò)所述第三通孔與所述圖案化導(dǎo)電層電性連接； 第三電介質(zhì)層包覆所述第二電介質(zhì)層及所述元件；及 導(dǎo)電層，保形涂布在所述第三電介質(zhì)層的表面及側(cè)面、所述第二電介質(zhì)層的一側(cè)面及所述第一電介質(zhì)層的所述側(cè)面，并與所述第一引腳的所述側(cè)面直接接觸。
10.一種半導(dǎo)體裝置，其包含: 導(dǎo)電框架，包括裸片承座，以及第一引腳及第二引腳安置于所述裸片承座的周?chē)? 裸片，安置于所述裸片承座上； 第一電介質(zhì)層，覆蓋所述裸片及所述導(dǎo)電框架，其中所述第一電介質(zhì)層的一側(cè)面對(duì)齊所述第一引腳的一側(cè)面； 第一導(dǎo)電通孔，安置在所述第一電介質(zhì)層內(nèi)，與所述裸片電性連接； 第二導(dǎo)電通孔，安置在所述第一電介質(zhì)層內(nèi)，與所述第二引腳電性連接； 圖案化導(dǎo)電層，安置于所述第一電介質(zhì)層的上表面上，電性連接所述第一導(dǎo)電通孔及所述第二導(dǎo)電通孔； 第二電介質(zhì)層，覆蓋所述第一電介質(zhì)層上及所述圖案化導(dǎo)電層 '及金屬層，保形涂布在所述第二電介質(zhì)層的上表面及側(cè)面及所述第一電介質(zhì)層的側(cè)面，并且與所述第一引腳的側(cè)面直接接觸。
11.一種元件嵌入式封裝結(jié)構(gòu)的制造方法，包含: 提供基底結(jié)構(gòu)，所述基底結(jié)構(gòu)包含至少一裸片承座、至少一第一引腳及至少一第二引腳； 布置裸片于所述裸片承座上； 布置第一電介質(zhì)層于所述襯底結(jié)構(gòu)上，所述第一電介質(zhì)層覆蓋所述裸片、所述裸片承座、所述第一引腳及所述第二引腳； 在所述第一電介質(zhì)層形成第一通孔，暴露出部分所述裸片； 在所述第一電介質(zhì)層形成第二通孔，暴露出部分所述第二引腳； 以選擇性電鍍方式形成圖案化導(dǎo)電層于所述第一電介質(zhì)層上、所述第一開(kāi)口及所述第二開(kāi)口 ； 布置第二電介質(zhì)層覆蓋所述第一電介質(zhì)層及所述圖案化導(dǎo)電層； 蝕刻所述基底結(jié)構(gòu)使所述裸片承座、所述第一引腳及所述第二引腳分離； 進(jìn)行切單步驟，所述切單步驟露出所述第一電介質(zhì)層的一側(cè)面及所述第一引腳的一側(cè)面，其中所述第一電介質(zhì)層的所述側(cè)面與所述第一引腳的所述側(cè)面齊平；及 安置金屬層覆蓋所述第二電介質(zhì)層的上表面及所述第一電介質(zhì)層的所述側(cè)面，以及所述第一引腳的所述側(cè)面。
12.根據(jù)權(quán)利要求12所述的方法，其以等離子體濺鍍方式安置所述金屬層。
13.根據(jù)權(quán)利要求12所述的方法，其以激光鉆孔方式形成所述第一開(kāi)口及所述第二開(kāi)□。
14.根據(jù)權(quán)利要求12所述的方法，其以光刻方式形成所述第一開(kāi)口及所述第二開(kāi)口。
【文檔編號(hào)】H01L23/31GK104319265SQ201410424515
【公開(kāi)日】2015年1月28日 申請(qǐng)日期:2014年8月26日 優(yōu)先權(quán)日:2014年8月26日
【發(fā)明者】林弈嘉, 廖國(guó)憲, 李明錦 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司