專利名稱：一種背面嵌入應(yīng)變介質(zhì)區(qū)的vdmos器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)及制造技術(shù)領(lǐng)域，特別涉及一種背面嵌入應(yīng)變介質(zhì)區(qū)的 VDMOSFET(vertical double diffusion Metal-Oxide-Semiconductor field effect transistor，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)器件及其制備方法。
背景技術(shù)：
VDMOS器件是一種廣泛應(yīng)用于功率電子技術(shù)領(lǐng)域的晶體管，其在很多情況下作為一種開(kāi)關(guān)器件應(yīng)用于開(kāi)關(guān)電源中。作為一種功率電子器件，其最重要指標(biāo)之一就是導(dǎo)通電阻，對(duì)于VDMOS器件，根據(jù)其器件結(jié)構(gòu)，導(dǎo)通電阻一般由接觸電阻、源區(qū)電阻、溝道電阻、 JFET(Junction field effect transistor，結(jié)型場(chǎng)效應(yīng)晶體管)區(qū)電阻、漂移區(qū)電阻和漏區(qū)電阻6部分組成。對(duì)于一般的VDMOS器件，接觸電阻，源區(qū)電阻和漏區(qū)電阻很小，導(dǎo)通電阻的主要部分是溝道電阻、JFET區(qū)電阻以及漂移區(qū)電阻。降低這幾部分電阻，可以通過(guò)改變器件的設(shè)計(jì)參數(shù)來(lái)實(shí)現(xiàn)，如減小漂移區(qū)厚度，增多漂移區(qū)摻雜濃度等，但是這樣會(huì)影響器件的擊穿電壓。在不影響器件擊穿電壓的情況下減小器件的導(dǎo)通電阻是VDMOS器件設(shè)計(jì)的重要課題。采用應(yīng)變技術(shù)是解決這一問(wèn)題的有效途徑。其原理是，通過(guò)向位于導(dǎo)電通路中的半導(dǎo)體材料施加應(yīng)力，使得其中的載流子遷移率增加，進(jìn)而降低器件的導(dǎo)通電阻。向半導(dǎo)體材料中施加應(yīng)力的方法有許多種，其中一種方法是通過(guò)在硅表面外延生長(zhǎng)一層晶格失配的半導(dǎo)體材料，如鍺硅材料，再在鍺硅材料上生產(chǎn)硅材料，從而在最上層的硅材料中引入應(yīng)力。這種方法已經(jīng)被應(yīng)用于降低VDMOS器件的導(dǎo)通電阻中，如在公開(kāi)號(hào)為2004173846A1，名稱為具有應(yīng)變結(jié)構(gòu)的擴(kuò)散MOS器件的美國(guó)專利；公開(kāi)號(hào)為101789448A，名稱為基于應(yīng)變硅技術(shù)的P溝VDMOS器件的中國(guó)專利中所披露的那樣。上述采用外延晶格失配材料的方法的一個(gè)主要缺點(diǎn)是該種材料在高溫過(guò)程中容易弛豫，因此在進(jìn)行后續(xù)工藝中的如深結(jié)擴(kuò)散等高溫過(guò)程就會(huì)遇到困難。因此產(chǎn)生了另一種向半導(dǎo)體中引入應(yīng)力的方法，即在半導(dǎo)體表面覆蓋應(yīng)變膜的方法，如公開(kāi)號(hào)為 2011004273A1的美國(guó)專利中披露的用絕緣應(yīng)力層來(lái)向LDMOS中引入應(yīng)力，從而提高LDMOS 溝道和漂移區(qū)中的載流子濃度，進(jìn)而降低了 LDMOS導(dǎo)通電阻的方法。但是，這種方法只能降低溝道電阻和JFET區(qū)電阻，不能降低漂移區(qū)的電阻。

發(fā)明內(nèi)容
本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題，特別創(chuàng)新地提出了一種背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件及其制備方法。為了實(shí)現(xiàn)本發(fā)明的上述目的，根據(jù)本發(fā)明的第一個(gè)方面，本發(fā)明提供了一種背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其包括半導(dǎo)體材料，在所述半導(dǎo)體材料內(nèi)形成有漏區(qū)、漂移區(qū)、JFET區(qū)、溝道區(qū)和源區(qū)；形成在所述半導(dǎo)體材料之上的柵介質(zhì)、柵極、隔離介質(zhì)和源極金屬；在所述半導(dǎo)體材料內(nèi)還形成有應(yīng)變介質(zhì)區(qū)，所述應(yīng)變介質(zhì)區(qū)與所述漏區(qū)、漂移區(qū)、JFET區(qū)、溝道區(qū)和源區(qū)(14)均接觸，所述應(yīng)變介質(zhì)區(qū)的材料的晶格與半導(dǎo)體材料的晶格不匹配，能夠在半導(dǎo)體材料中弓丨入應(yīng)力。本發(fā)明的VDMOS器件通過(guò)在背面挖槽，并嵌入應(yīng)變膜，從而在VDMOS器件的整個(gè)電流通路，包括溝道、JFET區(qū)和漂移區(qū)中引入應(yīng)力，使得電流傳輸路徑上載流子遷移率均增加，從而能夠降低VDMOS器件的導(dǎo)通電阻。同時(shí)，由于本發(fā)明在VDMOS器件背面引入應(yīng)變膜， 使溝道區(qū)下方成為不導(dǎo)電區(qū)域，從而避免了 VDMOS器件中的閂鎖效應(yīng)。為了實(shí)現(xiàn)本發(fā)明的上述目的，根據(jù)本發(fā)明的第二個(gè)方面，本發(fā)明提供了一種背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件的制備方法，其包括如下步驟Sl 提供襯底，在所述襯底上形成漏區(qū)、漂移區(qū)、JFET區(qū)、溝道區(qū)和源區(qū)；S2 依次制備柵介質(zhì)、柵極、隔離介質(zhì)和源極金屬；S3 減薄襯底，將做好正面結(jié)構(gòu)的VDMOS圓片正面貼膜；S4 在VDMOS圓片背面覆蓋掩蔽層，然后光刻；S5 在掩蔽膜的掩蔽下對(duì)襯底進(jìn)行刻蝕，形成應(yīng)變介質(zhì)區(qū)；S6 在應(yīng)變介質(zhì)區(qū)內(nèi)淀積應(yīng)變介質(zhì)材料，使得應(yīng)變介質(zhì)區(qū)內(nèi)填滿應(yīng)變介質(zhì)材料，并且襯底背面完全被應(yīng)變介質(zhì)材料覆蓋；S7 對(duì)襯底背面進(jìn)行化學(xué)機(jī)械拋光，使得襯底背面的漏區(qū)露出；S8 揭去硅片正面的保護(hù)膜。本發(fā)明的制備方法通過(guò)覆蓋絕緣應(yīng)變層的方法向半導(dǎo)體中引入應(yīng)變，避免了采用外延技術(shù)所必須的高溫過(guò)程。同時(shí)本方法是在VDMOS器件背面覆蓋應(yīng)變膜，完全不改變器件的表面結(jié)構(gòu)，能夠直接應(yīng)用于已有的器件設(shè)計(jì)中。本發(fā)明的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過(guò)本發(fā)明的實(shí)踐了解到。


本發(fā)明的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中圖1是本發(fā)明的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件結(jié)構(gòu)示意圖；圖2是一個(gè)優(yōu)選實(shí)施例中完成正面工藝的常規(guī)VDMOS器件的結(jié)構(gòu)示意圖；圖3-圖5是向VDMOS器件背面嵌入應(yīng)變介質(zhì)區(qū)的工藝步驟示意圖。附圖標(biāo)記10漏區(qū)；11漂移區(qū)；12JFET區(qū)；13溝道區(qū)；14源區(qū)；16重?fù)诫s區(qū)；21柵介質(zhì)；22柵極；23隔離介質(zhì)；24源極金屬；25應(yīng)變介質(zhì)區(qū)；30掩蔽膜。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對(duì)本發(fā)明的限制。在本發(fā)明的描述中，需要理解的是，術(shù)語(yǔ)“縱向”、“橫向”、“上”、“下”、“前”、“后”、 “左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本發(fā)明的限制。在本發(fā)明的描述中，除非另有規(guī)定和限定，需要說(shuō)明的是，術(shù)語(yǔ)“安裝”、“相連”、 “連接”應(yīng)做廣義理解，例如，可以是機(jī)械連接或電連接，也可以是兩個(gè)元件內(nèi)部的連通，可以是直接相連，也可以通過(guò)中間媒介間接相連，對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語(yǔ)的具體含義。圖1是本發(fā)明的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件結(jié)構(gòu)示意圖，圖中僅僅是示意的給出了各區(qū)域的尺寸，具體的尺寸可以根據(jù)器件參數(shù)的要求進(jìn)行設(shè)計(jì)，從圖1中可見(jiàn)，該背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件包括半導(dǎo)體材料，該半導(dǎo)體材料可以是制備VDMOS器件的任何半導(dǎo)體材料，具體可以是但不限于硅、鍺、鍺化硅、碳化硅、砷化鎵。該半導(dǎo)體材料內(nèi)形成有漏區(qū)10、漂移區(qū)11、JFET區(qū)12、溝道區(qū)13和源區(qū)14。以η型溝道VDMOS器件舉例來(lái)具體說(shuō)明器件的結(jié)構(gòu)。漏區(qū)10進(jìn)行η型雜質(zhì)重?fù)诫s以降低電阻；漂移區(qū)11與JFET區(qū)12 為η型輕摻雜以承受高的擊穿電壓，溝道區(qū)13為ρ型摻雜，源區(qū)14為η型重?fù)诫s。對(duì)于ρ 型溝道VDMOS器件，將以上所有摻雜反型即可。在半導(dǎo)體材料之上形成有柵介質(zhì)21，柵介質(zhì)21可以是但不限于采用熱氧化生長(zhǎng)的二氧化硅或其他的high-k介質(zhì)。在柵介質(zhì)21之上形成有柵極22，柵極22可以是晶體管制備中任何可以作為柵極的材料，可以是但不限于多晶硅柵極或金屬柵極。在柵極22之上形成有隔離介質(zhì)23，為了將器件的源極引出，還應(yīng)采用光刻然后刻蝕的方法形成貫通至半導(dǎo)體材料表面的通孔，在隔離介質(zhì)23之上形成有源極金屬對(duì)，源極金屬M(fèi)與源極14接觸。隔離介質(zhì)23的作用是將柵極22與源極金屬M(fèi)隔開(kāi)，隔離介質(zhì)23的其材料可以是但不限于二氧化硅或者磷硅玻璃。在半導(dǎo)體材料內(nèi)還形成有應(yīng)變介質(zhì)區(qū)25，應(yīng)變介質(zhì)區(qū)25與漏區(qū)10、漂移區(qū)11、 JFET區(qū)12、溝道區(qū)13和源區(qū)14均接觸，該應(yīng)變介質(zhì)區(qū)25的材料是能夠在本發(fā)明VDMOS器件的半導(dǎo)體材料中引入應(yīng)力的任何絕緣材料或者是半導(dǎo)體材料，對(duì)于采用硅為半導(dǎo)體材料的VDMOS器件，應(yīng)變介質(zhì)區(qū)25的材料可以是但不限于氮化硅或者氮氧化硅。該應(yīng)變介質(zhì)區(qū) 25材料的晶格與其下方的半導(dǎo)體材料的晶格不匹配，能夠在半導(dǎo)體材料中引入應(yīng)變，使得半導(dǎo)體表面的載流子遷移率增加。在本實(shí)施方式中，應(yīng)變介質(zhì)區(qū)25鑲嵌在VDMOS器件的背面，其形狀可以為梯形，也可以為矩形，在一種更加優(yōu)選的實(shí)施方式中，采用上寬下窄的梯形形狀，其目的是增加漂移區(qū)11的電流通路寬度，并且增加漏區(qū)10接觸面積以降低漏區(qū)電阻。在本實(shí)施方式中，應(yīng)變介質(zhì)區(qū)25可以為不連續(xù)的應(yīng)變介質(zhì)區(qū)。圖2是一個(gè)優(yōu)選實(shí)施例中完成正面工藝的常規(guī)VDMOS器件的結(jié)構(gòu)示意圖，如圖2 中所示，本發(fā)明的VDMOS器件的半導(dǎo)體材料內(nèi)還可以形成有重?fù)诫s區(qū)16，該重?fù)诫s區(qū)16位于源區(qū)14的下方并與溝道區(qū)13相連，重?fù)诫s區(qū)16的作用是提供背柵短路，減小器件的閂鎖效應(yīng)，重?fù)诫s區(qū)16的摻雜類型與溝道區(qū)13相同，其摻雜濃度可以高于溝道區(qū)13的摻雜濃度也可以與溝道區(qū)13的摻雜濃度相同。當(dāng)重?fù)诫s區(qū)16的摻雜濃度與溝道區(qū)13相同，重?fù)诫s區(qū)16與溝道區(qū)13合為一體，可通過(guò)一次擴(kuò)散形成。本發(fā)明還提供了一種背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件的制備方法，其包括如下步驟Sl 提供襯底，在該襯底上形成漏區(qū)10、漂移區(qū)11、JFET區(qū)12、溝道區(qū)13和源區(qū) 14 ；S2 依次制備柵介質(zhì)21、柵極22、隔離介質(zhì)23和源極金屬M(fèi) ；S3 減薄襯底，將做好正面結(jié)構(gòu)的VDMOS圓片正面貼膜；S4 在VDMOS圓片背面覆蓋掩蔽層，然后光刻；S5 在掩蔽膜30的掩蔽下對(duì)襯底進(jìn)行刻蝕，形成應(yīng)變介質(zhì)區(qū)25 ；S6 在應(yīng)變介質(zhì)區(qū)25內(nèi)淀積應(yīng)變介質(zhì)材料，使得應(yīng)變介質(zhì)區(qū)25內(nèi)填滿應(yīng)變介質(zhì)材料，并且襯底背面完全被應(yīng)變介質(zhì)材料覆蓋；S7 對(duì)襯底背面進(jìn)行化學(xué)機(jī)械拋光，使得襯底背面的漏區(qū)10露出；S8 揭去硅片正面的保護(hù)膜。在進(jìn)行步驟Sl和S2后，便可制備圖2中所示的常規(guī)VDMOS器件，為了使其形成如圖1所示的結(jié)構(gòu)，還應(yīng)采取以下的工藝步驟將做好圖2所示結(jié)構(gòu)的圓片正面貼膜，以確保在對(duì)硅片背面進(jìn)行操作時(shí)器件的正面結(jié)構(gòu)得到保護(hù)。然后將圓片翻轉(zhuǎn)，使其背面朝上，并在圓片表面覆蓋刻蝕掩蔽層30，并通過(guò)光刻將掩蔽層30刻蝕成所需的形狀，如圖3所示。在本實(shí)施方式中，掩蔽層30的材料是能夠作為刻蝕掩膜的任何材料，可以是但不限于光刻膠。在掩蔽層30的掩蔽下對(duì)圓片背面進(jìn)行刻蝕，刻蝕可以采用干法刻蝕也可以采用干法刻蝕，在本實(shí)施方式中，優(yōu)選采用干法刻蝕。圖4示出了刻蝕后的硅片形狀，在圖4中刻蝕槽的形狀為梯形，也可以為矩形，在本實(shí)施方式中，優(yōu)選采用梯形，梯形的角度可根據(jù)具體的設(shè)計(jì)進(jìn)行調(diào)節(jié)。在刻蝕完梯形槽之后，去除光刻膠，并淀積應(yīng)變介質(zhì)材料25。為了保證應(yīng)變介質(zhì)能夠填滿溝槽，需要淀積過(guò)量的應(yīng)變介質(zhì)材料。所得到的結(jié)構(gòu)如圖5所示。應(yīng)變介質(zhì)材料可以為氮化硅或者氮氧化硅，生長(zhǎng)方式可以為但不限于化學(xué)氣相淀積的方法。由于應(yīng)變介質(zhì)材料與半導(dǎo)體材料的晶格常數(shù)不匹配，將會(huì)在周圍的半導(dǎo)體區(qū)域中引入應(yīng)力，這些區(qū)域包括源區(qū)14、溝道區(qū)13、JFET區(qū)12、漂移區(qū)11、以及漏區(qū)10。因此在VDMOS器件的整個(gè)電流通路中均引入了應(yīng)力，使其中的載流子遷移率得到提升，進(jìn)而使得器件的導(dǎo)通電阻降低。在淀積完應(yīng)變介質(zhì)材料后，為了能夠方便形成漏極金屬電極，并且使得器件背面更平坦，需要進(jìn)行一步化學(xué)機(jī)械拋光，然后揭去硅片正面的保護(hù)膜，即可得到圖1中所示的結(jié)構(gòu)。本發(fā)明的實(shí)質(zhì)在于通過(guò)在已有的VDMOS器件背面挖槽，然后嵌入應(yīng)變絕緣介質(zhì)層的方法向VDMOS器件的導(dǎo)電通路中引入應(yīng)力。圖2所示的VDMOS器件結(jié)構(gòu)是一種經(jīng)典的 VDMOS器件結(jié)構(gòu)，采用該種結(jié)構(gòu)僅僅是為了表達(dá)的方便，任何通過(guò)背面挖槽并嵌入應(yīng)變介質(zhì)來(lái)向其他類似結(jié)構(gòu)的VDMOS器件中引入應(yīng)力的方法均應(yīng)理解為與本發(fā)明有相同的發(fā)明實(shí)質(zhì)。在本說(shuō)明書(shū)的描述中，參考術(shù)語(yǔ)“一個(gè)實(shí)施例”、“一些實(shí)施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實(shí)施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個(gè)實(shí)施例或示例中。在本說(shuō)明書(shū)中，對(duì)上述術(shù)語(yǔ)的示意性表述不一定指的是相同的實(shí)施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任何的一個(gè)或多個(gè)實(shí)施例或示例中以合適的方式結(jié)合。 盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，本領(lǐng)域的普通技術(shù)人員可以理解在不脫離本發(fā)明的原理和宗旨的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由權(quán)利要求及其等同物限定。
權(quán)利要求
1.一種背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其特征在于，包括半導(dǎo)體材料，在所述半導(dǎo)體材料內(nèi)形成有漏區(qū)、漂移區(qū)、JFET區(qū)、溝道區(qū)和源區(qū)；形成在所述半導(dǎo)體材料之上的柵介質(zhì)、柵極、隔離介質(zhì)和源極金屬；在所述半導(dǎo)體材料內(nèi)還形成有應(yīng)變介質(zhì)區(qū)，所述應(yīng)變介質(zhì)區(qū)與所述漏區(qū)、漂移區(qū)、JFET 區(qū)、溝道區(qū)和源區(qū)均接觸，所述應(yīng)變介質(zhì)區(qū)的材料的晶格與半導(dǎo)體材料的晶格不匹配，能夠在半導(dǎo)體材料中引入應(yīng)力。
2.如權(quán)利要求1所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其特征在于，所述應(yīng)變介質(zhì)區(qū)為梯形或者矩形。
3.如權(quán)利要求1或2所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其特征在于，所述應(yīng)變介質(zhì)區(qū)鑲嵌在VDMOS器件的背面。
4.如權(quán)利要求3所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其特征在于，所述應(yīng)變介質(zhì)區(qū)為不連續(xù)的應(yīng)變介質(zhì)區(qū)。
5.如權(quán)利要求4所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其特征在于，所述應(yīng)變介質(zhì)區(qū)的材料為絕緣材料或者是半導(dǎo)體材料。
6.如權(quán)利要求1所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其特征在于，在所述半導(dǎo)體材料內(nèi)還形成有重?fù)诫s區(qū)，所述重?fù)诫s區(qū)位于所述源區(qū)的下方并與所述溝道區(qū)相連，所述重?fù)诫s區(qū)的摻雜類型與溝道區(qū)相同且其摻雜濃度高于溝道區(qū)。
7.如權(quán)利要求1-6任一項(xiàng)所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件，其特征在于，所述重?fù)诫s區(qū)的摻雜濃度與所述溝道區(qū)相同，所述重?fù)诫s區(qū)與所述溝道區(qū)一體形成。
8.一種背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件的制備方法，其特征在于，包括如下步驟51提供襯底，在所述襯底上形成漏區(qū)、漂移區(qū)、JFET區(qū)、溝道區(qū)和源區(qū)；52依次制備柵介質(zhì)、柵極、隔離介質(zhì)和源極金屬；53減薄襯底，將做好正面結(jié)構(gòu)的VDMOS圓片正面貼膜；54在VDMOS圓片背面覆蓋掩蔽層，然后光刻；55在掩蔽膜的掩蔽下對(duì)襯底進(jìn)行刻蝕，形成應(yīng)變介質(zhì)區(qū)；56在應(yīng)變介質(zhì)區(qū)內(nèi)淀積應(yīng)變介質(zhì)材料，使得應(yīng)變介質(zhì)區(qū)內(nèi)填滿應(yīng)變介質(zhì)材料，并且襯底背面完全被應(yīng)變介質(zhì)材料覆蓋；57對(duì)襯底背面進(jìn)行化學(xué)機(jī)械拋光，使得襯底背面的漏區(qū)露出；58揭去硅片正面的保護(hù)膜。
9.如權(quán)利要求8所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件的制備方法，其特征在于，形成所述應(yīng)變介質(zhì)區(qū)的方法為濕法刻蝕或干法刻蝕。
10.如權(quán)利要求8所述的背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件的制備方法，其特征在于， 在所述步驟Si中還可以包括在所述襯底上形成重?fù)诫s區(qū)，所述重?fù)诫s區(qū)位于所述源區(qū)的下方并與所述溝道區(qū)相連，所述重?fù)诫s區(qū)的摻雜類型與溝道區(qū)相同且其摻雜濃度高于溝道區(qū)或與溝道區(qū)相同，當(dāng)所述重?fù)诫s區(qū)的摻雜濃度與所述溝道區(qū)的摻雜濃度相同時(shí)，所述重?fù)诫s區(qū)與所述溝道區(qū)一體形成。
全文摘要
本發(fā)明提出了一種背面嵌入應(yīng)變介質(zhì)區(qū)的VDMOS器件及其制備方法，該VDMOS器件包括漏區(qū)、漂移區(qū)、JFET區(qū)、溝道區(qū)、源區(qū)、介質(zhì)、柵極、隔離介質(zhì)、源極金屬和應(yīng)變介質(zhì)區(qū)。本發(fā)明的VDMOS器件通過(guò)在背面挖槽并嵌入應(yīng)變膜，從而在VDMOS器件的整個(gè)電流通路中引入應(yīng)力，使得電流傳輸路徑上載流子遷移率均增加，從而能夠降低VDMOS器件的導(dǎo)通電阻，同時(shí)避免了VDMOS器件中的閂鎖效應(yīng)。本發(fā)明的制備方法通過(guò)覆蓋絕緣應(yīng)變層的方法向半導(dǎo)體中引入應(yīng)變，避免了采用外延技術(shù)所必須的高溫過(guò)程，而且完全不需改變器件的表面結(jié)構(gòu)，能夠直接應(yīng)用于已有的器件設(shè)計(jì)中。
文檔編號(hào)H01L21/336GK102420253SQ20111041571
公開(kāi)日2012年4月18日 申請(qǐng)日期2011年12月13日 優(yōu)先權(quán)日2011年12月13日
發(fā)明者萬(wàn)欣, 劉道廣, 周偉松, 梁仁榮, 許軍 申請(qǐng)人:清華大學(xué)