半導(dǎo)體裝置和用于制造該半導(dǎo)體裝置的方法
【專(zhuān)利摘要】半導(dǎo)體裝置和用于制造該半導(dǎo)體裝置的方法。本發(fā)明涉及半導(dǎo)體裝置，該半導(dǎo)體裝置具有：具有第一表面的半導(dǎo)體本體；第一溝槽中的IGFET的具有多晶硅的柵電極結(jié)構(gòu)，所述第一溝槽從所述第一表面延伸到所述半導(dǎo)體本體中；以及第二溝槽中的與IGFET的柵電極結(jié)構(gòu)不同并且具有多晶硅的半導(dǎo)體元件，所述第二溝槽從所述第一表面延伸到所述半導(dǎo)體本體中；其中IGFET和與該IGFET不同的半導(dǎo)體元件的多晶硅終結(jié)于與所述半導(dǎo)體本體的第一表面鄰接的絕緣層的上側(cè)之下。
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置和用于制造該半導(dǎo)體裝置的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置和用于制造該半導(dǎo)體裝置的方法。

【背景技術(shù)】
[0002]在制造用于功率半導(dǎo)體器件的具有絕緣柵的場(chǎng)效應(yīng)晶體管(FET) (IGFET)時(shí)，結(jié)合其它的半導(dǎo)體器件、諸如二極管、電阻、電容器或傳感器結(jié)構(gòu)，使用多個(gè)掩膜步驟來(lái)進(jìn)行制造和結(jié)構(gòu)化，其中在所述功率半導(dǎo)體器件中柵電極結(jié)構(gòu)被布置在溝槽內(nèi)。在此不同的掩膜步驟被用到不同的器件或柵結(jié)構(gòu)的多晶硅區(qū)域的結(jié)構(gòu)化上。因此值得期望的是，減少其中集成有IGFET結(jié)構(gòu)以及其它的半導(dǎo)體器件的功率半導(dǎo)體器件的制造過(guò)程的復(fù)雜性。


【發(fā)明內(nèi)容】

[0003]本發(fā)明所基于的任務(wù)是，創(chuàng)造一種半導(dǎo)體裝置以及一種用于制造該半導(dǎo)體裝置的方法，在該半導(dǎo)體裝置的情況下制造過(guò)程被簡(jiǎn)化。
[0004]該任務(wù)通過(guò)根據(jù)權(quán)利要求1的半導(dǎo)體裝置以及通過(guò)根據(jù)權(quán)利要求13的方法來(lái)解決。本發(fā)明的有利的擴(kuò)展方案和改進(jìn)方案在從屬權(quán)利要求中說(shuō)明。
[0005]根據(jù)一個(gè)實(shí)施例，半導(dǎo)體裝置包括具有第一表面的半導(dǎo)體本體、第一溝槽中的IGFET的具有多晶硅的柵電極結(jié)構(gòu)和第二溝槽中的與IFGET的柵電極結(jié)構(gòu)不同并且具有多晶硅的半導(dǎo)體元件，其中第一溝槽從第一表面延伸到半導(dǎo)體本體中，第二溝槽從第一表面延伸到半導(dǎo)體本體中。在此，IGFET和與IGFET不同的半導(dǎo)體元件的多晶硅終止于與半導(dǎo)體本體的第一表面鄰接的絕緣層的上側(cè)之下。
[0006]根據(jù)另一個(gè)實(shí)施例，用于制造半導(dǎo)體裝置中的IGFET的柵電極結(jié)構(gòu)和與IGFET的柵電極結(jié)構(gòu)不同的半導(dǎo)體元件的方法包括以下步驟:在半導(dǎo)體本體中構(gòu)造用于IGFET的柵電極結(jié)構(gòu)的第一溝槽和用于半導(dǎo)體元件的第二溝槽；將多晶硅施加在半導(dǎo)體本體的表面上，直至第一和第二溝槽被填充；執(zhí)行化學(xué)機(jī)械拋光步驟，以便去除第一和第二溝槽之上存在的多晶硅，使得第一溝槽中的柵電極結(jié)構(gòu)的多晶硅與第二溝槽中的半導(dǎo)體元件的多晶硅相互分離。
[0007]專(zhuān)業(yè)人員在閱讀以下的詳細(xì)描述和觀察附圖之后將認(rèn)識(shí)到附加的特征和優(yōu)點(diǎn)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0008]附上附圖，以便提供對(duì)本發(fā)明的實(shí)施例的進(jìn)一步理解，并且附圖被包含到公開(kāi)中并且構(gòu)成該公開(kāi)的一部分。附圖闡明本發(fā)明的實(shí)施例并且與說(shuō)明書(shū)一起用于解釋本發(fā)明的原理。本發(fā)明的其它的實(shí)施例和許多預(yù)期中的優(yōu)點(diǎn)被立即認(rèn)識(shí)到，因?yàn)槠湓谝韵碌脑敿?xì)描述的提示下更好地被理解。
[0009]圖1示出根據(jù)一個(gè)實(shí)施例的具有垂直IGFET的柵電極結(jié)構(gòu)以及其它半導(dǎo)體元件的半導(dǎo)體裝置的片段的示意橫截面圖，
圖2示出根據(jù)一個(gè)實(shí)施例的具有垂直IGFET的柵電極結(jié)構(gòu)的半導(dǎo)體裝置的片段的示意橫截面圖，
圖3A示出根據(jù)一個(gè)實(shí)施例的半導(dǎo)體裝置的垂直IGFET的柵電極結(jié)構(gòu)的多晶硅結(jié)構(gòu)的不意俯視圖，
圖3B示出沿著圖3A中的線A — A的柵電極結(jié)構(gòu)的多晶硅結(jié)構(gòu)的示意橫截面圖，和圖4到圖16示出根據(jù)一個(gè)實(shí)施例的用于半導(dǎo)體裝置的制造方法的不同過(guò)程步驟中的半導(dǎo)體裝置的片段的示意橫截面圖。

【具體實(shí)施方式】
[0010]在以下的詳細(xì)描述中參考附圖，這些附圖構(gòu)成公開(kāi)的一部分并且在這些附圖中為了闡明目的示出特定的實(shí)施例，在這些實(shí)施例中本發(fā)明可以被實(shí)施。應(yīng)該考慮到，可以采用其它的實(shí)施例并且可以進(jìn)行結(jié)構(gòu)或邏輯的變化，而不偏離本發(fā)明的保護(hù)范圍。例如，作為一個(gè)實(shí)施例的部分被闡明或描述的特征可以與其它實(shí)施例一起使用，以便獲得另外的實(shí)施例。有意的是，本發(fā)明包含這樣的修改和改變。示例是在使用特定的語(yǔ)言情況下來(lái)描述的，該語(yǔ)言不應(yīng)被注釋為限制所附的權(quán)利要求的范圍。附圖不是按比例的并且僅用于闡明目的。為了清楚，如果沒(méi)有另行規(guī)定，相同的元件或制造過(guò)程在不同的附圖中配備有相同的附圖標(biāo)記。
[0011]概念如“有”、“包含”、“包括”、“具有”或類(lèi)似的概念是開(kāi)放性的概念，即除了“所包括的概念”之外可以存在其它的元件或特征。利用定冠詞和不定冠詞來(lái)表征的元件不僅可以單數(shù)地而且可以復(fù)數(shù)地存在，只要沒(méi)有在表達(dá)上被另行說(shuō)明。
[0012]表達(dá)“電連接”應(yīng)該描述相互電連接的元件之間的低歐姆的電連接、例如通過(guò)金屬和/或高摻雜的半導(dǎo)體的連接。表達(dá)“電耦合”不應(yīng)該表示，元件必須直接相互耦合。更確切地說(shuō)，位于其間的元件可以被設(shè)置在“電耦合的”元件之間。作為示例，位于其間的任何一個(gè)元件都不可控制、位于其間的元件的一部分可以是可控制的或者位于其間的所有元件都可以是可控制的，以便在“電耦合的”元件之間提供低歐姆的連接并且在另外的時(shí)間提供非低歐姆的連接。
[0013]這些圖通過(guò)首先關(guān)于摻雜類(lèi)型給出“―”或“+”來(lái)涉及相對(duì)的摻雜濃度。例如“η—”表示一種摻雜濃度，該摻雜濃度小于“η”摻雜區(qū)域的摻雜濃度，而“η + ”摻雜區(qū)域具有大于“η”摻雜區(qū)域的摻雜濃度。相同的相對(duì)摻雜濃度的摻雜區(qū)域可以具有相同的絕對(duì)摻雜濃度，但是不是必須具有該相同的絕對(duì)摻雜濃度。例如兩個(gè)不同的η+摻雜的區(qū)域可以具有不同的絕對(duì)摻雜濃度。
[0014]在圖1中示出根據(jù)一個(gè)實(shí)施例的半導(dǎo)體裝置10的片段的示意橫截面圖。該半導(dǎo)體裝置10包括半導(dǎo)體本體12，該半導(dǎo)體本體可以包括半導(dǎo)體襯底。該半導(dǎo)體本體12包括半導(dǎo)體材料，諸如硅(Si)、碳化硅(SiC)、鍺(Ge)、鍺化硅(SiGe)、氮化鎵(GaN)或砷化鎵(GaAs)。該半導(dǎo)體本體12可以包括一個(gè)或多個(gè)可選的半導(dǎo)體層、諸如半導(dǎo)體襯底上的外延層。在所示出的片段之外，半導(dǎo)體本體12尤其是可以包括摻雜的和未摻雜的片段、外延半導(dǎo)體層以及其它絕緣和導(dǎo)線結(jié)構(gòu)。
[0015]半導(dǎo)體本體12具有第一面14和與該第一面14相對(duì)的第二面16。半導(dǎo)體裝置10可以具有第一部分18和第二部分24，在該第一部分中構(gòu)造有IGFET 22的柵電極結(jié)構(gòu)20，在該第二部分中構(gòu)造有與IGFET 22的柵電極結(jié)構(gòu)20不同的半導(dǎo)體元件26。IGFET 22在下面的實(shí)施例中被構(gòu)造為垂直IGFET 22，在該垂直IGFET 22中要控制的電流在第一面14和第二面16之間流動(dòng)。然而，也可設(shè)想的是，作為IGFET 22設(shè)置橫向IGFET，在該橫向IGFET中柵電極結(jié)構(gòu)20在橫向方向上控制電流。第一部分18中的垂直IGFET 22的柵電極結(jié)構(gòu)20在第一溝槽28中構(gòu)造，該第一溝槽28從第一表面14沿著正交于第一表面14的第二表面16的方向延伸到半導(dǎo)體本體12中。在半導(dǎo)體裝置10的第二部分24中的半導(dǎo)體元件26在第二溝槽30中構(gòu)造，該第二溝槽30從第一表面14沿著正交于第一表面14的第二表面16的方向延伸到半導(dǎo)體本體12中。垂直IGFET 22的柵電極結(jié)構(gòu)20以及半導(dǎo)體元件26具有多晶娃32,該多晶娃終止于與半導(dǎo)體本體12的第一表面14鄰接的絕緣層36的上側(cè)34之下。
[0016]在此應(yīng)該將絕緣層36的上側(cè)34之下理解為這樣的位置，該位置在其垂直間距上比絕緣層36的上側(cè)34的每個(gè)任意的部分更靠近第二表面16。在第一表面14上的絕緣層36平坦的情況下，該上側(cè)34是絕緣層36的、與絕緣層36和第一表面14之間的界面相對(duì)的偵U。在這一點(diǎn)上將絕緣層36的上側(cè)34之下理解為這樣的位置，該位置位于絕緣層36之下或至少位于在絕緣層36中構(gòu)成的接觸孔38之內(nèi)。
[0017]在一個(gè)實(shí)施例中，半導(dǎo)體裝置10的每個(gè)多晶硅32終止于與半導(dǎo)體本體12的第一表面14鄰接的絕緣層36的上側(cè)34之下。在該情況下，在完成的半導(dǎo)體裝置10中在絕緣層36的上側(cè)34之上不存在起作用的多晶硅，其中沒(méi)有電功能性的多晶硅中的純無(wú)效結(jié)構(gòu)(Blindstruktur)在半導(dǎo)體裝置10中被去掉。在另一個(gè)實(shí)施例中，垂直IGFET 22和與該垂直IGFET不同的半導(dǎo)體元件26的多晶硅32最大直至達(dá)到半導(dǎo)體本體12的第一表面
14。在該情況下，垂直IGFET的多晶硅32不超過(guò)半導(dǎo)體本體12中的第一溝槽28或第二溝槽30。
[0018]第一溝槽28和第二溝槽30中的多晶硅32被電介質(zhì)40包圍，該電介質(zhì)覆蓋第一溝槽28和第二溝槽30的壁42，以便使第一溝槽28和第二溝槽30中的多晶硅32與半導(dǎo)體本體12電絕緣。該電介質(zhì)40可以根據(jù)應(yīng)用領(lǐng)域具有不同的厚度，如在制造方法的描繪中還更精確地被描述的那樣。第一溝槽28具有深度a并且第二溝槽30具有深度b，其中深度a和b相互最大偏差500nm、或最大偏差250nm并且特別是最大偏差lOOnm。第一溝槽28和第二溝槽30在此可以具有不同的寬度。在一個(gè)實(shí)施例中，第一溝槽28中的垂直IGFET 22的柵電極結(jié)構(gòu)20的多晶硅32具有平坦的上側(cè)44。柵電極結(jié)構(gòu)20的多晶硅32的上側(cè)44是多晶硅32的表面，該表面與半導(dǎo)體本體12的第二表面16相對(duì)并且與絕緣層36構(gòu)造界面。即絕緣層36在第一溝槽28的區(qū)域中與多晶硅32鄰接。平坦的上側(cè)應(yīng)被理解為，多晶硅32的與絕緣層36鄰接的表面的所有區(qū)域位于共同的平面之內(nèi)。在第二溝槽30之內(nèi)的多晶硅32可以如第一溝槽28中的多晶硅32那樣具有平坦的上側(cè)46。在一個(gè)實(shí)施例中，第一溝槽28中和第二溝槽30中的多晶硅32因此可以分別具有平坦的上側(cè)44、46，這些上側(cè)相互最大偏差lOOnm。在一個(gè)實(shí)施例中，平坦的上側(cè)44、46位于共同的平面中。
[0019]第二溝槽30中的具有多晶硅32的半導(dǎo)體元件26可以構(gòu)造為有源或無(wú)源的電組件。在圖1中所示出的實(shí)施例中，作為半導(dǎo)體元件26示出電阻48和二極管50。電阻48為此具有η或P摻雜的多晶硅32，該多晶硅通過(guò)絕緣層36中的兩個(gè)接觸孔38與結(jié)構(gòu)化的布線層52電連接，其中該多晶硅32通過(guò)電介質(zhì)40與半導(dǎo)體本體12電絕緣。根據(jù)η或ρ摻雜的多晶硅32的摻雜物濃度，可以在η或ρ摻雜的多晶硅32和接觸孔38之間構(gòu)造高度η或P摻雜的接觸區(qū)，以便促成低歐姆的或歐姆的接觸。在二極管50的情況下，多晶硅32在第一區(qū)域54中是η摻雜的并且在第二區(qū)域56中是ρ摻雜的，其中不同摻雜的區(qū)域54、56在第二溝槽30之內(nèi)構(gòu)造二極管結(jié)構(gòu)。第一區(qū)域54和第二區(qū)域56分別通過(guò)絕緣層36中的接觸孔38與結(jié)構(gòu)化的布線層52電連接。電阻48和二極管50僅僅是針對(duì)半導(dǎo)體元件26的示例。因此此外可能的是，作為半導(dǎo)體元件26設(shè)置晶體管、電容器或半導(dǎo)體裝置10或垂直IGFET 22的邊緣終止結(jié)構(gòu)。
[0020]在半導(dǎo)體裝置10的第一部分18中的垂直IGFET 22如在圖2中詳細(xì)地被示出那樣除了柵電極結(jié)構(gòu)20之外還包括第一載流子類(lèi)型的源極區(qū)域58和第一載流子類(lèi)型的共同的漏極區(qū)域60，其中所述源極區(qū)域在半導(dǎo)體本體12的第一表面14上構(gòu)造，所述漏極區(qū)域在半導(dǎo)體本體12的第二表面16上構(gòu)造。
[0021]柵電極結(jié)構(gòu)20包括至少一個(gè)柵電極62以及柵電極接觸區(qū)域64，該柵電極接觸區(qū)域在與半導(dǎo)體本體12的第一表面14鄰接的絕緣層36的上側(cè)34之下與導(dǎo)電層、即在圖1中所示出的實(shí)施例中與結(jié)構(gòu)化的布線層52接觸。柵電極接觸區(qū)域64與第一溝槽28中的柵電極62 —起被構(gòu)造，如在圖3Α中示例性地被闡明的那樣。
[0022]該垂直IGFET 22在一個(gè)實(shí)施例中在其柵電極結(jié)構(gòu)上與已知的垂直IGFET有區(qū)別。在此，柵電極接觸區(qū)域64在圖1所示出的實(shí)施例中一方面通過(guò)結(jié)構(gòu)化的布線層52用于接觸柵電極62并且另一方面被設(shè)置為垂直IGFET 22的邊緣終止結(jié)構(gòu)。用作邊緣終止結(jié)構(gòu)的柵電極接觸區(qū)域64在此包圍柵電極62，這些柵電極62與該柵電極接觸區(qū)域64 —起布置在連續(xù)的第一溝槽28中。
[0023]在圖3Β中示出沿著圖3Α中的線A — A的截面圖。IGFET 22的有效(aktiv)單元區(qū)域(Zellenfeld)的邊緣22a、即柵電極62和柵電極接觸區(qū)域64之間的過(guò)渡沿著線A —A伸展。邊緣22a包圍IGFET 22的有效區(qū)域。IGFET 22的有效區(qū)域包括源極區(qū)域58和柵電極62。因此第一溝槽28在所示出的實(shí)施例中通過(guò)有效單元區(qū)域的邊緣22a延伸到邊緣終止結(jié)構(gòu)、即IGFET 22的柵電極接觸區(qū)域64中。如在圖3B中所示出的，半導(dǎo)體本體12沿著圖3A中的線A — A、即沿著邊緣22a不僅在深度上而且在高度上被鋪設(shè)，并且在柵電極接觸區(qū)域64的區(qū)域中在深度上被鋪設(shè)。源極區(qū)域58因此被設(shè)置在相互間隔開(kāi)的長(zhǎng)形橋接片65中，這些長(zhǎng)形橋接片從第一溝槽28的底面垂直地沿著第一面14的方向延伸。
[0024]第一溝槽28中的柵電極62垂直于半導(dǎo)體本體12的第一表面14延伸到半導(dǎo)體本體12中并且通過(guò)用作柵極電介質(zhì)的電介質(zhì)40與半導(dǎo)體本體12電絕緣。與電介質(zhì)40和柵電極62連接的源極區(qū)域58通過(guò)接觸槽66與結(jié)構(gòu)化的布線層52的導(dǎo)電層電連接，這些接觸槽66通過(guò)絕緣層36從第一表面14延伸到半導(dǎo)體本體12中并且利用結(jié)構(gòu)化的布線層52的導(dǎo)電層來(lái)填充。通過(guò)施加電壓到柵電極62上，在與柵極電介質(zhì)鄰接的溝道區(qū)域中的導(dǎo)電性可以通過(guò)場(chǎng)效應(yīng)被控制，使得可以控制源極區(qū)域58和共同的漏極區(qū)域60之間的電流通過(guò)。附加于源極區(qū)域58，體區(qū)域68也通過(guò)接觸槽66中的導(dǎo)電層被電接觸，該體區(qū)域68具有與第一載流子類(lèi)型相反的第二載流子類(lèi)型。除了在圖1和圖2中所示出的接觸槽布置，其它的接觸布置也可以替代地用于源極和體的電接觸，例如放置在源極和體上的接觸。
[0025]在下文中，借助圖4到圖16闡明用于制造半導(dǎo)體裝置10中的垂直IGFET 22的柵電極結(jié)構(gòu)20和與該垂直IGFET 22的柵電極結(jié)構(gòu)20不同的半導(dǎo)體元件26的方法。
[0026]如在圖4到圖7中所示出的，首先在半導(dǎo)體本體12中，在第一部分18中為垂直IGFET 22的柵電極結(jié)構(gòu)20構(gòu)造第一溝槽28并且在第二部分24中為半導(dǎo)體元件26構(gòu)造第二溝槽30。第一溝槽28和第二溝槽30的構(gòu)造應(yīng)被理解為，至少一個(gè)第一溝槽28和至少一個(gè)第二溝槽30在半導(dǎo)體本體12中被構(gòu)造。因此可以根據(jù)半導(dǎo)體裝置10的第二部分24中的半導(dǎo)體元件26的數(shù)量多倍地設(shè)置第二溝槽30。
[0027]為了構(gòu)造第一溝槽28和第二溝槽30，首先如在圖4中所示的那樣，將光刻膠層72涂布在半導(dǎo)體本體12的表面上。在緊接著的掩膜步驟中，光刻膠步驟72首先借助掩膜74被曝光并且之后被顯影，以便使半導(dǎo)體本體的表面區(qū)域露出(圖5)。根據(jù)一個(gè)實(shí)施例，也可以借助上面所描述的掩膜步驟為要執(zhí)行的蝕刻步驟制造硬掩膜，其中半導(dǎo)體本體12的要蝕刻的表面區(qū)域通過(guò)去除硬掩膜的相應(yīng)部分在第一蝕刻步驟中被露出。之后，第一溝槽28和第二溝槽30通過(guò)被露出表面區(qū)域中的半導(dǎo)體本體12的各向異性的蝕刻同時(shí)被制造(圖6)。
[0028]因?yàn)樵诳梢园ǚ磻?yīng)離子蝕刻(RIE)的各向異性的蝕刻步驟中半導(dǎo)體本體12的材料侵蝕依賴(lài)于要蝕刻的溝槽的寬度(或底面)，其中寬的溝槽比窄的溝槽被蝕刻得更深，所以第一溝槽28內(nèi)的深度和第二溝槽30的深度根據(jù)其可到達(dá)的底面是不同深度的。因此第一溝槽28和第二溝槽30的深度例如最大相互偏差500nm。通過(guò)使用具有小的深度分散的蝕刻方法，溝槽的深度的波動(dòng)寬度可以進(jìn)一步被減小，例如減小到250nm到10nm的值。構(gòu)造溝槽28、30之后去除掩膜74 (圖7)。
[0029]如在圖8中所示出的，在構(gòu)造第一溝槽28和第二溝槽30之后，在半導(dǎo)體本體12的表面上構(gòu)造電介質(zhì)40，該電介質(zhì)覆蓋第一溝槽28和第二溝槽30的壁42并且是在半導(dǎo)體本體12的第一表面14上被構(gòu)造。電介質(zhì)40在使用硅作為半導(dǎo)體本體12的情況下可以作為氧化硅層以熱的方式、例如通過(guò)干法氧化來(lái)制造。附加地或替代地，也可以例如利用用于一致的沉積、如低壓下的氣相沉積(low pressure chemical vapor deposit1n (低壓化學(xué)氣相沉積)，LPCVD)的方法沉積電介質(zhì)。除了熱氧化物的構(gòu)造之外例如可以附加地進(jìn)行濕法氧化步驟，以便產(chǎn)生具有提高的寬度的電介質(zhì)40的區(qū)域。這些區(qū)域76例如還可以借助掩膜步驟進(jìn)一步被結(jié)構(gòu)化。
[0030]如在圖9中所示出的，多晶硅32被涂布在半導(dǎo)體本體12的表面上，直至第一溝槽28和第二溝槽30被填充。因此多晶硅32 —直被沉積在半導(dǎo)體本體12的表面上，直至所有沉積的多晶硅32超過(guò)處于第一表面14上的電介質(zhì)40的上側(cè)。因此多晶硅32的僅僅一個(gè)共同的沉積過(guò)程被用于構(gòu)造柵電極62、柵電極接觸區(qū)域64、二極管50和電阻48或其它的半導(dǎo)體元件26中的多晶硅32。
[0031]如在圖10中所示出的，在將多晶硅32涂布在半導(dǎo)體本體12的表面上之后執(zhí)行化學(xué)-機(jī)械拋光步驟，以便去除存在于第一溝槽28和第二溝槽30之上的多晶硅，使得第一溝槽28中的柵電極結(jié)構(gòu)20的多晶硅32和第二溝槽30中的半導(dǎo)體元件26的多晶硅32相互分離。
[0032]化學(xué)-機(jī)械拋光步驟在此使用在半導(dǎo)體本體12的第一表面14上構(gòu)成的電介質(zhì)40作為停止層。由于化學(xué)-機(jī)械拋光步驟形成了具有基本上平坦的表面的結(jié)構(gòu)，其中半導(dǎo)體元件26和柵電極結(jié)構(gòu)20中的多晶硅32可以在沒(méi)有其它的掩膜步驟的情況下相互電分離。通過(guò)在第二溝槽30之內(nèi)設(shè)置至少一個(gè)半導(dǎo)體元件26，因此可以避免用于通過(guò)多晶硅的重復(fù)沉積而在布線區(qū)域中產(chǎn)生半導(dǎo)體元件以及用于結(jié)構(gòu)化該多晶硅的其它的過(guò)程步驟。如果不同于上面所描述的，包括多晶硅的半導(dǎo)體元件在布線區(qū)域中被構(gòu)造，那么要加工的半導(dǎo)體本體的表面在構(gòu)造多晶硅之后具有不平坦的表面，該不平坦的表面具有升高的和下沉的區(qū)域。這樣的表面使其它的光刻步驟和沉積過(guò)程變得困難，由此產(chǎn)品收益被降低。
[0033]通過(guò)設(shè)置用于分離柵電極結(jié)構(gòu)20和半導(dǎo)體元件26的化學(xué)-機(jī)械拋光步驟，因此不僅節(jié)省用于構(gòu)造包含多晶硅的組件區(qū)域的其它掩膜步驟而且在有效的組件區(qū)域構(gòu)成之后提供平坦的拓?fù)?。包含多晶硅的結(jié)構(gòu)和溝槽結(jié)構(gòu)借助唯一的掩膜步驟被確定。此外，半導(dǎo)體本體12的第一表面14與位于其上的電介質(zhì)40用作CMP終點(diǎn)識(shí)別并且另外的終點(diǎn)識(shí)別輔助結(jié)構(gòu)的構(gòu)造成為多余。
[0034]如在圖11和圖12中所示出的，在執(zhí)行化學(xué)-機(jī)械拋光步驟之后，處于半導(dǎo)體本體12的第一表面14上的電介質(zhì)40被去除并且摻雜物被引入到第二溝槽30中的多晶硅32中，以便根據(jù)功能構(gòu)造不同的半導(dǎo)體元件26。
[0035]多晶硅的摻雜可以原位地在溝槽被填充的情況下在其它摻雜步驟之前進(jìn)行，所述其它摻雜步驟例如借助摻雜物的注入和/或來(lái)自摻雜物源的擴(kuò)散來(lái)進(jìn)行，以便對(duì)已經(jīng)構(gòu)造的多晶娃32分部分地、例如使用掩膜來(lái)進(jìn)行改變摻雜或相反摻雜(um- oder gegendotieren)并且因此實(shí)現(xiàn)所期望的二極管功能或電阻功能。因此在圖12中所示出的實(shí)施例中，示例性地在第一區(qū)域54中引入第一載流子類(lèi)型(例如η類(lèi)型)的摻雜物并且在第二區(qū)域56中引入第二載流子類(lèi)型(例如P類(lèi)型)的摻雜物，以便構(gòu)造二極管結(jié)構(gòu)。為了較簡(jiǎn)單的描繪，為此所需的掩膜和單獨(dú)的注入步驟通過(guò)箭頭來(lái)代替，這些箭頭在相應(yīng)的掩膜開(kāi)口處被示出。為了構(gòu)造二極管也可以?xún)H實(shí)施一個(gè)摻雜步驟、例如注入工序，以便例如在制造時(shí)對(duì)原位摻雜的多晶硅進(jìn)行相反摻雜并且因此產(chǎn)生ρη結(jié)。為了構(gòu)造電阻48，一種載流子類(lèi)型的摻雜物被引入到多晶硅32中，以便根據(jù)所需的導(dǎo)電性來(lái)構(gòu)造電阻元件。在構(gòu)造電阻48時(shí)也可以放棄在構(gòu)造多晶硅之后的摻雜步驟，只要多晶硅的通過(guò)原位摻雜所調(diào)節(jié)的特定導(dǎo)電性是合適的，通過(guò)電阻48的尺寸的長(zhǎng)度和寬度變化達(dá)到所期望的電阻值。
[0036]在半導(dǎo)體裝置10的第一部分18中，第一載流子類(lèi)型的摻雜物可以被引入到半導(dǎo)體本體12的與第一溝槽28相鄰的區(qū)域中，以便構(gòu)造源極區(qū)域58。此外，第二載流子類(lèi)型的摻雜物可以被引入到半導(dǎo)體本體12中，以便構(gòu)造體區(qū)域68和可能的體接觸區(qū)。然而，所述的摻雜區(qū)域也可以在構(gòu)造第一溝槽28之前就已經(jīng)被完成。除了在圖12中所示出的二極管結(jié)構(gòu)50或電阻結(jié)構(gòu)48之外還可以在半導(dǎo)體裝置10的第二部分24中構(gòu)造其它的半導(dǎo)體元件26，諸如電容器、邊緣終止結(jié)構(gòu)、傳感器結(jié)構(gòu)諸如溫度傳感器、Zap結(jié)構(gòu)也或者橫向雙極晶體管結(jié)構(gòu)。Zap結(jié)構(gòu)是可以一次性通過(guò)施加高電壓或高電流斷開(kāi)或建立電連接的結(jié)構(gòu)。
[0037]如在圖13中所示出的，在多晶硅32中和半導(dǎo)體本體12中構(gòu)造摻雜區(qū)域之后，絕緣層36在半導(dǎo)體本體12的第一表面14上被構(gòu)造。因?yàn)榻^緣層36的沉積在執(zhí)行化學(xué)-機(jī)械拋光步驟之后進(jìn)行，所以該絕緣層36具有基本上平坦的上側(cè)34。絕緣層36可以是氧化硅層或其它的絕緣層，所述其它的絕緣層例如包括氮化硅、氮氧化硅或硅酸鹽玻璃，如硼硅酸鹽玻璃、磷硅酸鹽玻璃或硼磷硅酸鹽玻璃。
[0038]如在圖14中所示出的，在絕緣層36中構(gòu)造接觸孔38，這些接觸孔從絕緣層36的上側(cè)34穿過(guò)這些絕緣層延伸到第一溝槽28中和第二溝槽30中的多晶硅32。此外，在半導(dǎo)體裝置10的第一部分18中構(gòu)造接觸槽66，這些接觸槽66穿過(guò)源極區(qū)域58延伸到半導(dǎo)體本體12的體區(qū)域68中。然而，也可能的是，通過(guò)橫向相鄰的平坦的接觸無(wú)需構(gòu)造接觸槽66就實(shí)現(xiàn)體區(qū)域68的接觸。
[0039]如在圖15和圖16中所示出的，在構(gòu)造接觸孔38和接觸槽66之后沉積導(dǎo)電層，以便構(gòu)成布線層52。布線層52的導(dǎo)電層可以被構(gòu)造為單層或多層系統(tǒng)并且可以包含諸如鋁、銅或由招或銅組成的合金(諸如AlS1、AlCu或AlSiCu)的材料構(gòu)成。但是,替代地或者補(bǔ)充地作為導(dǎo)電層例如也可以使用如下的單層或多層系統(tǒng)，所述單層或多層系統(tǒng)作為材料構(gòu)成包含鎢、鎳、鈦、銀、金、鉬和/或鈀。布線層52的導(dǎo)電層放置在絕緣層36的上側(cè)34的基本上平坦的表面上并且因此侵入到接觸孔38以及接觸槽66中，使得半導(dǎo)體元件26以及柵電極結(jié)構(gòu)20通過(guò)布線結(jié)構(gòu)52的導(dǎo)電層之間的接觸與多晶硅32電接觸。此外，通過(guò)接觸槽66，體區(qū)域68以及源極區(qū)域58與布線層52電連接。布線層52最終如在圖16中所示出的那樣被結(jié)構(gòu)化，以便實(shí)現(xiàn)半導(dǎo)體元件26、柵電極結(jié)構(gòu)20以及源極區(qū)域58和體區(qū)域68的選擇性的電控制。通過(guò)導(dǎo)電層的構(gòu)造，因此可以實(shí)現(xiàn)垂直IGFET 22的柵電極結(jié)構(gòu)20的多晶硅32和半導(dǎo)體元件26的多晶硅32的接觸。
[0040]盡管在圖15和圖16中示出了金屬布線結(jié)構(gòu)的構(gòu)造，但是例如也可設(shè)想的是，在絕緣層36上設(shè)置其它的有效的組件層，該組件層通過(guò)接觸孔38與所示出的組件平面連接。但是在一個(gè)實(shí)施例中，在執(zhí)行化學(xué)-機(jī)械拋光步驟之后的每個(gè)步驟與涂布多晶硅的步驟不同。因此半導(dǎo)體裝置10在完成之后在絕緣層36的上側(cè)34之上沒(méi)有多晶硅。
[0041]通過(guò)用于制造半導(dǎo)體裝置10的方法，由于化學(xué)-機(jī)械拋光步驟的執(zhí)行，半導(dǎo)體元件26中和柵電極結(jié)構(gòu)20中的多晶硅32可以被電分離并且同時(shí)柵電極62中的多晶硅的高度可以相對(duì)于第一表面14被調(diào)節(jié)，使得可以放棄用于結(jié)構(gòu)化多晶硅的掩膜步驟和多晶硅的可能的回刻步驟，所述回刻步驟的由過(guò)程決定的不精確性例如可能由于閾值電壓偏移或絕緣強(qiáng)度波動(dòng)而導(dǎo)致可靠性波動(dòng)。
[0042]因此根據(jù)一個(gè)實(shí)施例的方法不包括多晶硅的常規(guī)的等離子體或濕法蝕刻過(guò)程，而是借助化學(xué)-機(jī)械拋光步驟來(lái)去除任何多晶硅。在此總是去除多晶硅的如下部分，該部分具有比初始沉積的多晶硅的厚度更小的厚度。通過(guò)根據(jù)一個(gè)實(shí)施例的方法實(shí)現(xiàn)一種結(jié)構(gòu)，該結(jié)構(gòu)基本上實(shí)現(xiàn)用于構(gòu)造絕緣層36和位于該絕緣層上的布線層52的平的表面。邊緣終止結(jié)構(gòu)可以同樣被實(shí)現(xiàn)，該邊緣終止結(jié)構(gòu)位于半導(dǎo)體本體表面以下。由于在同時(shí)構(gòu)成的溝槽結(jié)構(gòu)中構(gòu)造通過(guò)CMP過(guò)程電分離的半導(dǎo)體元件26和垂直IGFET 22的柵電極結(jié)構(gòu)20，因此為了構(gòu)造柵電極溝槽和用于其它的半導(dǎo)體元件的溝槽僅僅需要一個(gè)單個(gè)的掩膜步驟。此夕卜，在半導(dǎo)體裝置10中柵電極66可以通過(guò)柵電極接觸區(qū)域64被接觸，該柵電極接觸區(qū)域被設(shè)置在相同的溝槽結(jié)構(gòu)如柵電極66中，由此在柵電極接觸區(qū)域64和柵電極66之間實(shí)現(xiàn)有益的電連接。在半導(dǎo)體裝置10中，柵電極結(jié)構(gòu)20和半導(dǎo)體元件26的多晶硅32具有平坦的表面，該平坦的表面基本上平行于第一表面14和第二表面16,由此由于多晶娃32相對(duì)于半導(dǎo)體本體12的垂直的自對(duì)準(zhǔn)而簡(jiǎn)化了其它結(jié)構(gòu)的構(gòu)造。
【權(quán)利要求】
1.半導(dǎo)體裝置(10)，具有: 具有第一表面(14)的半導(dǎo)體本體(12)， 第一溝槽(28)中的IGFET (22)的具有多晶硅(32)的柵電極結(jié)構(gòu)(20)，所述第一溝槽從所述第一表面(14)延伸到所述半導(dǎo)體本體(12)中，以及 第二溝槽(30)中的與IGFET (22)的柵電極結(jié)構(gòu)(20)不同并且具有多晶硅(32)的半導(dǎo)體元件(26)，所述第二溝槽從所述第一表面(14)延伸到所述半導(dǎo)體本體(12)中， 其中IGFET (22)和與所述IGFET (22)不同的半導(dǎo)體元件(26)的多晶硅(32)終結(jié)于與所述半導(dǎo)體本體(12)的第一表面(14)鄰接的絕緣層(36)的上側(cè)(34)之下。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置(10)，其中所述第一溝槽(28)通過(guò)有效單元區(qū)域的邊緣(22a)延伸到IGFET (22)的邊緣終止結(jié)構(gòu)中。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置(10)，其中半導(dǎo)體裝置(10)的任何多晶硅(32)終結(jié)于與所述半導(dǎo)體本體(12)的第一表面(14)鄰接的絕緣層(36)的上側(cè)(34)之下。
4.根據(jù)權(quán)利要求1到3之一所述的半導(dǎo)體裝置(10)，其中所述IGFET(22)和與所述IGFET (22)不同的半導(dǎo)體元件(26)的多晶硅(32)最大直至達(dá)到所述半導(dǎo)體本體(12)的第一表面(14)。
5.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置(10)，其中所述半導(dǎo)體元件(26)包括二極管、電阻、電容器、傳感器結(jié)構(gòu)、Zap結(jié)構(gòu)或IGFET (22)的邊緣終止結(jié)構(gòu)。
6.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置(10)，其中所述柵電極結(jié)構(gòu)(20)包括柵電極(62)以及柵電極接觸區(qū)域(64)，所述柵電極接觸區(qū)域在與所述半導(dǎo)體本體(12)的第一表面(14)鄰接的絕緣層(36 )的上側(cè)(34)之下與導(dǎo)電層(52 )接觸。
7.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置(10)，其中所述第一溝槽(28)中的IGFET(22)的柵電極結(jié)構(gòu)(20)的多晶硅(32)具有平坦的上側(cè)(44)。
8.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置(10)，其中所述第一溝槽(28)中的和所述第二溝槽(30 )中的多晶硅(32 )分別具有平坦的上側(cè)(44、46 )，所述上側(cè)的水平的延伸相互最大偏移lOOnm。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置(10)，其中所述平坦的上側(cè)(44、46)位于共同的平面中。
10.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置(10)，其中所述第一溝槽(28)和所述第二溝槽(30)具有相互最大偏差250nm的深度。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置(10)，其中所述第一溝槽(28)和所述第二溝槽(30)具有不同的寬度。
12.根據(jù)上述權(quán)利要求之一所述的半導(dǎo)體裝置(10)，此外具有電介質(zhì)(40)，所述電介質(zhì)覆蓋所述第一溝槽(28 )和所述第二溝槽(30 )的壁(42 )，以便將所述第一溝槽(28 )和所述第二溝槽(30)中的多晶硅(32)與所述半導(dǎo)體本體(12)電絕緣。
13.用于制造半導(dǎo)體裝置(10)中的IGFET(22)的柵電極結(jié)構(gòu)(20)和與所述IGFET(22)的柵電極結(jié)構(gòu)(20)不同的半導(dǎo)體元件(26)的方法，具有以下步驟: 在半導(dǎo)體本體(12)中構(gòu)造用于所述IGFET (22)的柵電極結(jié)構(gòu)(20)的第一溝槽(28)和用于所述半導(dǎo)體元件(26)的第二溝槽(30)， 將多晶硅(32)涂布在所述半導(dǎo)體本體(12)的表面上，直至所述第一溝槽(28)和所述第二溝槽(30)被填充， 執(zhí)行化學(xué)-機(jī)械拋光步驟，以便去除所述第一溝槽(28)和所述第二溝槽(30)之上存在的多晶硅，使得所述第一溝槽(28)中的柵電極結(jié)構(gòu)(20)的多晶硅(32)與所述第二溝槽(30)中的半導(dǎo)體元件(26)的多晶硅(32)相互分離。
14.根據(jù)權(quán)利要求13所述的方法，其中用于所述IGFET(22)的柵電極結(jié)構(gòu)(20)的所述第一溝槽(28)被制造為，使得所述第一溝槽通過(guò)有效單元區(qū)域的邊緣(22a)延伸到IGFET(22)的邊緣終止結(jié)構(gòu)中。
15.根據(jù)權(quán)利要求13或14所述的方法，此外具有在執(zhí)行化學(xué)-機(jī)械拋光步驟之后將絕緣層(36)構(gòu)造在所述半導(dǎo)體本體(12)的表面上的步驟。
16.根據(jù)權(quán)利要求15所述的方法，此外具有在所述絕緣層(36)中構(gòu)造接觸孔(38)以及構(gòu)造用于接觸所述IGFET (22)的柵電極結(jié)構(gòu)(20)的多晶硅(32)和所述半導(dǎo)體元件(26)的多晶硅(32)的導(dǎo)電層(52)的步驟。
17.根據(jù)權(quán)利要求13到16之一所述的方法，此外具有在涂布多晶硅(32)之前在所述第一溝槽(28)中和所述第二溝槽(30)中構(gòu)造電介質(zhì)(40)的步驟，其中所述電介質(zhì)(40)覆蓋所述第一溝槽(28 )和所述第二溝槽(30 )的壁(42 )。
18.根據(jù)權(quán)利要求13到17之一所述的方法，其中所述第一溝槽(28)和所述第二溝槽(30)同時(shí)被構(gòu)造。
19.根據(jù)權(quán)利要求13到18之一所述的方法，其中在執(zhí)行化學(xué)-機(jī)械拋光步驟之后的每個(gè)步驟都與涂布多晶硅(32)的步驟不同。
20.根據(jù)權(quán)利要求13到19之一所述的方法，此外具有在所述第二溝槽(30)中構(gòu)造二極管、電阻、電容器、傳感器結(jié)構(gòu)、Zap結(jié)構(gòu)或IGFET (22)的邊緣終止結(jié)構(gòu)作為半導(dǎo)體元件(26)的步驟。
21.根據(jù)權(quán)利要求13到20之一所述的方法，此外具有將摻雜物引入到所述第二溝槽(30)中的多晶硅(32)中以便在所述第二溝槽(30)中構(gòu)造半導(dǎo)體元件(26)的步驟。
【文檔編號(hào)】H01L29/78GK104347720SQ201410385691
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2014年8月7日 優(yōu)先權(quán)日:2013年8月7日
【發(fā)明者】O.布蘭克, M.珀?duì)柶潬? M.H.菲勒邁爾, A.伍德 申請(qǐng)人:英飛凌科技股份有限公司