Cmos中p型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu)及方法
【專利摘要】本發(fā)明提供了CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu)及方法，該監(jiān)控結(jié)構(gòu)包括光阻區(qū)和P型源漏離子注入?yún)^(qū)，P型源漏離子注入?yún)^(qū)由P型阱-P型源漏極結(jié)構(gòu)構(gòu)成，包括：P型阱、P型源漏極、柵極、介質(zhì)層以及對(duì)應(yīng)于P型源漏極的接觸孔；光阻區(qū)由P型阱-N型源漏極結(jié)構(gòu)構(gòu)成包括：P型阱、N型源漏極、柵極、介質(zhì)層，以及對(duì)應(yīng)于N型源漏極的接觸孔；對(duì)P型源漏離子注入?yún)^(qū)和光阻區(qū)分別注入P型源漏極離子和N型源漏極離子；經(jīng)正電勢電子束掃描得到電壓襯度影像中，根據(jù)發(fā)生變化的接觸孔即可監(jiān)控光阻區(qū)的對(duì)準(zhǔn)度，從而實(shí)現(xiàn)對(duì)CMOS中P型源漏離子注入對(duì)準(zhǔn)度的實(shí)時(shí)監(jiān)控，避免P型源漏離子注入到NMOS的P型阱中而導(dǎo)致NMOS漏電現(xiàn)象的發(fā)生。
【專利說明】CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu)及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種監(jiān)控CMOS中P型源漏離子注入對(duì)準(zhǔn)度 的監(jiān)控結(jié)構(gòu)及監(jiān)控方法。
【背景技術(shù)】
[0002] 隨著集成電路工藝的發(fā)展以及關(guān)鍵尺寸按比例縮小，各種工藝的工藝窗口越來越 小，CMOS器件成為現(xiàn)有集成電路中重要的電子元件之一，在CMOS器件的制備過程中，對(duì)各 種工藝制程的要求越來越高，比如源漏離子注入對(duì)準(zhǔn)度等；如圖1所示，為經(jīng)電子束掃描得 到的NM0S的漏電缺陷示意圖，經(jīng)研究發(fā)現(xiàn)，NM0S產(chǎn)生漏電缺陷的形成原因之一是在P型源 漏離子注入時(shí)產(chǎn)生對(duì)準(zhǔn)度偏差，從而導(dǎo)致在NM0S中的P型阱中注入了 P型源漏離子，如圖1 中，虛線框中本應(yīng)為暗孔的位置顯示為亮孔，這說明NM0S的P型阱中注入了 P型源漏離子， 也即是P型源漏離子注入產(chǎn)生對(duì)準(zhǔn)度偏差。NM0S產(chǎn)生漏電缺陷將導(dǎo)致整個(gè)CMOS器件甚至 良率失效，從而增加成本。因此，針對(duì)此P型源漏離子注入對(duì)準(zhǔn)度進(jìn)行監(jiān)控是十分必要的。 P型源漏離子注入產(chǎn)生對(duì)準(zhǔn)度偏差歸根到底是由于P型源漏離子注入時(shí)，覆蓋在NM0S區(qū)域 的光阻發(fā)生對(duì)準(zhǔn)度偏差導(dǎo)致的。因此，監(jiān)控P型源漏離子注入對(duì)準(zhǔn)度偏差可以通過監(jiān)控該 P型源漏離子注入過程中的光阻對(duì)準(zhǔn)度偏差來實(shí)現(xiàn)。
[0003] 如圖2所示，P型源漏離子注入時(shí)光阻產(chǎn)生對(duì)準(zhǔn)度偏差的各種情況示意圖，其中， 虛線表示異常位置，實(shí)線表示正常位置，可以看到，光阻發(fā)生偏差的情況包括：單一方向偏 移型（圖2中（a))、外溢型（圖2中（b))、內(nèi)收型（圖2中（c))、旋轉(zhuǎn)型（圖2中⑷）、綜 合性（圖2中（e))。目前業(yè)界都采用光學(xué)檢測進(jìn)行監(jiān)控，但是由于分辨率的限制和實(shí)際光 刻膠工藝中對(duì)準(zhǔn)度偏差的復(fù)雜性，因而很難得到準(zhǔn)確的監(jiān)控，更重要的是，其檢測結(jié)果無法 與所導(dǎo)致的漏電問題建立直接的聯(lián)系。
[0004] 因此，急需能夠準(zhǔn)確地對(duì)CMOS中P型源漏離子注入對(duì)準(zhǔn)度進(jìn)行實(shí)時(shí)監(jiān)控的測試結(jié) 構(gòu)和方法，從而避免NM0S器件產(chǎn)生漏電而導(dǎo)致整個(gè)器件失效的問題發(fā)生。
【發(fā)明內(nèi)容】
[0005] 為了克服以上問題，本發(fā)明旨在提供一種CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān) 控結(jié)構(gòu)及監(jiān)控方法，利用P型源漏離子注入時(shí)采用的光阻的對(duì)準(zhǔn)度，來監(jiān)控P型源漏離子注 入對(duì)準(zhǔn)度，從而實(shí)現(xiàn)對(duì)P型源漏離子注入對(duì)準(zhǔn)度進(jìn)行準(zhǔn)確而有效的實(shí)時(shí)監(jiān)控，避免NM0S器 件中注入P型源漏離子而產(chǎn)生漏電。
[0006] 為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié) 構(gòu)，其中，所述監(jiān)控結(jié)構(gòu)位于半導(dǎo)體襯底的非功能區(qū)域中，其包括P型源漏離子注入?yún)^(qū)和光 阻區(qū)，所述光阻區(qū)為進(jìn)行N型源漏離子注入的區(qū)域；其中，
[0007] 所述P型源漏離子注入?yún)^(qū)由P型阱-P型源漏極結(jié)構(gòu)構(gòu)成，包括：在非功能區(qū)中設(shè) 置的P型阱，在所述P型阱中設(shè)置的P型源漏極，位于所述P型源漏極之間的柵極，位于所 述非功能區(qū)表面的介質(zhì)層，以及位于所述介質(zhì)層中且對(duì)應(yīng)于所述P型源漏極的接觸孔；
[0008] 所述光阻區(qū)由P型阱-N型源漏極結(jié)構(gòu)構(gòu)成，包括：在非功能區(qū)中設(shè)置的P型阱，在 所述P型阱中設(shè)置的N型源漏極，位于所述N型源漏極之間的柵極，位于非功能區(qū)表面的介 質(zhì)層，以及位于所述介質(zhì)層中且對(duì)應(yīng)于所述N型源漏極的接觸孔；
[0009] 在正電勢電子束掃描模式下得到的電壓襯度影像圖中，所述P型阱-P型源漏極結(jié) 構(gòu)對(duì)應(yīng)的接觸孔為亮孔，所述P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔為暗孔。
[0010] 優(yōu)選地，所述P型源漏離子注入?yún)^(qū)在所述光阻區(qū)周圍環(huán)繞設(shè)置。
[0011] 優(yōu)選地，所述監(jiān)控結(jié)構(gòu)中的P型阱呈若干平行的列排布，所述柵極呈若干平行的 行排布；且所述柵極所在的行與所述P型阱所在的列呈正交分布；
[0012] 所述光阻區(qū)中，所述柵極之間的P型阱中設(shè)置有N型源漏極；所述P型源漏離子注 入?yún)^(qū)中，所述柵極之間的P型阱中設(shè)置有P型源漏極。
[0013] 進(jìn)一步的，所述光阻區(qū)的圖形為一內(nèi)角為60度的菱形；相鄰所述P型阱的間距為 相鄰所述柵極的間距的3 1/3,所述P型阱的寬度為所述柵極寬度的31/3。
[0014] 優(yōu)選地，所述光阻區(qū)各個(gè)輪廓線均能在相鄰兩個(gè)所述接觸孔構(gòu)成的直線中找到與 之平行的直線。
[0015] 本發(fā)明還提供了一種CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控方法，其特征在于， 包括監(jiān)控結(jié)構(gòu)的制備和電子束掃描兩個(gè)過程，其中，
[0016] 所述監(jiān)控結(jié)構(gòu)的制備包括：
[0017] 步驟S01 :提供一個(gè)半導(dǎo)體襯底的非功能區(qū)；
[0018] 步驟S02 :在所述非功能區(qū)中依次進(jìn)行P型阱和柵極的制備；
[0019] 步驟S03 :在所述非功能區(qū)中需進(jìn)行N型源漏離子注入?yún)^(qū)域上覆蓋一層P型源漏 離子注入光阻，所述P型源漏離子注入光阻對(duì)應(yīng)的區(qū)域?yàn)楣庾鑵^(qū)，所述光阻區(qū)之外的區(qū)域 為P型源漏離子注入?yún)^(qū)；
[0020] 步驟S04 :對(duì)所述P型源漏離子注入?yún)^(qū)中的P型阱進(jìn)行P型源漏離子注入，從而在 該p型阱中形成p型源漏極；
[0021] 步驟S05 :去除所述P型源漏離子注入光阻；
[0022] 步驟S06 :采用光刻工藝遮擋住所述光阻區(qū)之外的區(qū)域，對(duì)所述光阻區(qū)中的P型阱 進(jìn)行N型源漏離子注入，從而在該P(yáng)型阱中形成N型源漏極；
[0023] 步驟S07 :在所述非功能區(qū)表面形成介質(zhì)層，在所述介質(zhì)層中且分別對(duì)應(yīng)于所述P 型源漏極和所述N型源漏極上方形成接觸孔；
[0024] 所述電子束掃描過程包括：
[0025] 步驟S08 :在正電勢電子束掃描模式下，采用電子束對(duì)所述監(jiān)控結(jié)構(gòu)進(jìn)行掃描，得 到所述測試結(jié)構(gòu)的實(shí)際電壓襯度影像圖；其中，所述P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔 顯示為暗孔，所述P型阱-P型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為亮孔；
[0026] 步驟S09 :設(shè)置所述監(jiān)控結(jié)構(gòu)在無對(duì)準(zhǔn)度偏差情況下的標(biāo)準(zhǔn)電壓襯度影像圖；其 中，所述P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為暗孔，所述P型阱-P型源漏極結(jié)構(gòu)對(duì) 應(yīng)的接觸孔顯示為亮孔；
[0027] 步驟S10 :將所述實(shí)際電壓襯度影像圖與所述標(biāo)準(zhǔn)電壓襯度影像圖進(jìn)行對(duì)比，找 出發(fā)生亮度變化的所述接觸孔；其中，包括所述P型阱-N型源漏極結(jié)構(gòu)中由暗孔變?yōu)榱量?或者所述P型阱-P型源漏極結(jié)構(gòu)中由亮孔變?yōu)榘悼椎慕佑|孔；
[0028] 步驟Sll :根據(jù)發(fā)生亮度變化的所述接觸孔的數(shù)據(jù)得到所述光阻區(qū)的對(duì)準(zhǔn)度偏 差，也即是所述P型源漏注入對(duì)準(zhǔn)度偏差。
[0029] 優(yōu)選地，所述步驟S08中，所述電子束對(duì)所述監(jiān)控結(jié)構(gòu)進(jìn)行掃描的參數(shù)包括：像素 為30?80 nm，著陸能量為500?1200 eV，電流為50?100 nA。
[0030] 優(yōu)選地，所述步驟Sll中，所述發(fā)生影響變化的接觸孔的數(shù)據(jù)包括位置數(shù)據(jù)和數(shù) 量數(shù)據(jù)。
[0031] 優(yōu)選地，所述P型源漏離子注入?yún)^(qū)在所述光阻區(qū)周圍環(huán)繞設(shè)置。
[0032] 優(yōu)選地，所述電子束掃描過程包括：
[0033] 步驟A01 :在電子束掃描儀器中建立缺陷檢測程式，根據(jù)所述缺陷檢測程式得到 所述監(jiān)控結(jié)構(gòu)中的所述接觸孔的標(biāo)準(zhǔn)位置的電壓襯度影像圖；
[0034] 步驟A02 :利用電子束掃描儀器根據(jù)缺陷檢測程式對(duì)監(jiān)控結(jié)構(gòu)進(jìn)行掃描得到監(jiān) 控結(jié)構(gòu)中的接觸孔的實(shí)際位置的電壓襯度影像圖；
[0035] 步驟A03 :根據(jù)實(shí)際位置的電壓襯度影像圖與標(biāo)準(zhǔn)位置的電壓襯度影像圖進(jìn)行對(duì) t匕，得到接觸孔的實(shí)際位置的對(duì)準(zhǔn)度偏差分布數(shù)據(jù)；
[0036] 步驟A04 :根據(jù)所述對(duì)準(zhǔn)度偏差分布數(shù)據(jù)得到光阻區(qū)的對(duì)準(zhǔn)度偏差。
[0037] 本發(fā)明的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu)及方法，利用監(jiān)控結(jié)構(gòu)中的 光阻區(qū)的對(duì)準(zhǔn)度來監(jiān)控P型源漏離子注入對(duì)準(zhǔn)度，監(jiān)控結(jié)構(gòu)的制備中，在進(jìn)行P型源漏離子 注入時(shí)，采用一光阻（P型源漏離子注入光阻）將無需進(jìn)行P型源漏離子注入的區(qū)域遮擋 住，在P型源漏離子注入之后對(duì)光阻區(qū)進(jìn)行N型源漏離子注入，在后續(xù)正電勢電子束掃描過 程中，利用P型阱-P型源漏結(jié)構(gòu)、P型阱-N型源漏極結(jié)構(gòu)對(duì)電子束的吸收情況不同，而使 相應(yīng)的接觸孔顯示不同的電壓襯度影像來監(jiān)控光阻區(qū)產(chǎn)生的對(duì)準(zhǔn)度偏差：與標(biāo)準(zhǔn)電壓襯度 影像圖相比，在光阻區(qū)產(chǎn)生對(duì)準(zhǔn)度偏差的情況下，P型阱-N型源漏極結(jié)構(gòu)中原有顯示暗孔 的接觸孔則變?yōu)榱量?，P型阱-P型源漏極結(jié)構(gòu)中原有顯示亮孔的接觸孔則變?yōu)榘悼祝鶕?jù) 發(fā)生亮度變化的接觸孔的位置可以得到光阻區(qū)產(chǎn)生的對(duì)準(zhǔn)度偏差，也即是得到P型源漏離 子注入對(duì)準(zhǔn)度偏差，從而實(shí)現(xiàn)對(duì)CMOS中P型源漏離子注入對(duì)準(zhǔn)度的實(shí)時(shí)監(jiān)控，避免NM0S器 件失效和成本的不必要的浪費(fèi)。
【專利附圖】
【附圖說明】
[0038] 圖1為經(jīng)電子束掃描得到的NM0S的漏電缺陷示意圖
[0039] 圖2為P型源漏離子注入時(shí)光阻產(chǎn)生對(duì)準(zhǔn)度偏差的各種情況示意圖
[0040] 圖3為本發(fā)明的一個(gè)較佳實(shí)施例的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu) 的俯視不意圖
[0041] 圖4為本發(fā)明的一個(gè)較佳實(shí)施例的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu) 的局部截面結(jié)構(gòu)示意圖
[0042] 圖5本發(fā)明的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控方法的流程示意圖
[0043] 圖6-12為本發(fā)明的一個(gè)較佳實(shí)施例的監(jiān)控結(jié)構(gòu)的各個(gè)制備步驟所對(duì)應(yīng)的俯視結(jié) 構(gòu)示意圖
[0044] 圖13為本發(fā)明的一個(gè)較佳實(shí)施例的正電勢電子束掃描模式下含有P型源漏離子 注入?yún)^(qū)和光阻區(qū)的監(jiān)控結(jié)構(gòu)的截面結(jié)構(gòu)及其接觸孔的電壓襯度影像示意圖
[0045] 圖14為本發(fā)明的一個(gè)較佳實(shí)施例的監(jiān)控結(jié)構(gòu)的標(biāo)準(zhǔn)電壓襯度影像圖
[0046] 圖15為本發(fā)明的一個(gè)較佳實(shí)施例的進(jìn)行電子束掃描后所形成的監(jiān)控結(jié)構(gòu)的實(shí)際 電壓襯度影像與標(biāo)準(zhǔn)電壓襯度影像的對(duì)比示意圖
【具體實(shí)施方式】
[0047] 為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一 步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也 涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
[0048] 本發(fā)明的監(jiān)控結(jié)構(gòu)和監(jiān)控方法的原理是：根據(jù)電子束掃描過程中，P型阱-N型源 漏極結(jié)構(gòu)，P型阱-P型源漏極結(jié)構(gòu)對(duì)電子束中的二次電子的吸收程度不同，從而得到的上 述兩種的結(jié)構(gòu)對(duì)應(yīng)的接觸孔的顏色不同來進(jìn)行判斷，在正電勢條件下，前者對(duì)應(yīng)的接觸孔 顯示為暗孔，后者對(duì)應(yīng)的接觸孔顯示為亮孔；當(dāng)P型源漏注入過程中的光阻的位置發(fā)生對(duì) 準(zhǔn)度偏差時(shí)，則在監(jiān)控結(jié)構(gòu)中的光阻區(qū)也會(huì)發(fā)生變化，原本應(yīng)當(dāng)顯示為亮孔（或暗孔）的接 觸孔則顯示為暗孔（或亮孔），根據(jù)產(chǎn)生變化的接觸孔的位置得到光阻區(qū)的對(duì)準(zhǔn)度偏差也 即為P型源漏離子注入的對(duì)準(zhǔn)度偏差。
[0049] 之所以P型阱-P型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為亮孔，是由于：在正電勢條件 下，該結(jié)構(gòu)導(dǎo)通，電子束中入射的二次電子大部分被該結(jié)構(gòu)吸收，由P型源漏極流向P型阱， 從而該結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為亮孔；同理，P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為 暗孔，是由于：在正電勢條件下，該結(jié)構(gòu)不導(dǎo)通，電子束中入射的二次電子大部分被阻擋在 該結(jié)構(gòu)表面，從而該結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為暗孔。
[0050] 本發(fā)明的監(jiān)控結(jié)構(gòu)，設(shè)置于半導(dǎo)體襯底上，本發(fā)明采用的半導(dǎo)體襯底具有功能區(qū) 和非功能區(qū)，非功能區(qū)是指不會(huì)影響半導(dǎo)體襯底功能的區(qū)域比如切割道、虛擬區(qū)域等。半導(dǎo) 體襯底可以但不限于為硅襯底；本發(fā)明的監(jiān)控結(jié)構(gòu)則位于半導(dǎo)體襯底的非功能區(qū)域中，其 包括有P型源漏離子注入?yún)^(qū)和光阻區(qū)，光阻區(qū)為進(jìn)行N型源漏離子注入的區(qū)域。
[0051] 這是因?yàn)?，NM0S漏電現(xiàn)象的原因之一是P型源漏離子注入時(shí)所采用的遮擋無需進(jìn) 行P型源漏離子注入?yún)^(qū)域的光阻發(fā)生對(duì)準(zhǔn)度偏差，從而導(dǎo)致在NM0S中注入了 P型源漏離 子；由此，監(jiān)控P型源漏離子注入對(duì)準(zhǔn)度可以通過監(jiān)控該光阻的對(duì)準(zhǔn)度來實(shí)現(xiàn)，而該光阻的 對(duì)準(zhǔn)度可以利用監(jiān)控結(jié)構(gòu)中的光阻區(qū)的對(duì)準(zhǔn)度來進(jìn)行監(jiān)控。因此，在監(jiān)控結(jié)構(gòu)中設(shè)置P型 源漏離子注入?yún)^(qū)和光阻區(qū)，P型源漏離子注入?yún)^(qū)為用于注入P型源漏離子的區(qū)域，光阻區(qū)為 用于注入N型源漏離子的區(qū)域，在注入P型源漏離子的過程中，光阻區(qū)上設(shè)置光阻用于阻擋 P型源漏離子注入到光阻區(qū)中，如果光阻區(qū)發(fā)生對(duì)準(zhǔn)度偏差，則會(huì)導(dǎo)致P型源漏離子注入發(fā) 生對(duì)準(zhǔn)度偏差，因此，通過監(jiān)控光阻區(qū)的對(duì)準(zhǔn)度偏差即可找到P型源漏離子注入的對(duì)準(zhǔn)度 偏差。
[0052] P型源漏離子注入?yún)^(qū)由P型阱-P型源漏極結(jié)構(gòu)構(gòu)成，包括：在非功能區(qū)中設(shè)置的P 型阱，在P型阱中設(shè)置的P型源漏極，位于P型源漏極之間的柵極，位于非功能區(qū)表面的介 質(zhì)層，以及位于介質(zhì)層中且對(duì)應(yīng)于P型源漏極的接觸孔。
[0053] 光阻區(qū)由P型阱-N型源漏極結(jié)構(gòu)構(gòu)成，包括：在非功能區(qū)中設(shè)置的P型講，在P型 阱中設(shè)置的N型源漏極，位于N型源漏極之間的柵極，位于非功能區(qū)表面的介質(zhì)層，以及位 于介質(zhì)層中且對(duì)應(yīng)于N型源漏極的接觸孔；
[0054] 在正電勢電子束掃描模式下得到的電壓襯度影像圖中，P型阱-P型源漏極結(jié)構(gòu)對(duì) 應(yīng)的接觸孔為亮孔，P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔為暗孔。
[0055] 需要說明的是，光阻區(qū)應(yīng)當(dāng)不遮擋在P型源漏離子注入?yún)^(qū)的P型阱上方，因此，光 阻區(qū)的輪廓線可以位于柵極的上方或P型阱之間的區(qū)域上方。
[0056] 需要說明的是，在本發(fā)明中，在光阻區(qū)或P型源漏離子注入?yún)^(qū)中的柵極上方的介 質(zhì)層中也可以設(shè)置有接觸孔。
[0057] 以下將結(jié)合附圖3-4和具體實(shí)施例對(duì)CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié) 構(gòu)作進(jìn)一步詳細(xì)說明。需說明的是，附圖均采用非常簡化的形式、使用非精準(zhǔn)的比例，且僅 用以方便、清晰地達(dá)到輔助說明本實(shí)施例的目的。
[0058] 請參閱圖3,為本發(fā)明的一個(gè)較佳實(shí)施例的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān) 控結(jié)構(gòu)的俯視示意圖；在本實(shí)施例中，監(jiān)控結(jié)構(gòu)位于半導(dǎo)體襯底的非功能區(qū)1中，P型阱2 設(shè)置成若干平行的列，柵極3設(shè)置成若干平行的行，且與P型阱2呈正交排布；虛線框內(nèi)的 區(qū)域?yàn)楣庾鑵^(qū)，虛線框外的區(qū)域?yàn)镻型源漏離子注入?yún)^(qū)，P型源漏離子注入?yún)^(qū)在光阻區(qū)周圍 環(huán)繞設(shè)置；光阻區(qū)中，柵極3之間的P型阱2中設(shè)置有N型源漏極6 ;P型源漏離子注入?yún)^(qū) 中，柵極3之間的P型阱2中設(shè)置有P型源漏極5 ;在柵極3之間且分別在N型源漏極6和 P型源漏極5上方設(shè)置有接觸孔7 ;需要說明的是，為了便于表達(dá)，在附圖3中未顯示介質(zhì) 層。這里，虛線框的形狀可以但不限于為菱形，還可以為六邊形、三角形等形狀。較佳的，菱 形的一內(nèi)角可以為60度，則對(duì)應(yīng)的相鄰P型阱的間距為相鄰柵極的間距的3 1/3，P型阱的寬 度為柵極寬度的31/3,這樣可以避免光阻區(qū)的輪廓線覆蓋在所述P型源漏離子注入?yún)^(qū)的P型 阱上方。
[0059] 為了便于清楚完整的表達(dá)本發(fā)明的監(jiān)控結(jié)構(gòu)，請參閱圖4,列出了本發(fā)明的一個(gè)較 佳實(shí)施例的含有P型源漏離子注入?yún)^(qū)和光阻區(qū)的截面結(jié)構(gòu)示意圖；其中，虛線框內(nèi)為光阻 區(qū)；P型源漏離子注入?yún)^(qū)中包括：在非功能區(qū)1中設(shè)置的P型阱2,在P型阱2中設(shè)置的P型 源漏極5,位于P型源漏極5之間的柵極（未顯示），位于非功能區(qū)1表面的介質(zhì)層8,以及 位于介質(zhì)層8中且對(duì)應(yīng)于P型源漏極5的接觸孔7。光阻區(qū)包括：在非功能區(qū)1中設(shè)置的P 型阱2,在P型阱2中設(shè)置的N型源漏極6,位于N型源漏極6之間的柵極（未顯示），位于 非功能區(qū)1表面的介質(zhì)層8,以及位于介質(zhì)層8中且對(duì)應(yīng)于N型源漏極6的接觸孔7。
[0060] 本發(fā)明中光阻區(qū)還可以具有以下特點(diǎn)：光阻區(qū)各個(gè)輪廓線均能在相鄰兩個(gè)接觸孔 構(gòu)成的直線中找到與之平行的直線。這樣，在光阻區(qū)發(fā)生偏移時(shí)，可以保證與之各個(gè)輪廓線 相平行的接觸孔構(gòu)成的直線上的各個(gè)接觸孔發(fā)生亮度變化較為一致，從而能夠有效的判斷 出光阻區(qū)發(fā)生偏移的方向；或者，當(dāng)光阻區(qū)發(fā)生旋轉(zhuǎn)時(shí)，根據(jù)與其輪廓線相平行的直線上的 接觸孔的亮度變化的情況，也可以有效的判斷出旋轉(zhuǎn)角度等數(shù)據(jù)。也即是與接觸孔所在直 線相平行的輪廓對(duì)光阻區(qū)的偏移或旋轉(zhuǎn)均非常敏感，從而有效的檢測出光阻區(qū)的對(duì)準(zhǔn)度情 況。需要說明的是，無論光阻區(qū)的輪廓線如何設(shè)置，其都不能遮擋到P型源漏離子注入?yún)^(qū)中 的N型阱上方，這就要求光阻區(qū)的輪廓線在N型阱之間的區(qū)域上方或柵極上方。
[0061] 以下將結(jié)合附圖5-15和具體實(shí)施例對(duì)CMOS中P型源漏注入對(duì)準(zhǔn)度的監(jiān)控方法作 進(jìn)一步詳細(xì)說明。需說明的是，附圖均采用非常簡化的形式、使用非精準(zhǔn)的比例，且僅用以 方便、清晰地達(dá)到輔助說明本實(shí)施例的目的。
[0062] 請參閱圖5,為本發(fā)明的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控方法的流程示意 圖；本發(fā)明的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控方法包括監(jiān)控結(jié)構(gòu)的制備和電子束掃 描兩個(gè)過程：
[0063] 首先，請參閱圖6-12,為本發(fā)明的一個(gè)較佳實(shí)施例的監(jiān)控結(jié)構(gòu)的各個(gè)制備步驟所 對(duì)應(yīng)的俯視結(jié)構(gòu)示意圖；本實(shí)施例的監(jiān)控結(jié)構(gòu)采用上述附圖3和附圖4中的監(jiān)控結(jié)構(gòu)，以制 備和采用電子束掃描附圖3和附圖4中的監(jiān)控結(jié)構(gòu)的方法為例進(jìn)行說明；本實(shí)施例的監(jiān)控 結(jié)構(gòu)的制備包括：
[0064] 步驟S01 :請參閱圖6,提供一個(gè)半導(dǎo)體襯底的非功能區(qū)1 ;
[0065] 具體的，本發(fā)明中，半導(dǎo)體襯底包括用于制備CMOS器件的功能區(qū)以及用于制備監(jiān) 控結(jié)構(gòu)的非功能區(qū)；半導(dǎo)體襯底可以為任意半導(dǎo)體襯底，在本實(shí)施例中，半導(dǎo)體襯底為娃襯 底；為便于描述，在圖6-12中，僅顯示非功能區(qū)1的監(jiān)控結(jié)構(gòu)示意圖，而功能區(qū)中的CMOS器 件的結(jié)構(gòu)和制備為現(xiàn)有技術(shù)，在此不再贅述。
[0066] 步驟S02 :請參閱圖7,在非功能區(qū)1中依次進(jìn)行P型阱2和柵極3的制備；
[0067] 具體的，本實(shí)施例中，可以采用現(xiàn)有方法在非功能區(qū)1中依次進(jìn)行P型阱2和柵極 3的制備，本發(fā)明對(duì)此不再贅述；需要說明的是，為了實(shí)現(xiàn)對(duì)CMOS制備工藝中的P型源漏離 子注入的實(shí)時(shí)監(jiān)控，在制備本發(fā)明中的監(jiān)控結(jié)構(gòu)的過程中，在功能區(qū)也在同步制備CMOS器 件，這樣，一旦在監(jiān)控結(jié)構(gòu)中發(fā)現(xiàn)光阻區(qū)出現(xiàn)對(duì)準(zhǔn)度偏差，則可以知道NM0S器件的P型源漏 離子注入出現(xiàn)對(duì)準(zhǔn)度偏差，從而可以停止制備，并作出相應(yīng)的修正來消除P型源漏離子注 入對(duì)準(zhǔn)度偏差。P型阱2設(shè)置成若干等間距排布的平行列，柵極3設(shè)置成若干等間距排布的 平行行，且與P型阱2呈正交排布；相鄰P型阱的間距為相鄰柵極的間距的3 1/3,P型阱的寬 度為柵極寬度的31/3。
[0068] 步驟S03 :請參閱圖8,在非功能區(qū)1中需進(jìn)行N型源漏離子注入?yún)^(qū)域上覆蓋一層 P型源漏離子注入光阻4, P型源漏離子注入光阻4對(duì)應(yīng)的區(qū)域?yàn)楣庾鑵^(qū)，光阻區(qū)之外的區(qū) 域?yàn)镻型源漏離子注入?yún)^(qū)；
[0069] 具體的，本實(shí)施例中，由于在整個(gè)硅襯底的非功能區(qū)1上均進(jìn)行P型源漏離子注入 過程，則需要采用光阻將無需進(jìn)行P型源漏離子注入?yún)^(qū)域遮擋住；這里，監(jiān)控結(jié)構(gòu)的制備過 程中，P型源漏離子注入時(shí)采用的光阻稱為P型源漏離子注入光阻4, P型源漏離子注入光 阻對(duì)應(yīng)的區(qū)域則為光阻區(qū)；也即是，光阻區(qū)是需要進(jìn)行N型源漏離子注入的區(qū)域。光阻區(qū)的 具體形狀可以根據(jù)實(shí)際工藝要求來設(shè)定，比如可以為菱形、正方形、三角形、六邊形等，本發(fā) 明對(duì)此不作限制。本實(shí)施例中，菱形的一內(nèi)角為60度。
[0070] 由于本方法中的監(jiān)控結(jié)構(gòu)采用上述實(shí)施例中圖3所示的結(jié)構(gòu)，對(duì)其結(jié)構(gòu)不再贅 述。
[0071] 步驟S04 :請參閱圖9,對(duì)P型源漏離子注入?yún)^(qū)中的P型阱2進(jìn)行P型源漏離子注 入，從而在該P(yáng)型阱2中形成P型源漏極5 ;
[0072] 具體的，本實(shí)施例中，在P型源漏離子注入光阻4的保護(hù)下，僅對(duì)光阻區(qū)之外的區(qū) 域需要進(jìn)行P型源漏離子注入的P型阱2中進(jìn)行P型源漏離子注入；P型源漏離子注入的 各個(gè)工藝參數(shù)可以根據(jù)實(shí)際工藝要求來設(shè)定，本發(fā)明對(duì)此不作限制。
[0073] 步驟S05 :請參閱圖10,去除P型源漏離子注入光阻4,虛線框表示光阻區(qū)；
[0074] 具體的，本實(shí)施例中，可以但不限于濕法刻蝕去除P型源漏離子注入光阻4。
[0075] 步驟S06 :請參閱圖11，采用光刻工藝遮擋住光阻區(qū)之外的區(qū)域，對(duì)光阻區(qū)中的P 型阱2中進(jìn)行N型源漏離子注入，從而在該P(yáng)型阱2中形成N型源漏極6 ;
[0076] 具體的，本實(shí)施例中，可以在光阻區(qū)之外包括P型源漏離子注入?yún)^(qū)上覆蓋一層光 阻，然后對(duì)光阻區(qū)中的P型阱進(jìn)行N型源漏離子注入，從而在P型阱中制備出N型源漏極。 N型源漏離子注入的工藝參數(shù)可以根據(jù)實(shí)際工藝條件來設(shè)定，本發(fā)明對(duì)此不作限制。
[0077] 步驟S07 :請參閱圖12,在非功能區(qū)表面形成介質(zhì)層（圖12中未顯示介質(zhì)層），在 介質(zhì)層中且分別對(duì)應(yīng)于P型源漏極5和N型源漏極6上方形成接觸孔7 ;
[0078] 具體的，本實(shí)施例中，可以但不限于采用化學(xué)氣相沉積法沉積介質(zhì)層，介質(zhì)層的材 料可以但不限限于為氧化硅。
[0079] 本實(shí)施例中，可以采用現(xiàn)有技術(shù)形成接觸孔，包括采用光刻和等離子體干法刻蝕 工藝在介質(zhì)層中形成接觸孔結(jié)構(gòu)，然后在接觸孔結(jié)構(gòu)中填充導(dǎo)電材料，比如金屬鎢，從而形 成具有導(dǎo)電功能的接觸孔。
[0080] 需要說明的是，光阻區(qū)各個(gè)輪廓線均能在相鄰兩個(gè)接觸孔構(gòu)成的直線中找到與之 平行的直線，本實(shí)施例所制備的監(jiān)控結(jié)構(gòu)與上述圖3和圖4中相同，在這里對(duì)監(jiān)控結(jié)構(gòu)的具 體結(jié)構(gòu)不再贅述。
[0081] 至此，本實(shí)施例中的監(jiān)控結(jié)構(gòu)就制作完畢，以下結(jié)合附圖13-15對(duì)實(shí)施例的電子 束掃描過程作進(jìn)一步說明，本實(shí)施例的電子束掃描過程包括以下步驟：
[0082] 步驟S08 :在正電勢電子束掃描模式下，采用電子束對(duì)監(jiān)控結(jié)構(gòu)進(jìn)行掃描，得到測 試結(jié)構(gòu)的實(shí)際電壓襯度影像圖；
[0083] 具體的，本實(shí)施例中，電子束對(duì)監(jiān)控結(jié)構(gòu)進(jìn)行掃描的參數(shù)可以根據(jù)實(shí)際工藝要求 來設(shè)定，較佳的，可以為：像素為30?80 nm，著陸能量為500?1200 eV，電流為50?100 nA。電壓襯度影像圖反應(yīng)在一圖片中稱之為電壓襯度影像圖；在正電勢掃描模式下，監(jiān)控結(jié) 構(gòu)中的Ρ型源漏離子注入?yún)^(qū)中Ρ型阱-Ρ型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為亮孔，光阻區(qū)中 Ρ型阱-Ν型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為暗孔，如圖13所示，為本發(fā)明的一個(gè)較佳實(shí)施 例的正電勢掃描模式下含有Ρ型源漏離子注入?yún)^(qū)和光阻區(qū)的監(jiān)控結(jié)構(gòu)的截面結(jié)構(gòu)及其接 觸孔的電壓襯度影像示意圖，其中，虛線框?yàn)楣庾鑵^(qū)；接觸孔顯示亮孔或暗孔是根據(jù)接觸孔 所對(duì)應(yīng)的結(jié)構(gòu)對(duì)電子束中的二次電子的吸收程度來決定的；在正電勢掃描模式下，當(dāng)接觸 孔所對(duì)應(yīng)的結(jié)構(gòu)導(dǎo)通時(shí)，則吸收大量的二次電子，從而接觸孔顯示為亮孔，反之，則顯示為 暗孔；在本實(shí)施例中，在正電勢掃描模式下，Ρ型阱2-Ν型源漏極6結(jié)構(gòu)呈不導(dǎo)通狀態(tài)，大量 的二次電子聚集在Ν型源漏極6表面，從而該結(jié)構(gòu)對(duì)應(yīng)的接觸孔7顯示為暗孔；而Ρ型阱 2-Ρ型源漏極5構(gòu)成的結(jié)構(gòu)呈導(dǎo)通狀態(tài)，其可以吸收大量的二次電子，二次電子從Ρ型源漏 極5流向其下面的Ρ型阱2,從而該結(jié)構(gòu)對(duì)應(yīng)的接觸孔7顯示為亮孔。
[0084] 步驟S09 :設(shè)置監(jiān)控結(jié)構(gòu)在無對(duì)準(zhǔn)度偏差情況下的標(biāo)準(zhǔn)電壓襯度影像圖；
[0085] 具體的，請參閱圖14,為本發(fā)明的一個(gè)較佳實(shí)施例的監(jiān)控結(jié)構(gòu)的標(biāo)準(zhǔn)電壓襯度影 像圖；標(biāo)準(zhǔn)電壓襯度影像圖反應(yīng)在標(biāo)準(zhǔn)電壓襯度影像圖中，根據(jù)前述原理，在無對(duì)準(zhǔn)度偏差 的情況下，監(jiān)控結(jié)構(gòu)中的Ρ型源漏離子注入?yún)^(qū)中Ρ型阱-Ρ型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示 為亮孔，光阻區(qū)中Ρ型阱-Ν型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為暗孔。標(biāo)準(zhǔn)電壓襯度影響數(shù) 據(jù)為物對(duì)準(zhǔn)度偏差情況下的數(shù)據(jù)，可以根據(jù)現(xiàn)有的圖形模擬軟件將相關(guān)數(shù)據(jù)輸入得到標(biāo)準(zhǔn) 電壓襯度影像圖。
[0086] 這里，標(biāo)準(zhǔn)電壓襯度影像圖還可以通過以下方式得到：在電子束掃描儀中設(shè)置缺 陷掃描程式，設(shè)定本發(fā)明的監(jiān)控結(jié)構(gòu)中至少一個(gè)接觸孔發(fā)生異常，根據(jù)監(jiān)控結(jié)構(gòu)的光阻區(qū) 和P型源漏離子注入?yún)^(qū)的類型模擬出監(jiān)控結(jié)構(gòu)的標(biāo)準(zhǔn)電壓襯度影像圖。
[0087] 還可以通過設(shè)定監(jiān)控結(jié)構(gòu)中的一特定位置為坐標(biāo)原點(diǎn)，將每個(gè)接觸孔的位置數(shù)據(jù) 和尺寸數(shù)據(jù)輸入到模擬軟件中，經(jīng)仿真模擬得到標(biāo)準(zhǔn)電壓襯度影像圖。
[0088] 步驟S10 :將實(shí)際電壓襯度影像圖與標(biāo)準(zhǔn)電壓襯度影像圖進(jìn)行對(duì)比，找出發(fā)生亮 度變化的接觸孔；其中，包括P型阱-P型源漏極結(jié)構(gòu)中由亮孔變?yōu)榘悼椎慕佑|孔或者P型 阱-N型源漏極結(jié)構(gòu)中由暗孔變?yōu)榱量椎慕佑|孔；
[0089] 具體的，請參閱圖15,為本發(fā)明的一個(gè)較佳實(shí)施例的進(jìn)行電子束掃描后所形成的 監(jiān)控結(jié)構(gòu)的實(shí)際電壓襯度影像與標(biāo)準(zhǔn)電壓襯度影像的對(duì)比示意圖，為了便于表達(dá)，圖15中 不顯示監(jiān)控結(jié)構(gòu)中的N型源漏極和P型源漏極，以及半導(dǎo)體襯底的非功能區(qū)。
[0090] 實(shí)際電壓襯度影像圖與標(biāo)準(zhǔn)電壓襯度影像圖對(duì)比之下，光阻區(qū)發(fā)生對(duì)準(zhǔn)度偏差情 況則可以有效的檢測出來；當(dāng)光阻區(qū)發(fā)生對(duì)準(zhǔn)度偏差時(shí)，也即是實(shí)際光阻區(qū)發(fā)生各種不對(duì) 準(zhǔn)的情況下，某一接觸孔在標(biāo)準(zhǔn)電壓襯度影像圖中所對(duì)應(yīng)的數(shù)據(jù)與實(shí)際電壓襯度影像圖中 所對(duì)應(yīng)的數(shù)據(jù)會(huì)出現(xiàn)差異，這就表明實(shí)際光阻區(qū)產(chǎn)生了對(duì)準(zhǔn)度偏差，產(chǎn)生亮度變化的這些 接觸孔的位置或數(shù)量等數(shù)據(jù)則可以反映出光阻區(qū)發(fā)生對(duì)準(zhǔn)偏差的情況。
[0091] 在圖15中，粗虛線表示實(shí)際光阻區(qū)，細(xì)虛線表示未發(fā)生偏移的光阻區(qū)，實(shí)際光阻 區(qū)向下發(fā)生整體偏移，則標(biāo)準(zhǔn)電壓襯度影像圖中，光阻區(qū)的P型阱-N型源漏極結(jié)構(gòu)上顯示 暗孔的接觸孔在實(shí)際電壓襯度影像圖中顯示為亮孔，P型阱-P型源漏極結(jié)構(gòu)上顯示為亮孔 的接觸孔在實(shí)際電壓襯度影像圖中顯示為暗孔，這就表明光阻區(qū)發(fā)生了對(duì)準(zhǔn)度偏差。
[0092] 步驟S11 :根據(jù)發(fā)生亮度變化的接觸孔的數(shù)據(jù)得到光阻區(qū)的對(duì)準(zhǔn)度偏差，也即是 P型源漏離子注入對(duì)準(zhǔn)度偏差。
[0093] 具體的，請參閱圖15,根據(jù)發(fā)生亮度變化的接觸孔的數(shù)據(jù)比如接觸孔間距、接觸孔 與光阻區(qū)的垂直距離等位置數(shù)據(jù)，以及發(fā)生異常變化的接觸孔的數(shù)量等，則可以計(jì)算出光 阻區(qū)向下偏移量，即對(duì)準(zhǔn)度偏差；圖15中，光阻區(qū)向下發(fā)生偏移，偏移量為堅(jiān)直方向上相鄰 的兩個(gè)接觸孔的間距，也即是P型源漏離子注入對(duì)準(zhǔn)度偏差。需要說明的是，在實(shí)際監(jiān)控過 程中，光阻區(qū)偏移量可能存在不是接觸孔間距的整數(shù)倍的情況，然當(dāng)光阻區(qū)偏移造成光阻 區(qū)的P型阱中注入了 P型源漏離子時(shí)，該注入位置也會(huì)顯示為亮孔，這就難免造成僅僅取接 觸孔間距的整數(shù)倍的數(shù)值的不準(zhǔn)確性，此時(shí)，只要通過調(diào)整使實(shí)際的光阻區(qū)遮擋住其下面 所有的P型阱即可。比如，該步驟S11可以包括以下過程：
[0094] 步驟S111 :根據(jù)發(fā)生亮度變化的接觸孔判斷出光阻區(qū)的偏移方向；
[0095] 這里，可以通過對(duì)比發(fā)現(xiàn)發(fā)生亮度變化的接觸孔的偏移方向，例如，如圖15中，在 標(biāo)準(zhǔn)電壓襯度影像圖中光阻區(qū)上邊位置的暗孔變?yōu)榱量?，而光阻區(qū)下方位置的亮孔變?yōu)榘?孔，這表明，光阻區(qū)向下發(fā)生偏移。
[0096] 步驟S112 :再根據(jù)偏移方向分析接觸孔的偏移量是否為偏移方向上相鄰接觸孔 間距的整數(shù)倍；
[0097] 這里，根據(jù)光阻區(qū)發(fā)生偏移方向，初步設(shè)定標(biāo)準(zhǔn)電壓襯度影像圖和實(shí)際電壓襯度 影像圖中相對(duì)應(yīng)的接觸孔的變化狀態(tài)；當(dāng)偏移量為整數(shù)倍時(shí)，光阻區(qū)沿偏移方向的首末兩 端的接觸孔的亮度均會(huì)發(fā)生變化；當(dāng)偏移量不是整數(shù)倍時(shí)，光阻區(qū)沿偏移方向的首末兩端 的接觸孔的亮度只有一端發(fā)生變化。
[0098] 步驟S113 :如果不是，則將所述接觸孔間距分為若干段，將所述每個(gè)段的間距值 作為所述偏移量的非整數(shù)部分，得到所述測試偏移量；
[0099] 這里，初步設(shè)定實(shí)際偏移量非整數(shù)部分在偏移方向上的相鄰兩個(gè)接觸孔間距范圍 內(nèi)，將該范圍再分為多個(gè)區(qū)間，比如1. 1、1. 3、1. 5、1. 7、1. 9等；
[0100] 步驟S114 :根據(jù)測試偏移量重新制備監(jiān)控結(jié)構(gòu)和電子束掃描過程，直至實(shí)際電壓 襯度影像圖與所述標(biāo)準(zhǔn)電壓影像數(shù)據(jù)相同。
[0101] 利用這些偏移量來調(diào)整實(shí)際光阻區(qū)，直至實(shí)際監(jiān)控結(jié)構(gòu)的電壓襯度影像圖與標(biāo)準(zhǔn) 電壓襯度影像圖相同。然而，根據(jù)實(shí)際電壓襯度影像圖與標(biāo)準(zhǔn)電壓影像數(shù)據(jù)的對(duì)比，還可以 采用現(xiàn)有的其它數(shù)學(xué)方法來得到光阻區(qū)的對(duì)準(zhǔn)度偏差，本發(fā)明對(duì)此不作限制。例如，設(shè)定偏 移量在X?χ+1范圍內(nèi)，其中X為非負(fù)整數(shù)，采用二次迭代法或其它迭代法，來逐步選取偏 移量，并根據(jù)此偏移量來調(diào)整光阻區(qū)的位置，重新制備監(jiān)控結(jié)構(gòu)和電子束掃描，直至實(shí)際電 壓襯度影像圖與所述標(biāo)準(zhǔn)電壓影像數(shù)據(jù)相同。
[0102] 還需要說明的是，針對(duì)CMOS的電子束掃描過程中，由于CMOS器件中存在不同類型 的缺陷，則需要建立多個(gè)不同類型的監(jiān)控結(jié)構(gòu)，那么如何在電子束掃描時(shí)準(zhǔn)確的找到所需 要的監(jiān)控結(jié)構(gòu)的電壓襯度影像也是十分重要的；因此，在本發(fā)明的另一個(gè)較佳實(shí)施例中，電 子束掃描過程還可以具體包括：
[0103] 步驟A01 :在電子束掃描儀器中建立缺陷檢測程式，根據(jù)缺陷檢測程式得到監(jiān)控 結(jié)構(gòu)中的接觸孔的標(biāo)準(zhǔn)位置的電壓襯度影像圖；這里，接觸孔的標(biāo)準(zhǔn)位置的電壓襯度影像 圖可以通過數(shù)據(jù)模擬程序得到；
[0104] 步驟A02 :利用電子束掃描儀器根據(jù)缺陷檢測程式對(duì)監(jiān)控結(jié)構(gòu)進(jìn)行掃描得到監(jiān)控 結(jié)構(gòu)中的接觸孔的實(shí)際位置的電壓襯度影像圖；這里，接觸孔的實(shí)際位置的電壓襯度影像 圖可以通過拍攝電子掃描圖片得到。
[0105] 具體的，在缺陷檢測程式中，設(shè)定不同類型的監(jiān)控結(jié)構(gòu)中至少有一個(gè)接觸孔出現(xiàn) 缺陷；所說的缺陷不一定是真正的缺陷，只是一種假設(shè)；根據(jù)假設(shè)出現(xiàn)缺陷的位置得到監(jiān) 控結(jié)構(gòu)的類型數(shù)據(jù)，并與接觸孔實(shí)際位置的電壓襯度影像圖進(jìn)行對(duì)照，找到本發(fā)明中的監(jiān) 控結(jié)構(gòu)的接觸孔實(shí)際位置的電壓襯度影像圖。
[0106] 步驟A03 :根據(jù)實(shí)際位置的電壓襯度影像圖與標(biāo)準(zhǔn)位置的電壓襯度影像圖進(jìn)行對(duì) t匕，得到接觸孔的實(shí)際位置的對(duì)準(zhǔn)度偏差分布數(shù)據(jù)；
[0107] 步驟A04 :根據(jù)上述對(duì)準(zhǔn)度偏差分布數(shù)據(jù)得到光阻區(qū)的對(duì)準(zhǔn)度偏差。
[0108] 綜上所述，本發(fā)明的CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu)及監(jiān)控方法，利 用監(jiān)控結(jié)構(gòu)中的光阻區(qū)的對(duì)準(zhǔn)度來監(jiān)控P型源漏離子注入對(duì)準(zhǔn)度，監(jiān)控結(jié)構(gòu)的制備過程 中，在進(jìn)行P型源漏離子注入時(shí)，采用一光阻（P型源漏離子注入光阻）將無需進(jìn)行P型源 漏離子注入的區(qū)域遮擋住，在P型源漏離子注入之后對(duì)光阻區(qū)進(jìn)行N型源漏離子注入，在后 續(xù)正電勢電子束掃描過程中，利用P型阱-P型源漏極結(jié)構(gòu)、P型阱-N型源漏極結(jié)構(gòu)對(duì)電子 束的吸收情況不同，而使相應(yīng)的接觸孔顯示不同的電壓襯度影像來監(jiān)控光阻區(qū)產(chǎn)生的對(duì)準(zhǔn) 度偏差：與標(biāo)準(zhǔn)電壓襯度影像圖相比，在光阻區(qū)產(chǎn)生對(duì)準(zhǔn)度偏差的情況下，P型阱-N型源漏 極結(jié)構(gòu)中原有顯示暗孔的接觸孔則變?yōu)榱量?，P型阱-P型源漏極結(jié)構(gòu)原有顯示亮孔的接觸 孔則變?yōu)榘悼祝鶕?jù)發(fā)生亮度變化的接觸孔的位置可以得到光阻區(qū)產(chǎn)生的對(duì)準(zhǔn)度偏差，也 即是得到P型源漏離子注入對(duì)準(zhǔn)度偏差，從而實(shí)現(xiàn)對(duì)CMOS中P型源漏離子注入對(duì)準(zhǔn)度的實(shí) 時(shí)監(jiān)控，避免NMOS器件失效和成本的不必要的浪費(fèi)。
[0109] 雖然本發(fā)明已以較佳實(shí)施例揭示如上，然所述實(shí)施例僅為了便于說明而舉例而 已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若 干的更動(dòng)與潤飾，本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求書所述為準(zhǔn)。
【權(quán)利要求】
1. 一種CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu)，其特征在于，所述監(jiān)控結(jié)構(gòu)位于 半導(dǎo)體襯底的非功能區(qū)域中，其包括P型源漏離子注入?yún)^(qū)和光阻區(qū)，所述光阻區(qū)為進(jìn)行N型 源漏離子注入的區(qū)域；其中， 所述P型源漏離子注入?yún)^(qū)由P型阱-P型源漏極結(jié)構(gòu)構(gòu)成，包括：在非功能區(qū)中設(shè)置的 P型阱，在所述P型阱中設(shè)置的P型源漏極，位于所述P型源漏極之間的柵極，位于所述非功 能區(qū)表面的介質(zhì)層，以及位于所述介質(zhì)層中且對(duì)應(yīng)于所述P型源漏極的接觸孔； 所述光阻區(qū)由P型阱-N型源漏極結(jié)構(gòu)構(gòu)成，包括：在非功能區(qū)中設(shè)置的P型阱，在所述 P型阱中設(shè)置的N型源漏極，位于所述N型源漏極之間的柵極，位于非功能區(qū)表面的介質(zhì)層， 以及位于所述介質(zhì)層中且對(duì)應(yīng)于所述N型源漏極的接觸孔； 在正電勢電子束掃描模式下得到的電壓襯度影像圖中，所述P型阱-P型源漏極結(jié)構(gòu)對(duì) 應(yīng)的接觸孔為亮孔，所述P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔為暗孔。
2. 根據(jù)權(quán)利要求1所述的監(jiān)控結(jié)構(gòu)，其特征在于，所述P型源漏離子注入?yún)^(qū)在所述光阻 區(qū)周圍環(huán)繞設(shè)置。
3. 根據(jù)權(quán)利要求1所述的監(jiān)控結(jié)構(gòu)，其特征在于，所述監(jiān)控結(jié)構(gòu)中的P型阱呈若干平行 的列等間距排布，所述柵極呈若干平行的行等間距排布；且所述柵極所在的行與所述P型 阱所在的列呈正交分布； 所述光阻區(qū)中，所述柵極之間的P型阱中設(shè)置有N型源漏極；所述P型源漏離子注入?yún)^(qū) 中，所述柵極之間的P型阱中設(shè)置有P型源漏極。
4. 根據(jù)權(quán)利要求3所述的監(jiān)控結(jié)構(gòu)，其特征在于，所述光阻區(qū)的圖形為一內(nèi)角為60度 的菱形；相鄰所述P型阱的間距為相鄰所述柵極的間距的3 1/3,所述P型阱的寬度為所述柵 極寬度的31/3。
5. 根據(jù)權(quán)利要求1所述的監(jiān)控結(jié)構(gòu)，其特征在于，所述光阻區(qū)各個(gè)輪廓線均能在相鄰 兩個(gè)所述接觸孔構(gòu)成的直線中找到與之平行的直線。
6. -種CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控方法，其特征在于，包括監(jiān)控結(jié)構(gòu)的制 備和電子束掃描兩個(gè)過程，其中， 所述監(jiān)控結(jié)構(gòu)的制備包括： 步驟S01 :提供一個(gè)半導(dǎo)體襯底的非功能區(qū)； 步驟S02 :在所述非功能區(qū)中依次進(jìn)行P型阱和柵極的制備； 步驟S03 :在所述非功能區(qū)中需進(jìn)行N型源漏離子注入的區(qū)域上覆蓋一層P型源漏離 子注入光阻，所述P型源漏離子注入光阻對(duì)應(yīng)的區(qū)域?yàn)楣庾鑵^(qū)，所述光阻區(qū)之外的區(qū)域?yàn)镻 型源漏離子注入?yún)^(qū)； 步驟S04 :對(duì)所述P型源漏離子注入?yún)^(qū)中的P型阱進(jìn)行P型源漏離子注入，從而在該P(yáng) 型阱中形成P型源漏極； 步驟S05 :去除所述P型源漏離子注入光阻； 步驟S06 :采用光刻工藝遮擋住所述光阻區(qū)之外的區(qū)域，對(duì)所述光阻區(qū)中的P型阱進(jìn)行 N型源漏離子注入，從而在該P(yáng)型阱中形成N型源漏極； 步驟S07 :在所述非功能區(qū)表面形成介質(zhì)層，在所述介質(zhì)層中且分別對(duì)應(yīng)于所述P型源 漏極和所述N型源漏極上方形成接觸孔； 所述電子束掃描過程包括： 步驟SOS :在正電勢電子束掃描模式下，采用電子束對(duì)所述監(jiān)控結(jié)構(gòu)進(jìn)行掃描，得到所 述測試結(jié)構(gòu)的實(shí)際電壓襯度影像圖；其中，所述P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示 為暗孔，所述P型阱-P型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為亮孔； 步驟S09 :設(shè)置所述監(jiān)控結(jié)構(gòu)在無對(duì)準(zhǔn)度偏差情況下的標(biāo)準(zhǔn)電壓襯度影像圖；其中，所 述P型阱-N型源漏極結(jié)構(gòu)對(duì)應(yīng)的接觸孔顯示為暗孔，所述P型阱-P型源漏極結(jié)構(gòu)對(duì)應(yīng)的 接觸孔顯示為亮孔； 步驟S10 :將所述實(shí)際電壓襯度影像圖與所述標(biāo)準(zhǔn)電壓襯度影像圖進(jìn)行對(duì)比，找出發(fā) 生亮度變化的所述接觸孔；其中，包括所述P型阱-N型源漏極結(jié)構(gòu)中由暗孔變?yōu)榱量谆蛘?所述P型阱-P型源漏極結(jié)構(gòu)中由亮孔變?yōu)榘悼椎慕佑|孔； 步驟S11 :根據(jù)發(fā)生亮度變化的所述接觸孔的數(shù)據(jù)得到所述光阻區(qū)的對(duì)準(zhǔn)度偏差，也 即是所述P型源漏極離子注入對(duì)準(zhǔn)度偏差。
7. 根據(jù)權(quán)利要求6所述的監(jiān)控方法，其特征在于，所述步驟S08中，所述電子束對(duì)所 述監(jiān)控結(jié)構(gòu)進(jìn)行掃描的參數(shù)包括：像素為30?80 nm，著陸能量為500?1200 eV，電流為 50 ?100 nA。
8. 根據(jù)權(quán)利要求6所述的監(jiān)控方法，其特征在于，所述步驟S11中，所述發(fā)生影響變化 的接觸孔的數(shù)據(jù)包括位置數(shù)據(jù)和數(shù)量數(shù)據(jù)。
9. 根據(jù)權(quán)利要求6所述的監(jiān)控方法，其特征在于，所述P型源漏離子注入?yún)^(qū)在所述光阻 區(qū)周圍環(huán)繞設(shè)置。
10. 根據(jù)權(quán)利要求6所述的監(jiān)控方法，其特征在于，所述電子束掃描過程包括： 步驟A01 :在電子束掃描儀器中建立缺陷檢測程式，根據(jù)所述缺陷檢測程式得到所述 監(jiān)控結(jié)構(gòu)中的所述接觸孔的標(biāo)準(zhǔn)位置的電壓襯度影像圖； 步驟A02 :利用電子束掃描儀器根據(jù)缺陷檢測程式對(duì)監(jiān)控結(jié)構(gòu)進(jìn)行掃描得到監(jiān)控結(jié)構(gòu) 中的接觸孔的實(shí)際位置的電壓襯度影像圖； 步驟A03 :根據(jù)實(shí)際位置的電壓襯度影像圖與標(biāo)準(zhǔn)位置的電壓襯度影像圖進(jìn)行對(duì)比， 得到接觸孔的實(shí)際位置的對(duì)準(zhǔn)度偏差分布數(shù)據(jù)； 步驟A04 :根據(jù)所述對(duì)準(zhǔn)度偏差分布數(shù)據(jù)得到光阻區(qū)的對(duì)準(zhǔn)度偏差。
【文檔編號(hào)】H01L21/66GK104124234SQ201410357338
【公開日】2014年10月29日 申請日期:2014年7月25日 優(yōu)先權(quán)日:2014年7月25日
【發(fā)明者】范榮偉, 龍吟, 倪棋梁, 陳宏璘, 顧曉芳 申請人:上海華力微電子有限公司