技術(shù)編號(hào)：7054363
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明提供了CMOS中P型源漏離子注入對(duì)準(zhǔn)度的監(jiān)控結(jié)構(gòu)及方法，該監(jiān)控結(jié)構(gòu)包括光阻區(qū)和P型源漏離子注入?yún)^(qū)，P型源漏離子注入?yún)^(qū)由P型阱-P型源漏極結(jié)構(gòu)構(gòu)成，包括P型阱、P型源漏極、柵極、介質(zhì)層以及對(duì)應(yīng)于P型源漏極的接觸孔；光阻區(qū)由P型阱-N型源漏極結(jié)構(gòu)構(gòu)成包括P型阱、N型源漏極、柵極、介質(zhì)層，以及對(duì)應(yīng)于N型源漏極的接觸孔；對(duì)P型源漏離子注入?yún)^(qū)和光阻區(qū)分別注入P型源漏極離子和N型源漏極離子；經(jīng)正電勢(shì)電子束掃描得到電壓襯度影像中，根據(jù)發(fā)生變化的接觸孔即可監(jiān)控光阻區(qū)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。