專利名稱：抬高的源/漏區(qū)處理中加入可去除隔離壁的半導體制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，并且更具體地，涉及使用抬高的源/漏區(qū)處理的半導體制造工藝。
背景技術(shù)：
在半導體制造領(lǐng)域中，絕緣體上硅(SOI)技術(shù)中硅膜厚度的縮放比例(scaling)必需應(yīng)用抬高的源/漏區(qū)結(jié)構(gòu)。SOI晶片含有位于埋入的電絕緣層例如二氧化硅上方的淺硅區(qū)(晶體管結(jié)構(gòu)例如晶體管溝道位于其中)。淺硅層可以很淺，不包含晶體管的源/漏區(qū)，不表現(xiàn)出不需要和性能所限制的電流擁擠現(xiàn)象。提供其中形成源/漏區(qū)的較厚硅膜，抬高的源/漏區(qū)結(jié)構(gòu)可以減輕上述問題。
通常，使用選擇性外延工藝制造抬高的源/漏區(qū)結(jié)構(gòu)。遺憾的是，形成抬高的源/漏區(qū)的外延工藝在工藝順序中引入了附加的熱循環(huán)。附加的熱循環(huán)對于已經(jīng)引入晶片的雜質(zhì)的分布具有不需要的影響。在傳統(tǒng)工藝中，這些雜質(zhì)分布可以包括CMOS制造領(lǐng)域中公知的暈圈和延長的雜質(zhì)分布。通常非常需要暈圈和延長的注入分布的深度最小化，但是外延工藝表現(xiàn)出的附加的熱循環(huán)成為難以解決的問題。
因此，非常需要給出一種加入抬高的源/漏區(qū)工藝、同時解決了所產(chǎn)生的對晶片內(nèi)部存在的雜質(zhì)形態(tài)的影響問題的半導體制造方法。還想知道實施的解決方法是否是可重復的并且可靠的，以及實施的工藝是否會對其它晶體管結(jié)構(gòu)例如柵電極產(chǎn)生任何負面影響。


通過例子說明本發(fā)明，但不限于附圖，附圖中相似的引用標記表示相似的元件，其中圖1是根據(jù)本發(fā)明的制造工藝的一個實施例的第一選擇階段中半導體晶片的局部截面圖，其中形成位于襯底上方的柵電極；圖2圖示圖1的后續(xù)工藝，其中形成第一氧化物襯墊；圖3圖示圖2的后續(xù)工藝，其中鄰接第一氧化物襯墊形成補償間隔壁；圖4圖示圖3的后續(xù)工藝，其中形成第二氧化物襯墊；圖5圖示圖4的后續(xù)工藝，其中形成可去除間隔壁；圖6圖示圖5的后續(xù)工藝，其中形成抬高的源/漏區(qū)；圖7圖示圖6的后續(xù)工藝，其中除去可去除間隔壁和第二氧化物襯墊；圖8圖示圖7的后續(xù)工藝，其中進行淺注入；圖9圖示圖8的后續(xù)工藝，其中在先前存在可去除間隔壁的位置處形成替換氧化物襯墊和替換間隔壁；圖10圖示圖9的后續(xù)工藝，其中在抬高的源/漏區(qū)中導入源/漏區(qū)注入；和圖11圖示圖10的后續(xù)工藝，其中硅化柵電極和源/漏區(qū)。
熟練技術(shù)人員明白附圖中的元件是為了簡化和清楚示例的目的，并未按尺寸繪制。例如，為了有助于進一步理解本發(fā)明的實施例，在附圖中可以相對于其它元件而言夸大某些元件的尺寸。
具體實施例方式
一般說來，本發(fā)明包括半導體制造工藝以及所得到的晶體管結(jié)構(gòu)，其中結(jié)合抬高的源/漏區(qū)工藝使用可去除間隔壁，以提供可靠的抬高的源/漏區(qū)工藝順序。結(jié)合可去除間隔壁使用補償間隔壁有益于防止在抬高的源/漏區(qū)形成順序期間形成不需要的結(jié)構(gòu)，例如柵電極上的“鼠耳(mouse ears)”，同時在形成抬高的源/漏區(qū)之后能夠?qū)霚\注入。在一個實施方式中，使用氮化硅補償間隔壁，以避免在抬高的源/漏區(qū)外延工藝期間于晶體管柵電極的拐角處形成所謂的“鼠耳”。由于避免形成不需要的結(jié)構(gòu)，本發(fā)明的制造工藝利于更可靠以及可再現(xiàn)。
現(xiàn)在看附圖，順序介紹反映根據(jù)本發(fā)明的一個實施例的制造工藝的選擇階段的半導體晶片的局部截面圖。圖1中，圖示處于根據(jù)本發(fā)明的制造工藝的第一選擇階段的晶片100。在圖示實施例中，晶片100是絕緣體上硅(SOI)晶片，包括位于埋入氧化(BOX)層104上的硅層108。BOX層104可能位于晶片100的硅體區(qū)(未示出)上方。硅層108優(yōu)選是厚度大約700埃的單晶硅，BOX層104優(yōu)選是氧化硅化合物，例如厚度大約1400埃的二氧化硅。
如圖1所示，晶片100包括位于硅層108上方的柵結(jié)構(gòu)。柵結(jié)構(gòu)包括位于硅層108上方的柵介電層112、位于柵介電層112上方的導電柵電極110和位于柵電極110上方的帽蓋層114。在一個實施例中，柵介電層112是氧化硅化合物，例如加熱形成的二氧化硅，柵電極110是傳統(tǒng)的多晶硅柵電極。在另一實施例中，柵介電層112可以包括“高K”介電材料(即，介電常數(shù)大于二氧化硅的介電常數(shù)的電介質(zhì))，例如氧化鉿(HfO)，柵電極110可以包括一種或多種金屬材料，例如鈦、鉭及其合金。帽蓋層114優(yōu)選在柵電極110上提供抗反射涂層(ARC)。在某一實施例中，帽蓋層114(這里也稱作ARC114)是氮化硅膜。
現(xiàn)在參見圖2，通過在柵電極110的外表面和硅層108的上表面上形成襯墊介電層120，開始進行根據(jù)本發(fā)明的抬高的源/漏區(qū)工藝。在一個實施例中，襯墊介電層120是通過熱氧化多晶硅柵電極110(和硅層108)形成的大約23埃的較薄的氧化硅襯墊。
參見圖3，在鄰接柵電極110的側(cè)壁的襯墊介電層120的側(cè)壁上形成這里稱作補償間隔壁122的較薄的電介質(zhì)間隔壁。在一個實施例中，使用CVD反應(yīng)器在晶片100上沉積氮化硅，然后各向異性蝕刻沉積膜，僅在垂直方向的表面例如襯墊介電層120的側(cè)壁上留下氮化硅，并從水平方向的表面例如硅層108上的襯墊介電層120的上表面出去氮化硅，從而形成補償間隔壁122。在圖示實施例中，補償間隔壁122接觸ARC114，因此有利于用氮化硅包圍或圍繞柵電極，從而在后續(xù)工藝、更具體地在后續(xù)的硅形成工藝期間為柵電極提供保護阻擋層。在一個實施例中沉積150埃厚的氮化硅層，并蝕刻形成補償間隔壁122。
圖4中，在補償間隔壁122的側(cè)壁和(第一)襯墊介電層120的上表面上形成第二襯墊介電層124。(因為襯墊介電層120和124都優(yōu)選是氧化硅化合物，因此在硅層108上方用單個引用標記124表示該膜)。在一個實施方式中，第二襯墊介電層124是優(yōu)選厚度為150埃的CVD氧化硅膜。對于第一襯墊介電層120是加熱形成的氧化物，第二襯墊介電層是CVD氧化物的實施例，將意識到第一襯墊介電層120在HF溶液中的蝕刻速率顯著小于第二介電層124的蝕刻速率。第一襯墊介電層120的較慢的蝕刻速率將確保在后續(xù)工藝期間利于保持完整，以保護柵電極并為補償間隔壁122提供機械支撐。
圖5中，在鄰接補償間隔壁122的第二襯墊介電層124的側(cè)壁上形成這里稱作可去除間隔壁130的間隔壁。在優(yōu)選實施例中，可去除間隔壁是通過沉積大約900埃的氮化硅并接著各向異性蝕刻氮化硅形成的氮化硅間隔壁。然后可以快速熱退火(例如，1060℃，5秒鐘)可去除間隔壁130，以“硬化”所沉積的氮化硅。可去除間隔壁130(結(jié)合帽蓋層114和補償間隔壁122)用作限定下方硅晶片108的一部分的掩模，在硅晶片108上形成抬高的源/漏區(qū)結(jié)構(gòu)。
如圖5所示，硅晶片100有利地加入可去除間隔壁130，其能夠在淺注入工藝，例如延長和暈圈注入工藝之前形成抬高的源/漏區(qū)，淺注入工藝將受到外延形成抬高的源/漏區(qū)所需的高溫工藝的負面影響。此外，補償間隔壁122和ARC114在高溫硅形成工藝期間保護柵電極110，從而避免在柵電極的拐角處形成所謂的鼠耳。因此，圖5所示的晶片100適用于進行外延或其它高溫硅形成工藝，例如抬高的源/漏區(qū)形成工藝順序，而不會危及柵電極結(jié)構(gòu)的物理尺寸。
盡管在淺注入之前形成抬高的源/漏區(qū)結(jié)構(gòu)的傳統(tǒng)工藝通常直接在與硅柵電極接觸的非常薄的氧化物襯墊上形成類似于間隔壁130的氮化物間隔壁，會在外延工藝期間顯示出顯著的和不需要的在柵電極上形成硅，但是這里描述的本發(fā)明通過為柵電極提供更好的保護而實現(xiàn)優(yōu)異的可重復性和可靠性。當補償間隔壁122形成為與ARC相接觸時，本發(fā)明的柵電極110密封在氮化硅包圍內(nèi)部。此外，如下所述，補償間隔壁122在后續(xù)蝕刻工藝期間提供良好的蝕刻終止層，并為淺注入提供所需要的補償間隔壁。
現(xiàn)在看圖6，在硅層108的暴露部分(即，既未被柵電極110又未被可去除間隔壁130覆蓋的硅層108部分)上形成抬高的硅層132。形成抬高的源/漏層132的優(yōu)選實施例包括在高于1000℃的溫度下使用硅氯化物源例如SiHCL3外延生長抬高的源/漏層132。一個實施方式中的抬高的源/漏層132的厚度在大約200-300埃的范圍內(nèi)。在外延工藝期間存在可去除間隔壁130避免在間隔壁下方形成外延層。類似地，存在補償間隔壁122和ARC114避免外延工藝影響柵電極110的形態(tài)。在一個實施例中，形成抬高的源/漏層132之后，在抬高的源/漏層132上方熱生長氧化物薄層(即，小于25埃)。該薄氧化物層，其后續(xù)被剝離，是吸收外延膜上表面處的污染物和瑕疵的犧牲層。
現(xiàn)在看圖7，抬高的源/漏區(qū)132完成之后，除去可去除間隔壁130和第二襯墊介電層124，但不除去補償間隔壁122，暴露出接近柵電極110的硅層108的一部分(僅從柵電極110橫向位移襯墊120和補償間隔壁122的整體厚度)。優(yōu)選通過將晶片100浸入加熱到180℃的磷酸溶液除去可去除間隔壁130，并通過浸入HF或其它適合的蝕刻工藝除去第二襯墊介電層124。如果合適控制HF，由于各自在HF中的蝕刻速率不同，在除去CVD第二襯墊介電層124之后，補償介電層122下方的熱形成的第一襯墊介電層120保持完整。
襯墊120、間隔壁122、襯墊124和間隔壁130的氧化物-氮化物-氧化物-氮化物層確保各個膜分別去除，由此有助于除去可去除間隔壁130而不會影響到補償間隔壁122。存在補償間隔壁122有助于在除去第二襯墊介電層124期間保護柵電極110的側(cè)壁。對于ARC114和可去除間隔壁130都是氮化硅的實施例，除去可去除間隔壁130也除去了ARC114(如圖7所示)。除去間隔壁130和襯墊124，暴露出最接近柵電極110的硅層108的上表面。
現(xiàn)在看圖8，進行包括引用數(shù)字140表示的暈圈注入和引用數(shù)字142表示的延長注入的淺注入。暈圈注入140是導入與導入阱區(qū)種類相同的雜質(zhì)的有角度的注入。延長注入142向每一阱區(qū)導入相反類型的雜質(zhì)。因此，對于NMOS晶體管(P-阱上)，暈圈注入140是例如硼的P-型摻雜劑，而延長注入142是例如磷或砷的N-型摻雜劑。在淺注入期間存在厚度大約為100埃的補償間隔壁122有利于最優(yōu)化注入雜質(zhì)相對于柵電極100和下方的晶體管溝道的分布位置。
現(xiàn)在看圖9，淺注入之后，在先前存在可去除間隔壁130和襯墊124的位置處形成第三襯墊介電層134和替換間隔壁136，以覆蓋除去可去除間隔壁時暴露出的硅層108部分。在一個實施例中，襯墊134和間隔壁136的形成大致與第二襯墊124和可去除間隔壁130的形成相同。因此，在該實施例中，第三襯墊介電層134是氧化硅層，而替換間隔壁136是氮化硅。
參見圖10，進行引用數(shù)字140表示的源/漏注入，以向抬高的源/漏區(qū)132導入具有較高雜質(zhì)濃度的源/漏區(qū)雜質(zhì)分布。對于NMOS晶體管，源/漏區(qū)注入140是例如砷或磷的N-型摻雜劑，而P-型摻雜劑用于PMOS晶體管。在源/漏區(qū)注入140之后可以進行快速熱退火工藝，以激活注入的種類。該退火可能的實施例為將晶片100暴露在大約1000℃的溫度持續(xù)大約5秒鐘。
現(xiàn)在看圖11，通過在晶片100上沉積可與硅反應(yīng)的金屬例如鈷，進行硅晶片100的硅化工藝。然后以半導體晶片制造領(lǐng)域中的技術(shù)人員所熟知的方式加熱晶片使金屬與硅反應(yīng)(金屬位于硅上的位置)形成引用數(shù)字150表示的硅化物結(jié)構(gòu)。硅化物150形成在抬高的源/漏區(qū)130上方和硅柵電極110上方。在圖示實施例中，硅化物150完全延伸穿過抬高的源/漏區(qū)132并部分延伸進入下方的硅層108。
所得到的晶體管160包括位于晶體管溝道區(qū)162上方的柵電極110。硅化的和抬高的源/漏區(qū)與柵電極110橫向分離。補償間隔壁122和替換間隔壁136，都由氮化硅構(gòu)成，位于柵電極110和抬高的源/漏區(qū)132之間。第一襯墊氧化層120位于補償間隔壁122和柵電極110之間，而第三襯墊氧化層134位于補償間隔壁122和替換間隔壁136之間。
在上述說明中，參照特定實施例描述了本發(fā)明。然而，本領(lǐng)域普通技術(shù)人員明白能夠不脫離下面權(quán)利要求給出的本發(fā)明的范圍做各種變形和改變。例如，各個膜的具體厚度和用于外延形成抬高的源/漏區(qū)132的源氣體可以與這里所說明的不同。另一可選擇的例子是替換關(guān)于圖11所述的用于硅化工藝的不同金屬。因此，說明書和附圖將作為示例，而非限制性，并且所有變形都被包括在本實施例的范圍內(nèi)。
上面根據(jù)特定實施例描述了益處、優(yōu)點和問題的解決方法。然而，引起任何益處、優(yōu)點或解決方法產(chǎn)生或更加顯著的益處、優(yōu)點或解決方法并不構(gòu)成為任一或所有權(quán)利要求的關(guān)鍵的、必需的或核心的特征或要素。這里用到的術(shù)語“包括”、“包含”或任一其它變化，意味著覆蓋了非排它的內(nèi)容，例如包括一系列要素的工藝、方法、物品、或裝置不僅僅包括這些要素，而且包括沒有明確列出的或者這些工藝、方法、物品或裝置固有的要素。
權(quán)利要求
1.一種半導體制造工藝，包括；在襯底上形成柵電極；鄰接柵電極的側(cè)壁形成第一氮化硅間隔壁；鄰接補償間隔壁形成可去除氮化硅間隔壁；在未被柵電極或可去除間隔壁保護的襯底區(qū)域上方形成抬高的源/漏區(qū)結(jié)構(gòu)；不除去補償間隔壁，除去可去除間隔壁，暴露出最接近柵電極的襯底；在最接近柵電極的暴露襯底中注入雜質(zhì)分布；大致在存在可去除間隔壁的位置形成替換間隔壁；和進行源/漏區(qū)注入，在抬高的源漏區(qū)導入源/漏區(qū)雜質(zhì)分布。
2.權(quán)利要求1的所述工藝，其中形成柵電極包括在多晶硅柵電極上方形成氮化硅帽蓋層。
3.權(quán)利要求2的所述工藝，其中第一氮化硅間隔壁與帽蓋層相接觸，以在氮化硅中包圍多晶硅柵電極。
4.權(quán)利要求1的所述工藝，其中第一氮化硅間隔壁由厚度大約為150埃的氮化硅膜形成。
5.權(quán)利要求4的所述工藝，其中可去除氮化硅間隔壁由厚度大約為900埃的氮化硅膜形成。
6.權(quán)利要求1的所述工藝，還包括在第一氮化硅間隔壁和柵電極的側(cè)壁之間形成第一氧化物襯墊，和在第一氮化硅間隔壁和可去除間隔壁之間形成第二氧化物襯墊。
7.權(quán)利要求1的所述工藝，還包括形成可去除間隔壁之后，通過將晶片暴露在溫度大約保持在1060℃的環(huán)境中持續(xù)大約5秒鐘來快速熱退火晶片。
8.權(quán)利要求1的所述工藝，還包括源/漏區(qū)注入之后在晶片上沉積鈷并加熱晶片，使鈷與相接觸的硅反應(yīng)，包括抬高的源/漏區(qū)中的硅和柵電極中的硅。
9.權(quán)利要求1的所述工藝，還包括在形成抬高的源/漏區(qū)之后且在除去可去除間隔壁之前，在抬高的源/漏區(qū)上方加熱形成小于25埃的氧化物。
10.一種半導體制造工藝，包括在襯底上形成柵電極；在柵電極的側(cè)壁上形成氧化物襯墊；鄰接氧化物襯墊形成氮化硅補償間隔壁；鄰接補償間隔壁形成氧化硅中間襯墊；鄰接中間襯墊形成氮化硅可去除間隔壁；和在襯底上方形成抬高的源/漏區(qū)，從柵電極的側(cè)壁橫向位移可去除間隔壁。
11.權(quán)利要求10的所述工藝，還包括在柵電極上方形成氮化硅抗反射涂層(ARC)。
12.權(quán)利要求11的所述工藝，其中補償襯墊與ARC相接觸，以在氮化硅中包圍柵電極。
13.權(quán)利要求10的所述工藝，還包括形成抬高的源/漏區(qū)之后，除去中間氧化物襯墊和可去除間隔壁，暴露出襯底上表面并向暴露的襯底注入暈圈和延長注入物。
14.權(quán)利要求13的所述工藝，還包括進行暈圈和延長注入之后，大致在初始中間氧化物襯墊和可去除間隔壁的位置上形成替換中間氧化物襯墊和替換間隔壁。
15.權(quán)利要求14的所述工藝，還包括形成替換間隔壁之后，進行源/漏區(qū)注入，向抬高的源/漏區(qū)導入源/漏區(qū)雜質(zhì)分布。
16.一種半導體制造工藝，包括；在襯底上形成柵電極；在氮化硅中包圍柵電極；鄰接柵電極的側(cè)壁形成可去除間隔壁；在由可去除間隔壁限定的襯底區(qū)域上形成抬高的源/漏區(qū)；除去可去除間隔壁；大致在可去除間隔壁的位置上形成替換間隔壁；和進行源/漏區(qū)注入。
17.權(quán)利要求1的所述工藝，其中包圍柵電極包括鄰接柵電極的側(cè)壁形成氮化硅補償間隔壁，其中補償間隔壁與柵電極上方的氮化硅帽蓋層相接觸。
18.權(quán)利要求17的所述工藝，還包括在柵電極和補償間隔壁之間形成第一襯墊氧化物中間層，和在補償間隔壁和可去除間隔壁之間形成第二襯墊氧化物中間層。
19.權(quán)利要求18的所述工藝，其中可去除間隔壁包括氮化硅，并且其中第一和第二襯墊介電層包括氧化硅化合物。
20.權(quán)利要求16的所述工藝，其中形成抬高的源/漏區(qū)包括在至少1000℃的溫度下外延形成抬高的源/漏區(qū)。
全文摘要
一種半導體制造工藝包括在襯底(108)上形成柵電極(110)。鄰接柵電極的側(cè)壁形成第一氮化硅間隔壁(122)，然后鄰接補償間隔壁形成可去除氮化硅間隔壁(130)。然后外延形成有可去除間隔壁(122)的邊界限定的抬高的源/漏區(qū)結(jié)構(gòu)(132)。然后除去可去除間隔壁(130)，暴露出最接近柵電極(110)的襯底(108)，并在最接近柵電極的暴露襯底中導入淺注入，例如暈圈(140)或延長注入(142)。大致在存在可去除間隔壁(130)的位置形成替換間隔壁(136)，進行源/漏區(qū)注入(140)，在抬高的源漏區(qū)(132)導入源/漏區(qū)雜質(zhì)分布。柵電極(110)可以包括位于上方的氮化硅帽蓋層(144)，第一氮化硅間隔壁(122)可以與帽蓋層(144)相接觸，以在氮化硅中包圍多晶硅柵電極(110)。
文檔編號H01L29/78GK1998072SQ200580014349
公開日2007年7月11日 申請日期2005年4月13日 優(yōu)先權(quán)日2004年5月5日
發(fā)明者陳健, 羅德·R·莫拉, 馬克·A·羅索, 史步保人 申請人:飛思卡爾半導體公司