陣列基板及其制造方法
【專利摘要】本發(fā)明公開了一種陣列基板及其制造方法，該制造方法包括：提供一基板；形成多個像素結構在顯示區(qū)域，至少一個像素結構的制造方法包括：在基板上依次形成圖案化第一金屬層、柵極絕緣層以及圖案化第二金屬層，其中，圖案化第一金屬層包括柵線和與柵線絕緣設置的浮動金屬圖案，圖案化第二金屬層包括數(shù)據(jù)線、源極和漏極，數(shù)據(jù)線經(jīng)由柵極絕緣層與浮動金屬圖案對應設置。本發(fā)明的陣列基板能夠增大對由干刻電漿轟擊第二金屬層所產(chǎn)生的靜電進行存儲的電容，防止由電容存儲能力不足而導致靜電擊穿。
【專利說明】陣列基板及其制造方法

【技術領域】
[0001] 本發(fā)明涉及液晶顯示器【技術領域】，尤其涉及一種陣列基板及其制造方法。

【背景技術】
[0002] 在薄膜晶體管液晶顯示器（TFT-LCD)的制造過程中，靜電放電（Electro-Static Discharge，ESD)保護一直是本領域中的重要課題之一。ESD保護觀念的產(chǎn)生，主要是因為 在對顯示器的基板表面進行一連串的工藝步驟（例如，干法蝕刻）時，會在基板上累積不 少靜電荷，這些靜電荷在累積至一定程度而隨意放電時，會破壞部分像素結構，造成顯示缺 陷，甚至造成整個顯示器損毀。
[0003] 在現(xiàn)有技術中，形成TFT陣列基板需要進行五道光掩膜。如圖1所示，基板分為顯 示區(qū)域和外圍區(qū)域，顯示區(qū)域包括作為薄膜晶體管的第I區(qū)和作為儲存電容的第II區(qū)。在 陣列基板的制作過程中，首先在基板上形成第一金屬層，并以第一道光掩模使其圖案化，形 成第I區(qū)的柵極11A和第II區(qū)的下電極（儲存電容的電極）11B。接著，形成絕緣層12后， 以第二道光掩模圖案化在第I區(qū)形成溝道層13和歐姆接觸層14。在形成第二金屬層后，以 第三道光掩模進行圖案化使第二金屬層形成漏極15,并對部分的歐姆接觸層14進行蝕刻 以漏出溝道層13。在上述結構上形成保護層17,并以第四道光掩模進行圖案化，形成過孔 (Via hole)以露出薄膜晶體管的部分漏極15。之后形成導電層，在以第五道光掩模圖案化 導電層，圖案化的導電層18而作為像素電極，使其透過過孔與漏極15電連接，并作為第II 區(qū)的上電極。經(jīng)上述步驟，即形成如圖1所示的結構。
[0004] 由上述制造過程可知，陣列基板中柵線和數(shù)據(jù)線一般都是單層金屬（Single metal)。且數(shù)據(jù)線為整個工藝制程的第三層，且為金屬層形成工藝的第二層。由于在第四 步驟中，即在蝕刻過孔的過程中，首先是將PV層蝕刻掉，這樣數(shù)據(jù)線所在金屬層會暴露在 干刻電漿（DRY plasma)中，在持續(xù)對絕緣層進行蝕刻的過程中，電漿會不斷轟擊數(shù)據(jù)線所 在金屬層，由此就會造成該金屬層持續(xù)積累靜電并很容易發(fā)生ESD現(xiàn)象，嚴重情況就會發(fā) 生擊穿現(xiàn)象，從而導致陣列基板報廢。
[0005] 因此，亟需提供一種解決方案，以降低在蝕刻過孔的過程中發(fā)生靜電擊穿的風險。


【發(fā)明內容】

[0006] 本發(fā)明所要解決的技術問題之一是需要提供一種陣列基板的制造方法，該方法能 夠能夠降低制造過程中發(fā)生靜電擊穿的風險。另外，本發(fā)明還提供了一種陣列基板。
[0007] 為了解決上述技術問題，本發(fā)明提供了一種陣列基板的制造方法，包括：提供一基 板，所述基板上具有顯示區(qū)域；形成多個像素結構在所述顯示區(qū)域，至少一個像素結構的制 造方法包括：在所述基板上依次形成圖案化第一金屬層、柵極絕緣層以及圖案化第二金屬 層，其中，所述圖案化第一金屬層包括柵線和與所述柵線絕緣設置的浮動金屬圖案，所述圖 案化第二金屬層包括數(shù)據(jù)線、源極和漏極，所述數(shù)據(jù)線經(jīng)由所述柵極絕緣層與所述浮動金 屬圖案對應設置；在所述圖案化第二金屬層上形成圖案化保護層，所述圖案化保護層上具 有露出部分漏極的過孔；在所述圖案化保護層上形成圖案化導電層而作為像素電極，所述 像素電極通過所述過孔與所述漏極電連接。
[0008] 在一個實施例中，所述浮動金屬圖案被設置為垂直所述柵線方向且與所述柵線之 間存在間隔。
[0009] 在一個實施例中，所述浮動金屬圖案為矩形圖案時,所述浮動金屬圖案的寬度小 于或等于所述數(shù)據(jù)線的寬度。
[0010] 在一個實施例中，采用鉭、鑰鉭、鉻、鋁、鈦鋁鈦、鋁鑰、鑰鉭和鑰鎢中的任一種材料 制成所述浮動金屬圖案。
[0011] 根據(jù)本發(fā)明的另一方面，還提供了一種陣列基板，包括：基板，所述基板上具有顯 示區(qū)域；形成在所述顯示區(qū)域的多個像素結構，至少一個像素結構包括：圖案化第一金屬 層，所述圖案化第一金屬層包括柵線和與所述柵線絕緣設置的浮動金屬圖案；柵極絕緣層， 其設置在所述圖案化第一金屬層上；圖案化第二金屬層，其設置在所述柵極絕緣層上，所述 圖案化第二金屬層包括數(shù)據(jù)線、源極和漏極，所述數(shù)據(jù)線經(jīng)由所述柵極絕緣層與所述浮動 金屬圖案對應設置；圖案化保護層，其設置在所述圖案化第二金屬層上，且所述圖案化保護 層上具有露出部分漏極的過孔；圖案化導電層，其設置在所述圖案化保護層上，且作為像素 電極，所述像素電極通過所述過孔與所述漏極電連接。
[0012] 在一個實施例中，所述浮動金屬圖案垂直所述柵線方向且與所述柵線之間存在間 隔。
[0013] 在一個實施例中，所述浮動金屬圖案為矩形圖案時,所述浮動金屬圖案的寬度小 于或等于所述數(shù)據(jù)線的寬度。
[0014] 在一個實施例中，所述浮動金屬圖案采用鉭、鑰鉭、鉻、鋁、鈦鋁鈦、鋁鑰、鑰鉭和鑰 鶴中的任一種材料制成。
[0015] 與現(xiàn)有技術相比，本發(fā)明的一個或多個實施例可以具有如下優(yōu)點：
[0016] 由于本發(fā)明實施例的陣列基板在數(shù)據(jù)線的下方增設了浮動金屬圖案，進而間接增 加了數(shù)據(jù)線上的電容，因此能夠增大對由干刻電漿轟擊第二金屬層所產(chǎn)生的靜電進行存儲 的電容，防止由電容存儲能力不足而導致靜電擊穿。
[0017] 本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變 得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權利 要求書以及附圖中所特別指出的結構來實現(xiàn)和獲得。

【專利附圖】

【附圖說明】
[0018] 附圖用來提供對本發(fā)明的進一步理解，并且構成說明書的一部分，與本發(fā)明的實 施例共同用于解釋本發(fā)明，并不構成對本發(fā)明的限制。在附圖中：
[0019] 圖1是現(xiàn)有技術中陣列基板的截面圖；
[0020] 圖2是根據(jù)本發(fā)明一實施例的陣列基板的剖視圖；
[0021] 圖3A-圖3C是一系列俯視圖，顯示本發(fā)明優(yōu)選實施例的形成陣列基板的過程；
[0022] 圖4是根據(jù)本發(fā)明一實施例的陣列基板的制造方法的流程示意圖；
[0023] 圖5是圖3C中AA'線處的剖視圖。

【具體實施方式】
[0024] 為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，以下結合附圖對本發(fā)明作進一步 地詳細說明。
[0025] 圖2是根據(jù)本發(fā)明一實施例的陣列基板的概略剖視圖，該圖僅是粗略地顯示了本 發(fā)明實施例的陣列基板的結構以及各層結構之間的位置關系。如圖2所示，本發(fā)明實施例 的陣列基板包括如下結構：基板21，該基板上具有顯示區(qū)域；形成在該顯示區(qū)域的多個像 素結構，至少一個像素結構包括：圖案化第一金屬層22 ;設置在圖案化第一金屬層22的柵 極絕緣層23 ;設置在柵極絕緣層23上的圖案化第二金屬層24 ;設置在圖案化第二金屬層 24上的圖案化保護層25和設置在圖案化保護層25上的圖案化導電層26。
[0026] 如圖3A所示，圖案化第一金屬層包括柵線221和與柵線221絕緣設置的浮動金屬 圖案222。如圖3C所示，圖案化第二金屬層包括數(shù)據(jù)線241、源極242和漏極243,數(shù)據(jù)線 241通過柵極絕緣層23與浮動金屬圖案222對應設置（參考圖5)。圖案化保護層25上具 有露出部分漏極的過孔。圖案化導電層26作為像素電極，像素電極通過過孔與漏極243電 連接。
[0027] 鑒于【背景技術】的描述，在本發(fā)明實施例中，在圖案化第一金屬層22中特設了一浮 動金屬圖案222。浮動金屬圖案222單獨存在于玻璃基板上，不與其他導電性線路或導電性 元件接觸，與數(shù)據(jù)線241間隔一層絕緣層23。優(yōu)選地，浮動金屬圖案222被設置為垂直柵 線221方向且與柵線221之間存在間隔。另外，浮動金屬圖案222的大小也無特別限制，可 以根據(jù)實際需要來設計，但優(yōu)選地，為了更好地分擔干刻電漿轟擊所產(chǎn)生的靜電且不影響 透過率，浮動金屬圖案222能夠被數(shù)據(jù)線241經(jīng)由柵極絕緣層23而完全覆蓋（參考圖5)。 舉例而言，在浮動金屬圖案222為如圖3A所示的矩形圖案時，浮動金屬圖案222的寬度小 于或等于數(shù)據(jù)線241的寬度。
[0028] 浮動金屬圖案222的設置并不影響現(xiàn)有的工藝，僅在同一個工藝中增加一個金屬 圖案的制作即可。浮動金屬圖案222可以采用現(xiàn)有的光刻、刻蝕或沉積而得到。但較方便 的是使浮動金屬圖案222與柵線221以相同材料在制造柵線的工藝中得到。而且，優(yōu)選地， 浮動金屬圖案222采用鉭、鑰鉭、鉻、鋁、鈦鋁鈦、鋁鑰、鑰鉭和鑰鎢中的任一種材料制成。
[0029] 相比現(xiàn)有技術，由于在數(shù)據(jù)線241的下方增加了浮動金屬圖案222,進而間接增加 了數(shù)據(jù)線241上的電容，從而能夠增大對由干刻電漿轟擊第二金屬層所產(chǎn)生的靜電進行存 儲的電容，防止由電容存儲能力不足而導致靜電擊穿。而且，本發(fā)明實施例的設計簡單，沒 有復雜電路設計，僅利用該浮動金屬圖案222就可以達到靜電保護的目的，節(jié)省制作成本 和降低工藝制成的復雜度。
[0030] 圖4是根據(jù)本發(fā)明一實施例的陣列基板的制造方法的流程示意圖。如圖4所示， 該制造方法具體包括以下幾個步驟。
[0031] 步驟S410,提供一基板21。
[0032] 需要說明的是，該基板21具有顯示區(qū)域和外圍區(qū)域，其中，顯示區(qū)域包括作為薄 膜晶體管的區(qū)域和作為儲存電容的區(qū)域?；宓牟牧弦话銥橥腹猓ㄈ绮ＡА⑹⒒蝾愃撇?料）或不透光（如晶片、陶瓷或類似材料）等無機材料，也可以為塑料、橡膠等可撓性材料。 在本實施例中，基板21為玻璃基板。
[0033] 步驟S420,形成多個像素結構在該顯示區(qū)域。
[0034] 具體地，針對一個像素結構的制造，該步驟具體包括以下子步驟。
[0035] 子步驟S421，在該基板21上依次形成圖案化第一金屬層22、柵極絕緣層23以及 圖案化第二金屬層24。該圖案化第一金屬層22包括柵線221和與柵線221絕緣設置的浮 動金屬圖案222,該圖案化第二金屬層24包括數(shù)據(jù)線241、源極242和漏極243,數(shù)據(jù)線241 經(jīng)由柵極絕緣層23與浮動金屬圖案222對應設置。
[0036] 為了更好說明該子步驟，下面一邊參考圖3A-圖3C，一邊說明該步驟。
[0037] 圖3A-圖3C是一系列俯視圖，顯示本發(fā)明優(yōu)選實施例的形成陣列基板的流程。需 要說明的是圖3A-圖3C只顯示了形成陣列基板的薄膜晶體管的流程中的前三道工序。
[0038] 首先，利用濺射鍍膜法在玻璃基板的整個表面上沉積第一層金屬層，然后，利用第 一道光刻技術圖案化第一金屬層。第一金屬層可選用鉭、鑰鉭、鉻、鋁、鈦鋁鈦、鋁鑰、鑰鉭和 鑰鎢中的任一種材料。
[0039] 在對第一層金屬層圖案進行光刻時，具體包括以下操作：首先對蒸鍍有金屬層的 玻璃基板進行洗凈，而后在其上涂布對紫外線感光的光刻膠。為使光刻膠硬化，則在一定溫 度下進行預烘烤。下一步，在光刻膠上方放置掩膜板，并用紫外線照射。在紫外線照射過程 中，掩膜板上有圖像的部分不能透過紫外線，未受到照射的光刻膠變硬。另一方面，掩膜板 上無圖形的部分透過紫外線，被照射的光刻膠變軟。下一步，為了去除光刻膠，需要在顯像 液中浸泡以去除光刻膠的軟化部分。而后，再次烘烤使構成圖形的光刻膠堅固化。接著，為 了去除不需要的金屬膜部分，需要在蝕刻液中處理（濕式刻蝕），或者利用減壓氣體放電的 放電氣體進行處理（干式刻蝕）。最后，為了得到最終的圖形，需要將不需要的光刻膠去除， 去除方法可以采用濕式剝離、干式剝離方法等。
[0040] 這樣，經(jīng)過上述步驟得到如圖3A所示的圖案化第一金屬層，該圖案化第一金屬層 包括包括浮動金屬圖案222和柵線221。由于浮動金屬圖案222與柵線221在同一工藝中 制成，因此雖然增設了金屬圖案，但是沒有額外增加其他制造步驟。
[0041] 接著，在上述結構上形成柵極絕緣層。柵極絕緣層可為有機材料，例如有機硅化 物，或為無機材料如氮化硅、氧化硅、氮氧化硅等。之后在柵極絕緣層上形成溝道層和歐姆 接觸層，溝道層一般為半導體層如非晶硅、多晶硅、微晶硅或單晶硅等材料。形成方式可以 為化學氣相沉積（CVD)、等離子增強化學氣相沉積（PECVD)、快熱式化學氣相沉積（RTCVD)、 超高真空化學氣相沉積（UHV/CVD)或分子束外延成長法（MBE)。歐姆接觸層一般為摻雜硅， 可視情況需要選擇η型或p性摻雜。形成的歐姆接觸層和溝道層為圖3B所示的硅島231。 [0042] 然后，以濺射或其他物理氣相沉積形成第二金屬層，并采用上述光刻技術圖案化 第二金屬層。
[0043] 第二金屬層可為金屬、合金等材料，可選用鉭、鑰鉭、鉻、鋁、鈦鋁鈦、鋁鑰、鑰鉭和 鑰鎢中的任一種材料。具體光刻步驟不再贅述，最終得到的圖案化第二金屬層包括薄膜晶 體管的源極242和漏極243以及數(shù)據(jù)線241，數(shù)據(jù)線241對應浮動金屬圖案222設置，由 于增加的浮動金屬圖案222沒有占用基板上的其他空間，因此在其發(fā)揮靜電保護作用的同 時，也不會由于其所占據(jù)的空間而降低像素結構的透過率。如圖3C所示，上述的數(shù)據(jù)線241 電連接薄膜晶體管的源極242。至此在該基板上已完成柵極線221、數(shù)據(jù)線241、薄膜晶體管 等結構。
[0044] 圖5是圖3C中ΑΑ'的截面圖，如圖5所示，數(shù)據(jù)線241通過絕緣層23與浮動金屬 222對應設置。相比現(xiàn)有技術，由于在數(shù)據(jù)線的下方增加了浮動金屬圖案，間接增加了數(shù)據(jù) 線上的電容，從而能夠增大對由干刻電漿轟擊第二金屬層所產(chǎn)生的靜電進行存儲的電容， 防止由電容存儲能力不足而導致靜電擊穿。而且，本發(fā)明實施例的設計簡單，沒有復雜電路 設計，但是仍可以達到靜電保護的目的。
[0045] 子步驟S422,在圖案化第二金屬層24上形成圖案化保護層25。該圖案化保護層 25上具有露出部分漏極的過孔。
[0046] -般，為了提高后面步驟形成的像素電極和過孔下的金屬層之間的電學連接特 性，需要對該層保護層進行充分的過刻處理。由于在數(shù)據(jù)線的下方增設了浮動金屬圖案，因 此在進行過孔刻蝕時，干刻電漿轟擊數(shù)據(jù)線所在金屬層所產(chǎn)生的靜電能夠被存儲至浮動金 屬圖案中，進而降低了靜電擊穿現(xiàn)象的產(chǎn)生。
[0047] 子步驟S423,在圖案化保護層上形成圖案化導電層而作為像素電極，該像素電極 通過子步驟S422形成的過孔與漏極電連接。
[0048] 值的一提的是，在本發(fā)明中，像素結構不限于如上所述的布局結構。其他采用本發(fā) 明的原理以提升降低靜電擊穿現(xiàn)象發(fā)生的布局方式或是架構都可以應用于本發(fā)明，例如具 有主像素區(qū)和次像素區(qū)的像素結構。
[〇〇49] 以上所述，僅為本發(fā)明的具體實施案例，本發(fā)明的保護范圍并不局限于此，任何熟 悉本技術的技術人員在本發(fā)明所述的技術規(guī)范內，對本發(fā)明的修改或替換，都應在本發(fā)明 的保護范圍之內。
【權利要求】
1. 一種陣列基板的制造方法，包括： 提供一基板，所述基板上具有顯示區(qū)域； 形成多個像素結構在所述顯示區(qū)域，至少一個像素結構的制造方法包括： 在所述基板上依次形成圖案化第一金屬層、柵極絕緣層以及圖案化第二金屬層，其中， 所述圖案化第一金屬層包括柵線和與所述柵線絕緣設置的浮動金屬圖案，所述圖案化第二 金屬層包括數(shù)據(jù)線、源極和漏極，所述數(shù)據(jù)線經(jīng)由所述柵極絕緣層與所述浮動金屬圖案對 應設置； 在所述圖案化第二金屬層上形成圖案化保護層，所述圖案化保護層上具有露出部分漏 極的過孔； 在所述圖案化保護層上形成圖案化導電層而作為像素電極，所述像素電極通過所述過 孔與所述漏極電連接。
2. 根據(jù)權利要求1所述的制造方法，其中，所述浮動金屬圖案被設置為垂直所述柵線 方向且與所述柵線之間存在間隔。
3. 根據(jù)權利要求1或2所述的制造方法，其中，所述浮動金屬圖案為矩形圖案時，所述 浮動金屬圖案的寬度小于或等于所述數(shù)據(jù)線的寬度。
4. 根據(jù)權利要求1所述的制造方法，其中，采用鉭、鑰鉭、鉻、鋁、鈦鋁鈦、鋁鑰、鑰鉭和 鑰鎢中的任一種材料制成所述浮動金屬圖案。
5. -種陣列基板，包括： 基板，所述基板上具有顯示區(qū)域； 形成在所述顯示區(qū)域的多個像素結構，至少一個像素結構包括： 圖案化第一金屬層，所述圖案化第一金屬層包括柵線和與所述柵線絕緣設置的浮動金 屬圖案； 柵極絕緣層，其設置在所述圖案化第一金屬層上； 圖案化第二金屬層，其設置在所述柵極絕緣層上，所述圖案化第二金屬層包括數(shù)據(jù)線、 源極和漏極，所述數(shù)據(jù)線經(jīng)由所述柵極絕緣層與所述浮動金屬圖案對應設置； 圖案化保護層，其設置在所述圖案化第二金屬層上，且所述圖案化保護層上具有露出 部分漏極的過孔； 圖案化導電層，其設置在所述圖案化保護層上，且作為像素電極，所述像素電極通過所 述過孔與所述漏極電連接。
6. 根據(jù)權利要求5所述的陣列基板，其中，所述浮動金屬圖案垂直所述柵線方向且與 所述柵線之間存在間隔。
7. 根據(jù)權利要求5或6所述的陣列基板，其中，所述浮動金屬圖案為矩形圖案時，所述 浮動金屬圖案的寬度小于或等于所述數(shù)據(jù)線的寬度。
8. 根據(jù)權利要求5所述的陣列基板，其中，所述浮動金屬圖案采用鉭、鑰鉭、鉻、鋁、鈦 鋁鈦、鋁鑰、鑰鉭和鑰鎢中的任一種材料制成。
【文檔編號】H01L21/77GK104064516SQ201410342978
【公開日】2014年9月24日 申請日期:2014年7月17日 優(yōu)先權日:2014年7月17日
【發(fā)明者】柴立 申請人:深圳市華星光電技術有限公司