攝像裝置及其制造方法
【專利摘要】本發(fā)明的攝像裝置具備：半導體層，具有第1面和所述第1面的相反側的第2面；設置在所述半導體層上的多個像素；電極，設置于所述第1面上，對所述多個像素各自的輸出進行控制；以及遮光膜，劃定所述多個像素的各個像素的邊界。在所述第2面上設置第1絕緣膜。所述第2絕緣膜與所述第1絕緣膜的上表面相接地設置，其在可見光區(qū)域的折射率小于所述第1絕緣膜。所述遮光膜的一端位于所述第2絕緣膜中，或者與所述第2絕緣膜的、同所述第1絕緣膜相接的面的相反側的面處于同一水平，另一端位于所述半導體層中。
【專利說明】攝像裝置及其制造方法
[0001](相關文獻的引用)
[0002]本申請以2013年6月26日在先申請的日本專利申請2013-134280號為基礎并要求其優(yōu)先權，該文件中的全部內容通過引用而包含在此。

【技術領域】
[0003]本發(fā)明涉及攝像裝置及其制造方法。

【背景技術】
[0004]CCD (Charge Coupled Device)、CMOS 圖像傳感器(Complimentary Metal OxideSmiconductor image sensor)等攝像裝置,具備進行光電變換的多個像素和輸出將各個像素的輸出匯總的圖像信號的電路部。攝像裝置包括2種類型，一種是在I個芯片面上設置像素和電路部雙方的表面照射型器件，另一種是在表面?zhèn)仍O置電路部而在背面?zhèn)仍O置像素的背面照射型器件。其中，背面照射型器件在受光面上不設置電路部，所以容易實現像素的高密度化而靈敏度高。但是，在背面入射型器件中，容易發(fā)生相鄰像素間的混色(串擾)。于是，要求抑制了像素間的串擾的高性能的攝像裝置。


【發(fā)明內容】

[0005]本發(fā)明提供一種能夠抑制光靈敏度的偏差的攝像裝置及其制造方法。
[0006]本發(fā)明的攝像裝置具備:半導體層，具有第I面和所述第I面的相反側的第2面；多個像素，設置于所述半導體層，對入射到所述半導體的光進行檢測；電極，設置于所述第I面，對所述多個像素各自的輸出進行控制；以及遮光膜，劃定所述多個像素的各個像素的邊界。在所述半導體層的所述第2面之上設置有第I絕緣膜和第2絕緣膜。所述第I絕緣膜設置于所述半導體層之上。第2絕緣膜與所述第I絕緣膜相接地設置于所述第I絕緣膜之上，所述第2絕緣膜在可見光區(qū)域的折射率小于所述第I絕緣膜。所述遮光膜的一端位于所述第2絕緣膜中，或者與所述第2絕緣膜的、同所述第I絕緣膜接觸的面的相反側的面處于同一水平，所述遮光膜的另一端位于所述半導體層中。
[0007]發(fā)明的效果:
[0008]本發(fā)明提供一種能夠抑制光靈敏度的偏差的攝像裝置及其制造方法。

【專利附圖】

【附圖說明】
[0009]圖1(a)?圖1(b)是表示實施方式的攝像裝置的示意圖。
[0010]圖2(a)?圖2(b)是表示實施方式的攝像裝置的制造過程的示意剖視圖。
[0011]圖3(a)?圖3(b)是接著圖2(b)表示制造過程的示意剖視圖。
[0012]圖4(a)?圖4(b)是接著圖3(b)表不制造過程的不意首I]視圖。
[0013]圖5是接著圖4(b)表示制造過程的示意剖視圖。
[0014]圖6(a)?圖6(c)是表示實施方式的變形例的攝像裝置的示意剖視圖。

【具體實施方式】
[0015]下面參照附圖來說明實施方式。對附圖中的同一部分賦予同一符號并適當省略詳細說明，對不同的部分進行說明。另外，附圖是示意地或者概念性地表示的，各部分的厚度與寬度的關系、部分之間的大小的比率等并不一定與實物相同。另外，即使在表示相同部分的情況下，根據附圖的不同，有時相互的尺寸或比例也有所不同。
[0016]圖1是表示實施方式的攝像裝置I的示意圖。圖1(a)表示攝像裝置I的部分截面。圖1(b)表示沿著圖1(a)所示的A-A線的截面。
[0017]攝像裝置I具備半導體層10、設置于半導體層10的多個像素20、以及對像素20的輸出進行控制的電極30。半導體層10是例如硅層，其導電型是P型。像素20檢測入射到半導體層10的光。
[0018]如圖1(a)所示，半導體層10具備第I面1a和第I面的相反側的第2面10b。在第I面1a上設置有對多個像素20各自的輸出進行控制的電極30。在半導體層10與電極30之間設置有絕緣膜33。
[0019]在第2面1b上設置有第I絕緣膜(以下稱為絕緣膜40)和第2絕緣膜(以下稱為絕緣膜41)。絕緣膜41在絕緣膜40之上與絕緣膜40相接地設置。另外，絕緣膜41在可見光區(qū)域(例如波長400nm?650nm的范圍)的折射率小于絕緣膜40。
[0020]此外，攝像裝置I具備遮光膜60，該遮光膜60劃定多個像素20的各個像素的邊界。遮光膜60沿著從第2面1b朝向第I面1a的方向延伸。而且,遮光膜60的一端60a與絕緣膜41的、同絕緣膜40接觸的面的相反側的面處于同一水平，另一端60b位于半導體層10之中。
[0021]另外，在絕緣膜41和設置于絕緣膜41上的平坦化膜51由相同的材料構成而成為一體化的絕緣膜50的情況下，遮光膜60的一端60a位于絕緣膜50之中。
[0022]接著，參照圖1(a)及圖1(b)，詳細說明攝像裝置I。在以下的說明中，以半導體層10的導電型為P型進行說明，但不限于此。也就是說，半導體層10也可以是η型。
[0023]如圖1(a)所示，在半導體層10的內部設置有多個受光部13。受光部13的導電型是與半導體層10不同的η型。受光部13將入射到半導體層10的光吸收而產生光載體。
[0024]如圖1 (b)所示，受光部13分別被像素分離部1f包圍，I個像素20包含I個受光部13。像素分離部1f是半導體層10的一部分，其導電型為P型。
[0025]在半導體層10的第I面1a側，在與各個像素20對應的部分選擇性地設置有P+層19(第I半導體區(qū)域)。P+層19含有比半導體層10更高濃度的P型雜質。而且，在P+層19與受光部13之間設置有n+層17 (第2半導體區(qū)域)。n+層17含有比受光部13更高濃度的η型雜質。
[0026]如圖1 (a)所示，n+層17的一部分延伸到第I面10a，隔著絕緣膜33與電極30相對。此外，在與n+層17的延伸部17a鄰接的位置設置有P層15。P層15例如含有比半導體層10更高濃度、且比P+層19更低濃度的P型雜質。另外，P層15隔著絕緣膜33與電極30相對。
[0027]例如，對電極30施加正的柵極偏壓時，在P層15與絕緣膜33的界面形成反轉通道。然后，在受光部13中進行了光電變換的光載體經由該反轉通道及未圖示的源極漏極區(qū)域而作為光電流輸出。
[0028]另一方面，在第2面1b側，在半導體層10上隔著絕緣膜21設置有絕緣膜40及絕緣膜41。絕緣膜21是鈍化膜，直接設置在半導體層10上。絕緣膜21是例如硅氧化膜(S12)。
[0029]作為絕緣膜21，能夠使用氧化鉿(HfO2)膜或氧化鉿與硅氧化膜的層疊膜(HfO2/S12)。這些膜具有固定電荷，所以能夠控制半導體層10與絕緣膜21之間的界面電位。由此,例如能夠降低像素20的暗電流。
[0030]絕緣膜40是設置在絕緣膜21上的防反射膜。例如，絕緣膜40的折射率在可見光區(qū)域具有半導體層10的折射率和絕緣膜41的折射率之間的值。而且，降低絕緣膜40與半導體層10之間的入射光的反射。
[0031]例如，在絕緣膜41使用硅氧化膜的情況下，絕緣膜40含有氮化硅(SiN)、氧化鉭(TaO)及氧化鈦(T1)中的至少一個。硅氧化膜的折射率是1.5(光波長633nm)。相對于此，硅氮化膜的折射率為1.8，氧化鉭膜的折射率為2.1，氧化鈦膜的折射率為2.6。
[0032]絕緣膜40能夠使用單層膜或者多層膜。而且，絕緣膜40的折射率(或者等效折射率)比直接設置于其上的絕緣膜41的折射率高。
[0033]如圖1 (a)所示，在絕緣膜41上，隔著平坦化膜51設置有濾色片53及微透鏡55。平坦化膜51緩和絕緣膜41的表面的凹凸。另外，其折射率小于絕緣膜40的折射率。平坦化膜51能夠使用例如硅氧化膜。
[0034]濾色片及微透鏡55按每個像素設置。也就是說，微透鏡55將入射到各像素的光集光而有效地入射到受光部13。濾色片按每個像素選擇入射光的波長。
[0035]攝像裝置I還具備劃定各像素的邊界的遮光膜60。遮光膜60貫穿絕緣膜41、40及21貫穿，延伸到半導體層10的內部。
[0036]如圖1(b)所示，遮光膜60以柵格狀設置于像素分離部1f的內部。而且，遮光膜60抑制入射到像素20中的光向相鄰像素的泄漏。也就是說，遮光膜60將像素20的入射光吸收或反射。
[0037]遮光膜60例如能夠使用導電膜。例如，能夠使用含有硅(Si)、鎢(W)及鋁(Al)之中的至少I個的導電膜。
[0038]另外，遮光膜60優(yōu)選可見光區(qū)域的反射率高。由此，能夠增加入射到受光部13的光，提高像素20的光靈敏度。從這一觀點出發(fā)，作為遮光膜60，優(yōu)選使用例如鋁。另外，作為遮光膜60,也可以使用將可見光反射的多層電介質膜。
[0039]接著，參照圖2?圖5，說明攝像裝置I的制造方法。圖2 (a)?圖5是表示實施方式的攝像裝置I的制造過程的示意剖視圖。
[0040]首先，準備設置有多個像素和電路部的晶片90。像素20包括受光部13、p層15、n+層17及P+層19。在半導體層10的第I面1a上設置有作為電路部的一部分的絕緣膜33及電極30。另外，電路部被絕緣膜37覆蓋而被保護。
[0041]另一方面，在半導體層10的第2面1b上依次層疊有絕緣膜21、40及41。絕緣膜41在可見光區(qū)域的折射率小于絕緣膜40在可見光區(qū)域的折射率。例如，作為絕緣膜40形成硅氮化膜，在其上作為絕緣膜41形成硅氧化膜。絕緣膜40也可以是氧化鉭膜或氧化鈦膜。這些絕緣膜能夠使用例如濺射法形成。
[0042]接著，如圖2(a)所示，形成劃定多個像素20的各個像素的邊界的溝道61。具體地講，在半導體層10的第2面1b側形成未圖示的蝕刻掩模，使用RIE法選擇性地對絕緣膜41、40及21和半導體層10進行蝕刻。蝕刻掩模能夠使用包含例如厚度200納米(nm)的硅氧化膜和厚度50nm的硅氮化膜的硬掩模。
[0043]溝道61沿著從第I面1b朝向第I面1a的方向形成，貫通絕緣膜41、絕緣膜40及絕緣膜21，延伸到半導體層10之中。溝道61設置于相鄰的受光部13之間的像素分離部1f。另外，在設有多個像素20的像素部80 (參見圖5)的外側形成接觸溝道63。接觸溝道63在未圖示的部分與溝道61連通。
[0044]接著，如圖2(b)所示，形成覆蓋61及63的內部、及絕緣膜41的上表面的絕緣膜65 (第3絕緣膜)。使用例如ALD (Atomic Layer Deposit1n)法形成厚度1nm程度的娃氧化膜。
[0045]進而，在絕緣膜65上形成導電層67，該導電層67將溝道61及63的內部填埋，覆蓋半導體層10的第2面1b側。導電層67包括例如鎢(W)。
[0046]另外，導電層67不限于單層，也可以是多層。例如，導電層67也可以是包括形成在絕緣膜65上的厚度5nm的氮化鈦(TiN)層和形成在氮化鈦層上的鎢層的多層結構。鎢層能夠使用例如CVD(Chemical Vapor Deposit1n)法形成。
[0047]接著，如圖3(a)所示，殘留將溝道61以及63的內部填埋的部分，去除將半導體層10的第2面1b側覆蓋的導電層67。使用例如CMP (Chemical Mechanical Polishing)法，對半導體層10的第2面1b側進行研磨。由此，能夠將覆蓋第2面1b的導電層67去除。
[0048]在上述過程中，例如將CMP的條件設定成，在去除了導電層67之后，在絕緣膜41上停止研磨停止、或者減慢絕緣膜41的研磨速度。也就是說,在研磨后,在絕緣膜40上殘留絕緣膜41。其結果，在去除導電層67的過程中，能夠防止絕緣膜40被研磨而導致其膜厚變化。而且，通過維持作為防反射膜的絕緣膜40的膜厚，能夠抑制像素20的靈敏度下降。
[0049]如圖3(a)所示，在溝道61的內部形成遮光膜60。另外，在接觸溝道63的內部形成接觸部69。遮光膜60的溝道61的開口 61a側的一端60a與絕緣膜41的、同絕緣膜40接觸的面的相反側的面處于同一水平。
[0050]例如，考慮在晶片面內的CMP的研磨量的分布，研磨后的絕緣膜41的厚度優(yōu)選為50納米(nm)以上。由此，能夠避免絕緣膜40的研磨。也就是說，遮光膜60的一端60a與絕緣膜40的上表面(絕緣膜40與絕緣膜41的界面)之間的間隔優(yōu)選為50nm以上。
[0051]接著,如圖3(b)所示,在絕緣膜41及遮光膜60上形成絕緣膜43。絕緣膜43是例如厚度300nm左右的硅氧化膜。
[0052]接著，如圖4(a)所示，從絕緣膜43的上表面形成與接觸部69連通的開口 71。例如，對絕緣膜43及絕緣膜41進行蝕刻，使接觸部69的端部69a在開口 71的底面露出。
[0053]例如，相對于絕緣膜43的膜厚300nm，進行40%的過蝕刻。其結果，CMP之后殘留在絕緣膜40上的絕緣膜41通過蝕刻而被去除,下層的絕緣膜40露出。絕緣膜40的一部分也被蝕刻，但由于其初始膜厚為例如50nm，所以不會被完全去除。
[0054]接著，如圖4(b)所示，形成將開口 71的內表面覆蓋的布線73，與接觸部69電連接。布線73是例如鋁布線，將接觸部69與未圖示的控制電路之間電連接。
[0055]遮光膜60和接觸部69形成在相互連通的溝道61及63的內部。因此，遮光膜60與接觸部69電連接。也就是說，通過布線73及接觸部69對遮光膜60施加控制偏壓。例如，相對于像素20，將遮光膜60設為負電位，從而能夠降低各個像素20的暗電流。
[0056]在該例中，形成與遮光膜60電連接的接觸部69，但本發(fā)明不限于此。例如，在將像素分離部1f設為高雜質濃度的P+層的情況下(半導體層10的雜質濃度高的情況下、或者離子注入高濃度的P型雜質而形成的情況下)，也可以不設置接觸部69。
[0057]接著,如圖5所示,在絕緣膜43上形成絕緣膜45。如該圖所示,絕緣膜45也被埋入到開口 71的內部，將布線73覆蓋。此外，在絕緣膜45上形成絕緣膜47。絕緣膜45是例如娃氧化膜，絕緣膜47是例如娃氮化膜。另外，絕緣膜43及絕緣膜45例如作為層間絕緣膜發(fā)揮作用。
[0058]接著，在設置有多個像素20的像素部80上，將絕緣膜47、絕緣膜45及絕緣膜43去除。此時，優(yōu)選為在絕緣膜40上，例如以折射率小于絕緣膜40的硅氧化膜殘留50nm以上的方式對絕緣膜43進行蝕刻。
[0059]例如，將絕緣膜43完全去除時，遮光膜60露出。而且，在組裝等工序中，有時遮光膜60中含有的金屬異常氧化而出現體積膨脹的情況。另外，在去除絕緣膜43的過程中，若絕緣膜41被過蝕刻，則作為防反射膜的絕緣膜40也被蝕刻，其膜厚改變。其結果，對入射光的反射率變高，像素20的靈敏度降低。
[0060]這種像素20的靈敏度劣化，比起作為絕緣膜40使用硅氮化膜的情況，在使用氧化鉭膜或氧化鈦膜的情況下更加顯著。也就是說，氧化鉭膜及氧化鈦膜的蝕刻速度與硅氧化膜的蝕刻速度之差小于硅氮化膜的蝕刻速度與硅氧化膜的蝕刻速度之差。因此，在絕緣膜40使用氧化鉭膜或氧化鈦膜的情況下，在絕緣膜40上殘留的硅氧化膜的效果更加顯著。
[0061]另一方面，在絕緣膜40上殘留的硅氧化膜的偏差可能會給像素20的靈敏度帶來影響。但是，硅氧化膜的偏差的影響遠遠小于絕緣膜40的膜厚變化給像素20的靈敏度帶來的影響。
[0062]像這樣，在像素部80中，在去除絕緣膜47、絕緣膜45及絕緣膜43時，優(yōu)選為折射率比絕緣膜40低的膜在絕緣膜40上以50nm以上的厚度殘留。
[0063]接著，在像素部80上依次形成平坦化膜51、濾色片53及微透鏡55，完成攝像裝置
1
[0064]由此，能夠實現攝像裝置1，該攝像裝置I具備防止相鄰的像素間的混色的遮光膜60，并且抑制了各像素20的光靈敏度的偏差。
[0065]例如，在上述結構中，絕緣膜41、絕緣膜43及平坦化膜51能夠包含可見光區(qū)域的折射率比絕緣膜40低的同一材料而形成。而且，作為最終一體化的絕緣膜50設置這些膜。其結果，遮光膜60的一端位于設置在絕緣膜40上的絕緣膜50之中。
[0066]圖6是表示實施方式的變形例的攝像裝置2的示意剖視圖。圖6(a)是表示攝像裝置2的部分截面的示意圖。圖6(b)是沿著圖6(a)所示的B-B線的剖視圖。另外，在圖6(a)中，省略了平坦化膜51、濾色片53及微透鏡55。
[0067]如圖6(a)所示，攝像裝置2具備半導體層10、設置在半導體層10上的多個像素20、以及設置于半導體層10的第I面1a側并對像素20的輸出進行控制的電極30。另外，在第I面1a的相反側的第2面1b上設置有絕緣膜40和絕緣膜41。絕緣膜41在絕緣膜40上與絕緣膜40相接地設置。另外，絕緣膜41在可見光區(qū)域(例如波長400nm?650nm的范圍)的折射率小于絕緣膜40。
[0068]此外，攝像裝置2具備劃定多個像素20的各個像素的邊界的遮光膜60和接觸部81。
[0069]遮光膜60設置在沿著從第2面1b朝向第I面1a的方向延伸的溝道61的內部。遮光膜60的一端60a與絕緣膜41的、同絕緣膜40接觸的面的相反側的面處于相同的水平，或者遮光膜60的一端60a位于包括絕緣膜41的絕緣膜50之中(參見圖1)，遮光膜60的另一端60b位于半導體層10之中。
[0070]另一方面，接觸部81設置于與溝道61連通的接觸溝道64的內部。接觸溝道64的寬度比劃定像素20的邊界的溝道61的寬度大。
[0071]接觸部81具有與第2面1b平行的接觸面81a。而且，與接觸部81相接地設置的布線79在接觸面81a的外緣的內側與接觸部81接觸。
[0072]圖6(b)及圖6(c)表示接觸部81和設置在絕緣膜43上的開口 77及78的關系。設置在開口 77及開口 78的內部的布線79在其底面與接觸部81接觸。
[0073]如圖6(b)所示，開口 77是圓形。另一方面，圖6(c)所示的開口 78是長方形。開口的形狀任意，可以使用任意形狀。另外，為了防止形成開口時的加工不良引起的接觸部81與布線79之間的導通不良，優(yōu)選設置多個開口。
[0074]開口 77及78被設置成分別與接觸面81a的外緣的內側連通。也就是說，接觸部81的寬度W1比開口 77及78的寬度W2大。W1與W2之差優(yōu)選為，例如考慮光刻中的對準偏差來設定。也就是說，將W1及W2的尺寸設定成，絕緣膜40及絕緣膜21不會在開口 77及78的底面露出。例如，KrF步進曝光裝置(stepper)以及ArF步進曝光裝置的對準偏差分別為約40nm及25nm。因此，例如在使用KrF步進曝光裝置的情況下，將W1與W2之差設為80nm以上，在使用ArF步進曝光裝置的情況下，將W1與W2之差設為50nm以上即可。
[0075]在圖5中所示的例子中，開口 71的寬度比接觸部69寬。因此，在形成開口 71的過程中，將絕緣膜43過蝕刻時，絕緣膜40及絕緣膜21被去除，半導體層10有可能露出。而且，布線73在開口 71的底面處與半導體層10接觸，全部像素20成為同電位。其結果，像素20間不能夠分離，攝像裝置I有可能無法正常動作。
[0076]相對于此，在開口 77及78的底面，只有接觸部81露出。因此，即使將絕緣膜43過蝕刻，絕緣膜40及絕緣膜21也不會被蝕刻，不會使半導體層10露出。因此，例如可以將形成開口 77及78時的蝕刻時間設定得較長，能夠降低由未形成開口而引起的接觸不良的發(fā)生率。另外，在開口 77及78的形成時，還能夠同時形成需要長時間蝕刻的其他開口。由此，能夠簡化制造工序，實現工時及制造成本的削減。
[0077]以上說明了本發(fā)明的幾個實施方式，但這些實施方式是作為例子提示的，不意圖限定發(fā)明范圍。這些新的實施方式可以采用其他各種方式實施，在不脫離發(fā)明主旨的范圍內，能夠進行各種省略、置換、變更。這些實施方式及其變形也包括于發(fā)明范圍、主旨，并且包括于權利要求書中記載的發(fā)明及其等價范圍。
【權利要求】
1.一種攝像裝置，其特征在于，具備: 第I導電型的半導體層，具有第I面和所述第I面的相反側的第2面，該第I導電型的半導體層包括對從所述第2面?zhèn)热肷涞墓膺M行檢測的多個像素； 電極，設置于所述第I面，對所述多個像素各自的輸出進行控制； 第I絕緣膜，設置于所述第2面之上； 第2絕緣膜，與所述第I絕緣膜相接地設置于所述第I絕緣膜之上，該第2絕緣膜在可見光區(qū)域的折射率小于所述第I絕緣膜；以及 遮光膜，劃定所述多個像素的各個像素的邊界，所述遮光膜的一端位于所述第2絕緣膜中，或者與所述第2絕緣膜的、同所述第I絕緣膜相接的面的相反側的面處于同一水平，所述遮光膜的另一端位于所述半導體層中。
2.根據權利要求1所述的攝像裝置，其特征在于， 具有防反射膜，該防反射膜設置于所述第I面上，包括所述第I絕緣膜。
3.根據權利要求1所述的攝像裝置，其特征在于， 所述第I絕緣膜的折射率具有所述半導體層的折射率與所述第2絕緣膜的折射率之間的值。
4.根據權利要求1所述的攝像裝置，其特征在于， 所述一端與所述第I絕緣膜之間的間隔為50納米以上。
5.根據權利要求1所述的攝像裝置，其特征在于， 所述第I絕緣膜含有氮化硅、氧化鉭及氧化鈦之中的至少某一個。
6.根據權利要求1所述的攝像裝置，其特征在于， 所述第I絕緣膜含有氮化硅、氧化鉭及氧化鈦之中的至少某一個， 所述第2絕緣膜是硅氧化膜。
7.根據權利要求1所述的攝像裝置，其特征在于， 所述第I絕緣膜具有多層結構，其等效折射率大于所述第2絕緣膜的折射率。
8.根據權利要求1所述的攝像裝置，其特征在于， 還具備設置于所述半導體層與所述第I絕緣膜之間的鈍化膜。
9.根據權利要求8所述的攝像裝置，其特征在于， 所述鈍化膜包含硅氧化膜及氧化鉿膜的至少某一個。
10.根據權利要求1所述的攝像裝置，其特征在于， 還具備設置于所述第2絕緣膜上的平坦化膜。
11.根據權利要求10所述的攝像裝置，其特征在于， 還具備設置于所述平坦化膜之上的濾色片和設置于所述濾色片之上的微透鏡。
12.根據權利要求11所述的攝像裝置，其特征在于， 所述微透鏡按照每個所述像素設置。
13.根據權利要求1所述的攝像裝置，其特征在于， 所述半導體層包括與各個所述像素分別對應的受光部和包圍所述受光部的像素分離部， 所述受光部具有與第I導電型不同的第2導電型， 所述像素分離部具有第I導電型。
14.根據權利要求13所述的攝像裝置，其特征在于， 所述半導體層在所述第I面?zhèn)龋哂性谂c所述像素對應的部分選擇性地設置的第I導電型的第I半導體區(qū)域， 所述第I半導體區(qū)域包括比所述像素分離部濃度高的第I導電型雜質。
15.根據權利要求13所述的攝像裝置，其特征在于， 所述半導體層在所述第I半導體區(qū)域與所述受光部之間具有第2導電型的第2半導體區(qū)域， 所述第2半導體區(qū)域包括比所述受光部濃度高的第2導電型雜質。
16.根據權利要求13所述的攝像裝置，其特征在于， 所述遮光膜設置于所述像素分離部的內部。
17.根據權利要求1所述的攝像裝置，其特征在于， 所述遮光膜具有導電性，含有硅、鎢及鋁之中的至少一個。
18.一種攝像裝置的制造方法，其特征在于，具備: 在形成有多個像素的半導體層之上形成第I絕緣膜的工序； 在所述第I絕緣膜之上形成可見光區(qū)域的折射率比所述第I絕緣膜小的第2絕緣膜的工序； 形成溝道的工序，所述溝道劃定所述多個像素的各個像素的邊界，貫穿所述第2絕緣膜及所述第I絕緣膜并延伸到所述半導體層中； 在所述溝道的內部及所述第2絕緣膜之上形成導電膜的工序；以及以使所述第2絕緣膜殘留在所述第I絕緣膜之上的方式，對形成于所述第2絕緣膜之上的所述導電膜進行研磨，形成將所述溝道的內部填埋的、作為所述導電膜的一部分的遮光膜的工序。
19.根據權利要求18所述的攝像裝置的制造方法，其特征在于， 所述遮光膜包含設置于所述半導體層側的氮化鈦層和設置于所述氮化鈦層上的鎢層。
20.根據權利要求18所述的攝像裝置的制造方法，其特征在于， 所述導電膜包含在所述溝道的內表面及所述第2絕緣膜上形成的氮化鈦層和在所述氮化鈦層上形成的鎢層。
【文檔編號】H01L27/146GK104253137SQ201410298661
【公開日】2014年12月31日 申請日期:2014年6月26日 優(yōu)先權日:2013年6月26日
【發(fā)明者】福水裕之, 南孝明, 江田健太郎, 用正武 申請人:株式會社東芝