具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺led器件及其制備方法
【專利摘要】本發(fā)明公開了一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件及其制備方法，包括硅襯底、埋層氧化物和橫向P-I-N結(jié)構(gòu)的鍺膜，所述硅襯底為體硅材料襯底，所述埋層氧化物層為二氧化硅層，所述P-I-N結(jié)構(gòu)鍺膜內(nèi)P區(qū)摻雜雜質(zhì)為硼，所述P區(qū)通過熱擴散形成，所述熱擴散的烘烤溫度為200℃，時間為20分鐘，退火溫度為350℃，退火時間為30分鐘。本發(fā)明既能夠兼容CMOS工藝，又能夠通過調(diào)整氮化硅膜的結(jié)構(gòu)改變張應(yīng)力大小以實現(xiàn)鍺光源對不同波長光的需求，且具有較高的光電轉(zhuǎn)換效率，光穩(wěn)定性，加工簡單、方便，為實現(xiàn)片上光源提供一個具體的結(jié)構(gòu)和實施方案。
【專利說明】具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件及其制備方法。
【背景技術(shù)】
[0002]目前，硅光電子技術(shù)的光互連技術(shù)被認為是解決極大規(guī)模集成電路持續(xù)發(fā)展所面臨的互連瓶頸的理想方案。經(jīng)過Intel、IBM等半導(dǎo)體巨頭的不懈努力，硅光電子技術(shù)的諸多關(guān)鍵器件得以在集成電路平臺上實現(xiàn)，包括高速硅光調(diào)制器、探測器和波導(dǎo)元件都得到了突破。然而由于硅是間接帶隙材料導(dǎo)致難以實現(xiàn)直接發(fā)光，故片上光源沒有得到實現(xiàn)，這是硅光子技術(shù)一直以來所面臨的最大難題。
[0003]II1-V族和硅混合集成是比較有效的實現(xiàn)光源和無源器件結(jié)合的方案，但是II1-V族材料存在與娃加工平臺不兼容，特別是與CMOS (Complementary Metal OxideSemiconductor,互補金屬氧化物半導(dǎo)體)標準工藝平臺不兼容,存在II1-V族器件性能降低和加工成本高的問題。為實現(xiàn)材料自身的發(fā)光，有多種技術(shù)方案，包括采用硅納米團簇、多孔硅、摻鉺等手段，以上辦法也都受限于發(fā)光效率低或者發(fā)光性能不穩(wěn)定等因素，距離實用的片上光源仍有很大差距。鍺材料是一種能夠與集成電路工藝兼容的材料，鍺材料的高遷移率晶體管已經(jīng)在深亞微米集成電路技術(shù)中得到了廣泛的應(yīng)用，而鍺和鍺硅材料的光電探測器和光調(diào)制器同樣也得以在CMOS標準工藝平臺上得到實現(xiàn)，鍺同硅一樣，也是間接帶隙的半導(dǎo)體材料，然而鍺材料能夠通過引入張應(yīng)變實現(xiàn)向直接帶隙的轉(zhuǎn)變，研究表明大于2%的張應(yīng)變就能夠使鍺材料轉(zhuǎn)變?yōu)橥耆苯訋恫牧?，然而此時的帶隙對應(yīng)發(fā)光波長已經(jīng)達到幾個微米的量級，偏離了 1.55μπι的通信窗口。當引入適量的張應(yīng)變使帶隙發(fā)生轉(zhuǎn)變，而且將波長控制在通信波段時，帶隙不足以實現(xiàn)完全直接帶隙，此時需要采用N型重摻雜提高直接帶隙的電子能帶填充率，從而提高鍺材料的發(fā)光特性。
[0004]鍺的能帶調(diào)制被認為是最有可能實現(xiàn)片上激光的技術(shù)。如果能夠在鍺上實現(xiàn)CMOS兼容的片上激光，就能夠?qū)崿F(xiàn)完全的片上光互連，以光子而不是電子作為媒介在芯片之間和設(shè)備之間傳輸數(shù)據(jù)，既能發(fā)揮光互連速度快、帶寬大、無干擾、密度高、功耗低等優(yōu)點，同時又能充分利用微電子工藝成熟，高密度集成，高成品率，成本低廉等特點，鍺材料的片上激光將推動新一代高性能計算機，光通信設(shè)施和消費類電子產(chǎn)品的發(fā)展，具有廣闊的應(yīng)用和市場前景。
[0005]目前制備發(fā)光的鍺材料所采用的一般方法是CVD(化學(xué)氣相淀積)生長的方法。在硅或者SOI (絕緣體上的硅)上熱生長一層薄層的硅，然后再生長鍺，利用兩者的熱膨脹系數(shù)差異，在冷卻后自然產(chǎn)生張應(yīng)變，這種方法能夠在材料生長階段就引入張應(yīng)變，但是存在晶格失配，且應(yīng)變大小不能任意調(diào)節(jié)等局限性。
[0006]目前制備應(yīng)變鍺LED的研究仍處于初級階段，國內(nèi)外均有所發(fā)表的應(yīng)變鍺LED器件仍具有光電轉(zhuǎn)換效率低，光穩(wěn)定性不好等缺點，無法滿足片上光電集成系統(tǒng)對片上光源的要求。
【發(fā)明內(nèi)容】

[0007]本發(fā)明針對現(xiàn)有技術(shù)中采用各結(jié)構(gòu)的應(yīng)變鍺LED器件目前具有光電轉(zhuǎn)換效率低、光穩(wěn)定性差等缺點，仍無法滿足片上光電集成系統(tǒng)對光源的要求，提供了一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件及其制備方法。
[0008]為實現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案為:
[0009]一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件，包括硅襯底、埋層氧化物和橫向P-1-N結(jié)構(gòu)的鍺膜，所述硅襯底為體硅材料襯底，所述埋層氧化物層為二氧化硅層，所述P-1-N結(jié)構(gòu)鍺膜內(nèi)P區(qū)摻雜雜質(zhì)為硼，所述P區(qū)通過熱擴散形成，所述熱擴散的烘烤溫度為200°C，時間為20分鐘，退火溫度為350°C，退火時間為30分鐘，所述P_I_N結(jié)構(gòu)鍺膜內(nèi)N區(qū)摻雜雜質(zhì)為磷，所述N區(qū)通過熱擴散形成，所述熱擴散的烘烤溫度為200°C，時間為20分鐘，退火溫度為750°C，退火時間為退火15秒。
[0010]上述一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件通過以下制備方法，包括如下步驟:
[0011]S1、通過清洗、光刻、顯影和擴散等微電子工藝在絕緣體上鍺材料中制備P-1-N結(jié)構(gòu)，再利用氫氟酸去除絕緣體上鍺的埋層氧化物，得到P-1-N結(jié)構(gòu)的鍺膜；
[0012]S2、取一硅襯底，在表面處做出氧化層，并在襯底中心處刻蝕出略小于鍺膜的空洞；
[0013]S3、將步驟SI所得鍺膜覆蓋于空洞處，形成懸浮結(jié)構(gòu)；
[0014]S4、在步驟S3懸浮結(jié)構(gòu)上的鍺膜上方淀積氮化硅薄膜，使其產(chǎn)生張應(yīng)變；
[0015]S5、將步驟S4所得結(jié)構(gòu)倒置，在背面鏤空處再淀積氮化硅薄膜，使其產(chǎn)生張應(yīng)變；
[0016]S6、在步驟S5所得結(jié)構(gòu)的鍺膜兩側(cè)，采用金屬蒸發(fā)工藝制作電極，得到應(yīng)變鍺LED器件。
[0017]其中，所述SI步驟中采用氫氟酸溶液刻蝕氧化物。
[0018]其中，所述S2步驟中硅材料襯底采用氫氟酸刻蝕，空洞直徑大小略小于P-1-N結(jié)構(gòu)的鍺膜。
[0019]其中，所述S4和S5步驟中的氮化硅薄膜為適用于應(yīng)變鍺器件的高應(yīng)力薄膜，采用等離子體化學(xué)氣相淀積法(PECVD)生長，其工藝條件為:溫度為370°C，反應(yīng)腔壓強為1500m τ，功率為10W，SiH4/NH3為0.75，淀積時間為4Min，生長厚度為1306.6 A0
[0020]其中，所述S6步驟中的電極采用金屬蒸發(fā)工藝制作，所述電極的結(jié)構(gòu)從下至上依次為鈦、鋁和金，所述工藝條件為，所述鈦層厚度為20nm，生長速度為0.5A/S，所述鋁層厚度為130nm, 1nm內(nèi)生長速率為0.5A/S，1nm到130nm內(nèi)生長速度為0.7A/s,所述金層厚度為20nm，生長速度為0.5A/S。
[0021]本發(fā)明既能夠兼容CMOS工藝，又能夠通過調(diào)整氮化硅膜的結(jié)構(gòu)改變張應(yīng)力大小以實現(xiàn)鍺光源對不同波長光的需求，且具有較高的光電轉(zhuǎn)換效率，光穩(wěn)定性，加工簡單、方便，為實現(xiàn)片上光源提供一個具體的結(jié)構(gòu)和實施方案。
【專利附圖】

【附圖說明】
[0022]圖1為本發(fā)明實施例具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的結(jié)構(gòu)示意圖。
[0023]圖2為本發(fā)明實施例具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法中步驟SI的加工示意圖。
[0024]圖3為本發(fā)明實施例具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法中步驟S2的加工示意圖。
[0025]圖4為本發(fā)明實施例具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法中步驟S3的加工示意圖.[0026]圖5為本發(fā)明實施例具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法中步驟S4的加工示意圖。
[0027]圖6為本發(fā)明實施例具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法中步驟S5的加工示意圖。
[0028]圖7為本發(fā)明實施例具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法中步驟S6的加工示意圖。
【具體實施方式】
[0029]為了使本發(fā)明的目的及優(yōu)點更加清楚明白，以下結(jié)合實施例對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0030]如圖1所示，本發(fā)明實施例提供一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件，包括硅襯底、埋層氧化物和橫向P-1-N結(jié)構(gòu)的鍺膜，所述硅襯底為體硅材料襯底，所述埋層氧化物層為二氧化硅層，所述P-1-N結(jié)構(gòu)鍺膜內(nèi)P區(qū)摻雜雜質(zhì)為硼，所述P區(qū)通過熱擴散形成，所述熱擴散的烘烤溫度為200°C，時間為20分鐘，退火溫度為350°C，退火時間為30分鐘，所述P-1-N結(jié)構(gòu)鍺膜內(nèi)N區(qū)摻雜雜質(zhì)為磷，所述N區(qū)通過熱擴散形成，所述熱擴散的烘烤溫度為200°C，時間為20分鐘，退火溫度為750°C，退火時間為退火15秒。
[0031]如圖2-圖7所示，本發(fā)明實施例還提供了一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法，其特征在于，包括如下步驟:
[0032]S1、通過清洗、光刻、顯影和擴散等微電子工藝在絕緣體上鍺材料中制備P-1-N結(jié)構(gòu)，再利用氫氟酸去除絕緣體上鍺的埋層氧化物，得到P-1-N結(jié)構(gòu)的鍺膜；
[0033]S2、取一娃襯底,在表面處做出氧化層，并在襯底中心處刻蝕出略小于鍺膜的空洞；
[0034]S3、將步驟SI所得鍺膜覆蓋于空洞處，形成懸浮結(jié)構(gòu)；
[0035]S4、在步驟S3懸浮結(jié)構(gòu)上的鍺膜上方淀積氮化硅薄膜，使其產(chǎn)生張應(yīng)變；
[0036]S5、將步驟S4所得結(jié)構(gòu)倒置，在背面鏤空處再淀積氮化硅薄膜，使其產(chǎn)生張應(yīng)變；
[0037]S6、在步驟S5所得結(jié)構(gòu)的鍺膜兩側(cè)，采用金屬蒸發(fā)工藝制作電極，得到應(yīng)變鍺LED器件。
[0038]所述SI步驟中采用氫氟酸溶液刻蝕氧化物。
[0039]所述S2步驟中硅材料襯底采用氫氟酸刻蝕，空洞直徑大小略小于P-1-N結(jié)構(gòu)的鍺膜。
[0040]所述S4和S5步驟中的氮化硅薄膜為適用于應(yīng)變鍺器件的高應(yīng)力薄膜，采用等離子體化學(xué)氣相淀積法(PECVD)生長，其工藝條件為:溫度為370°C，反應(yīng)腔壓強為1500m τ，功率為10W, SiH4/NH3為0.75，淀積時間為4Min，生長厚度為1306.6 A0
[0041]所述S6步驟中的電極采用金屬蒸發(fā)工藝制作，所述電極的結(jié)構(gòu)從下至上依次為鈦、鋁和金，所述工藝條件為，所述鈦層厚度為20nm，生長速度為0.5人/S，所述鋁層厚度為130nm，10nm內(nèi)生長速率為0.5A/s，10nm到130nm內(nèi)生長速度為0.7A/s,所述金層厚度為20nm，生長速度為0.5A/S。
[0042]以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件，其特征在于，包括硅襯底、埋層氧化物和橫向P-1-N結(jié)構(gòu)的鍺膜，所述硅襯底為體硅材料襯底，所述埋層氧化物層為二氧化硅層，所述P-1-N結(jié)構(gòu)鍺膜內(nèi)P區(qū)摻雜雜質(zhì)為硼，所述P區(qū)通過熱擴散形成，所述熱擴散的烘烤溫度為200°C，時間為20分鐘，退火溫度為350°C，退火時間為30分鐘，所述P-1-N結(jié)構(gòu)鍺膜內(nèi)N區(qū)摻雜雜質(zhì)為磷，所述N區(qū)通過熱擴散形成，所述熱擴散的烘烤溫度為200°C，時間為20分鐘，退火溫度為750°C，退火時間為退火15秒。
2.一種具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法，其特征在于，包括如下步驟: 51、通過清洗、光刻、顯影和擴散等微電子工藝在絕緣體上鍺材料中制備P-1-N結(jié)構(gòu)，再利用氫氟酸去除絕緣體上鍺的埋層氧化物，得到P-1-N結(jié)構(gòu)的鍺膜； 52、取一硅襯底，在表面處做出氧化層，并在襯底中心處刻蝕出略小于鍺膜的空洞； 53、將步驟SI所得鍺膜覆蓋于空洞處，形成懸浮結(jié)構(gòu)； 54、在步驟S3懸浮結(jié)構(gòu)上的鍺膜上方淀積氮化硅薄膜，使其產(chǎn)生張應(yīng)變； 55、將步驟S4所得結(jié)構(gòu)倒置，在背面鏤空處再淀積氮化硅薄膜，使其產(chǎn)生張應(yīng)變； 56、在步驟S5所得結(jié)構(gòu)的鍺膜兩側(cè)，采用金屬蒸發(fā)工藝制作電極，得到應(yīng)變鍺LED器件。
3.根據(jù)權(quán)利要求2所述的具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法，其特征在于，所述SI步驟中采用氫氟酸溶液刻蝕氧化物。
4.根據(jù)權(quán)利要求2所述的具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法，其特征在于，所述S2步驟中硅材料襯底采用氫氟酸刻蝕，空洞直徑大小略小于P-1-N結(jié)構(gòu)的鍺膜。
5.根據(jù)權(quán)利要求2所述的具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法，其特征在于，所述S4和S5步驟中的氮化硅薄膜為適用于應(yīng)變鍺器件的高應(yīng)力薄膜，采用等離子體化學(xué)氣相淀積法生長，其工藝條件為:溫度為370°C，反應(yīng)腔壓強為1500m τ，功率為10W, SiH4/NH3為0.75，淀積時間為4Min，生長厚度為I 306.6 A0
6.根據(jù)權(quán)利要求2所述的具有懸浮結(jié)構(gòu)的氮化硅膜致應(yīng)變的鍺LED器件的制備方法，其特征在于，所述S6步驟中的電極采用金屬蒸發(fā)工藝制作，所述電極的結(jié)構(gòu)從下至上依次為鈦、鋁和金，所述工藝條件為，所述鈦層厚度為20nm，生長速度為0.5人/S，所述鋁層厚度為130nm, 1nm內(nèi)生長速率為0.5A/S，1nm到130hm內(nèi)生長速度為0.7A/S，所述金層厚度為20nm，生長速度為0.5A/S。
【文檔編號】H01L33/00GK104037275SQ201410273910
【公開日】2014年9月10日 申請日期:2014年6月14日 優(yōu)先權(quán)日:2014年6月14日
【發(fā)明者】舒斌, 陳景明, 張鶴鳴, 宣榮喜, 胡輝勇, 宋建軍, 魏璇 申請人:西安電子科技大學(xué)