一種用于虛擬柵極的氮化硅制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種用于虛擬柵極的氮化硅制備方法。
【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路(VLSI)和特大規(guī)模集成電路(ULSI)的飛速發(fā)展，M0S器件的尺寸不斷地減小。為增加器件的反應(yīng)速度、提高驅(qū)動(dòng)電流與存儲(chǔ)電容的容量，器件中柵氧化層的厚度不斷地降低。然而，隨之而來(lái)的兩個(gè)問(wèn)題成為了阻礙集成電路進(jìn)一步發(fā)展的重要因素:擊穿和漏電。當(dāng)技術(shù)節(jié)點(diǎn)到45納米以下，傳統(tǒng)的Poly/S1N Gate堆疊結(jié)構(gòu)已經(jīng)不能滿足器件的漏電要求，由于漏電過(guò)大導(dǎo)致器件無(wú)法正常工作。

【發(fā)明內(nèi)容】

[0003]針對(duì)現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種用于虛擬柵極的氮化硅制備方法，用于高K虛擬柵極，并且通過(guò)引入Ar+、Xe\ C\ F\ Si\ N\ N2\ Ge+或In +IMP來(lái)增加氮化硅的膜質(zhì)的疏松度，為后續(xù)的選擇性干法刻蝕提供更大的工藝窗口。
[0004]本發(fā)明采用如下技術(shù)方案:
[0005]—種用于虛擬柵極的氮化硅制備方法，所述方法包括:
[0006]步驟S1:提供一襯底，在所述襯底上形成虛擬氮化硅柵極；
[0007]步驟S2:根據(jù)所述虛擬氮化硅柵極，形成PM0S金屬柵極；
[0008]步驟S3:根據(jù)所述虛擬氮化硅柵極，形成NM0S金屬柵極。
[0009]優(yōu)選的，所述步驟S1具體包括:
[0010]步驟Slla:提供一具有隔離結(jié)構(gòu)、P阱區(qū)、N阱區(qū)的CMOS晶片；
[0011]步驟Sllb:對(duì)所述CMOS晶片進(jìn)行酸槽清洗后，生長(zhǎng)一層Si02層；
[0012]步驟Sllc:于所述Si02層上沉積高K介質(zhì)層，并于所述高K介質(zhì)層上采用原子層沉積方法沉積氮化物層；
[0013]步驟Slid:以光刻膠作為掩膜，保留所述P阱區(qū)和所述N阱區(qū)上方的氮化物層，并進(jìn)行側(cè)墻的沉積與刻蝕；
[0014]步驟Slle:對(duì)所述P阱區(qū)與所述N阱區(qū)進(jìn)行離子注入。
[0015]優(yōu)選的，所述原子層沉積的工藝溫度為350°C，工藝氣體為DCS和NH3。
[0016]優(yōu)選的，所述步驟S1具體包括:
[0017]步驟S12a:提供一具有隔離結(jié)構(gòu)、P阱區(qū)、N阱區(qū)的CMOS晶片；
[0018]步驟S12b:對(duì)所述CMOS晶片進(jìn)行酸槽清洗后，生長(zhǎng)一層Si02層；
[0019]步驟S12c:于所述Si02層上沉積高K介質(zhì)層，并于所述高K介質(zhì)層上采用原子層沉積方法沉積氮化物層；
[0020]步驟S12d:對(duì)所述氮化物層進(jìn)行離子第一注入，之后以光刻膠作為掩膜，保留所述P阱區(qū)和所述N阱區(qū)上方的氮化物層，并進(jìn)行側(cè)墻的沉積與刻蝕；
[0021]步驟S12e:對(duì)所述P阱區(qū)與所述N阱區(qū)進(jìn)行第二離子注入。
[0022]優(yōu)選的，所述原子層沉積的工藝溫度為450°C，工藝氣體為DCS和NH3。
[0023]優(yōu)選的，所述步驟S12d中的第一離子注入，注入源種為Ar+或Xe +、C+或F +或Si +或N+或N2+或Ge +或In+;其中，
[0024]進(jìn)行Ge+注入時(shí)注入能量為6Kev?60Kev，注入劑量為1E14?1E16，注入溫度為-100°c?25°C;進(jìn)行In+注入時(shí)注入能量為lOKev?60Kev，注入劑量為1E14?5E15，注入溫度為_(kāi)100°C?25°C;進(jìn)行Ar+注入時(shí)，注入能量為3.3Kev?50Kev，注入劑量為1E14?1E16，注入溫度為-100°C?25°C ;進(jìn)行Xe+注入時(shí)，注入能量為llKev?60Kev，注入劑量為1E14?5E15，注入溫度為-100°C?25°C ;進(jìn)行C+注入時(shí)，注入能量為IKev?15Kev，注入劑量為1E14?1E16，注入溫度為-100°C?25°C ;進(jìn)行F+注入時(shí)，注入能量為1.6Kev?24Kev，注入劑量為1E14?5E15，注入溫度為-100°C?25°C ;進(jìn)行Si+注入時(shí)，注入能量為IKev?25Kev，注入劑量為1E14?1E16，注入溫度為_(kāi)100°C?25°C ;進(jìn)行N+注入時(shí)，注入能量為IKev?15Kev，注入劑量為1E14?1E16，注入溫度為_(kāi)100°C?25°C ;進(jìn)行N2+注入時(shí)，注入能量為2Kev?30Kev，注入劑量為1E14?5E15，注入溫度為_(kāi)100°C?25°C。
[0025]優(yōu)選的，所述步驟S2具體包括:
[0026]步驟S21:經(jīng)過(guò)鎳金屬硅化物工藝，形成源漏處的NiSi ；
[0027]步驟S22:沉積ILD介質(zhì)層，再通過(guò)化學(xué)機(jī)械拋光工藝的研磨至氮化物柵極露出；
[0028]步驟S23:使用所述光刻膠作為掩模，以保護(hù)所述NM0S處的氮化物，經(jīng)過(guò)干法刻蝕，去除PM0S處的虛擬氮化硅柵，之后使用酸槽去除剩余的氮化硅；
[0029]步驟S24:依次沉積功函數(shù)金屬層、金屬阻擋層和金屬層，形成所述PM0S金屬柵極；
[0030]步驟S25:使用化學(xué)機(jī)械拋光工藝研磨至NM0S氮化硅柵極露出。
[0031 ] 優(yōu)選的，所述步驟S23中干法刻蝕的工藝氣體為CH3F和/或02和/或HelOOsccm，工藝溫度 60°C。
[0032]優(yōu)選的，所述步驟S3具體包括:
[0033]步驟S31:使用所述光刻膠為掩模，保護(hù)所述PM0S處的金屬柵，經(jīng)過(guò)干法刻蝕，去除所述NM0S處的虛擬氮化硅柵，之后使用所述酸槽去除殘余的氮化硅；
[0034]步驟S32:依次沉積所述功函數(shù)金屬層、金屬阻擋層和金屬層，形成NM0S金屬柵極；
[0035]步驟S33:通過(guò)化學(xué)機(jī)械拋光工藝研磨至所述ILD介質(zhì)層。
[0036]優(yōu)選的，所述步驟S31中的干法刻蝕的工藝氣體為CH3F和/或02和/或He 100，工藝溫度60 °C。
[0037]本發(fā)明的有益效果是:
[0038]本發(fā)明提供氮化硅膜來(lái)取代傳統(tǒng)的虛擬柵極的多晶硅，用于高K虛擬柵極。氮化硅的晶粒尺寸比非晶硅的小，具有良好的表面平整性，能夠改善用于沉積高K金屬柵的溝槽的側(cè)壁的平整度。另外，通過(guò)Ar+、Xe\ C\ F\ Si\ N\ N2\ Ge+或In +IMP來(lái)增加氮化硅膜的疏松度，由于改性后氮化硅膜具有更疏松的結(jié)構(gòu)，能夠給后續(xù)的選擇性干法刻蝕提供更大的工藝窗口。
【附圖說(shuō)明】
[0039]圖1為本發(fā)明中半導(dǎo)體襯底的結(jié)構(gòu)示意圖；
[0040]圖2為本發(fā)明離子注入后CMOS結(jié)構(gòu)示意圖；
[0041]圖3為本發(fā)明PM0S高K或金屬柵極形成后的CMOS結(jié)構(gòu)示意圖；
[0042]圖4為本發(fā)明NM0S高K或金屬柵極形成后的CMOS結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0043]需要說(shuō)明的是，在不沖突的情況下，下述技術(shù)方案，技術(shù)特征之間可以相互組合。
[0044]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的說(shuō)明:
[0045]實(shí)施例一
[0046]圖1為本發(fā)明中半導(dǎo)體襯底的結(jié)構(gòu)示意圖，如圖1所示，首先虛擬氮化硅柵極形成:使用具有隔離結(jié)構(gòu)、P阱和N阱結(jié)構(gòu)的CMOS晶片經(jīng)過(guò)酸槽清洗，然后生長(zhǎng)一層超薄二氧化硅(Si02)層，接著沉積一層高K (High K)介質(zhì)層；
[0047]之后沉積原子層沉積(ALD)氮化物(Nitride)，其工藝溫度為350°C，工藝氣體為DCS和NH3，使用光刻膠作為掩模，保留NM0S和PM0S的ALD Nitride ；
[0048]圖2為本發(fā)明離子注入后CMOS結(jié)構(gòu)示意圖，之后側(cè)墻沉積和刻蝕后，再進(jìn)行N+和P+等一系列離子注入，形成如圖2的CMOS結(jié)構(gòu)。形成虛擬氮化硅柵極后，形成PM0S高K或金屬柵極(Metal Gate):主要步驟如下:經(jīng)過(guò)鎳金屬娃化物(Nickel Salicide)工藝，形成源漏處的硅化鎳NiSi ;沉積ILD介質(zhì)層，再通過(guò)CMP研磨至金屬硅化物(NitrideO柵極露出；使用光刻膠作為掩模，保護(hù)NM0S處的Nitride，經(jīng)過(guò)干法刻蝕，其工藝氣體及所對(duì)應(yīng)的工藝氣體含量為CH3F 250sccm，02250sccm, He lOOsccm,工藝溫度60°C，去除PM0S處的虛擬氮化硅柵，然后使用酸槽去除殘余的氮化硅；然后依次沉積功函數(shù)金屬層、金屬阻擋層和金屬層，形成PM0S金屬柵極；圖3為本發(fā)明PM0S高K或金屬柵極形成后的CMOS結(jié)構(gòu)示意圖，如圖3所示，使用CMP研磨至NM0S氮化硅柵極露出。
[0049]最后進(jìn)行NM0S高K或Metal Gate的形成:首先，使用光刻膠為掩模，保護(hù)PM0S處的金屬柵，經(jīng)過(guò)干法刻蝕，其中采用的工藝氣體為CH3F 250sccm，02250sccm，He lOOsccm,工藝溫度60°C，去除NM0S處的虛擬氮化硅柵；然后使用酸槽去除殘余的氮化硅；然后依次沉積功函數(shù)金屬層、金屬阻擋層和金屬層，形成NM0S金屬柵極；圖4為本發(fā)明NM0S高K或金屬柵極形成后的CMOS結(jié)構(gòu)示意圖，如圖4所示，最后通過(guò)CMP研磨至ILD介質(zhì)層。
[0050]實(shí)施例二
[0051]晶體管的“高K柵介質(zhì)層+金屬柵極”堆疊所構(gòu)成的高K金屬柵(High KMetal Gate)能夠解決上述問(wèn)題，從而改善器件的性能。所述的金屬柵的常用后柵工藝(Gate-Last)形成，所述后柵工藝的基本流程是:首先在器件中形成HighK/Si02柵極介質(zhì)層，然后在HighK/Si02介質(zhì)層上覆蓋一層虛擬多晶娃柵極(Dummy Poly Gate)，接著沉積層間介質(zhì)層(ILD)，使用化學(xué)機(jī)械拋光工藝(CMP)對(duì)層間介質(zhì)層進(jìn)行平坦化至露出虛擬多晶硅柵極；去除虛擬多晶硅柵極，形成溝槽，然后在所述溝槽內(nèi)部形成高K柵介質(zhì)層，再沉積金屬層填充所述溝槽形成金屬柵。
[0052]后柵工藝中，虛擬柵極的多晶娃的晶粒尺寸(Grain Size)具有關(guān)鍵的作用，直接影響用于沉積高K金屬柵的溝槽的側(cè)壁的平整度。良好的溝槽側(cè)壁的平整度能夠提高器件的漏電等性能。晶粒尺寸越小，越容易形成具有良好平整度的溝槽表面。常用虛擬柵極的多晶硅是使用低壓化學(xué)氣相沉積(LPCVD)設(shè)備，使用硅烷(SiH4)為工藝氣體，在溫度530°C?550°C，壓力0.1Torr?0.5Torr的條件下成膜，該條件下的膜為非晶娃(Amorphous Poly)。
[0053]與實(shí)施例一主要的不同指出在于虛擬氮化硅柵極形成，其具體步驟為:使用具有隔離結(jié)構(gòu)、P阱和N阱結(jié)構(gòu)的CMOS晶片，如圖1所述，經(jīng)過(guò)酸槽清洗，然后生長(zhǎng)一層超薄Si02層，接著沉積一層High K介質(zhì)層，之后沉積ALD Nitride，其工藝溫度為450°C，工藝氣體為DCS和NH3，然后離子注入ALD Nitride，離子注入的源種為N+，注入能量lOKev，注入劑量1E15，然后使用光刻膠作為掩模，保留NM0S和PM0S的ALD Nitride ;側(cè)墻沉積和刻蝕后，再進(jìn)行N+和P+等一系列離子注入，形成如圖2的CMOS結(jié)構(gòu)。
[0054]形成虛擬氮化娃柵極后，形成PM0S高K或金屬柵極(Metal Gate):主要步驟如下:經(jīng)過(guò)鎳金屬娃化物(Nickel Salicide)工藝，形成源漏處的娃化鎳NiSi ;沉積ILD介質(zhì)層，再通過(guò)CMP研磨至金屬娃化物(NitrideO柵極露出；使用光刻膠作為掩模，保護(hù)NM0S處的Nitride，經(jīng)過(guò)干法刻蝕，其工藝氣體及所對(duì)應(yīng)的工藝氣體含量為CH3F 250sccm，02250sccm, He lOOsccm，工藝溫度60°C，去除PM0S處的虛擬氮化硅柵，然后使用酸槽去除殘余的氮化硅；然后依次沉積功函數(shù)金屬層、金屬阻擋層和金屬層，形成PM0S金屬柵極；圖3為本發(fā)明PM0S高K或金屬柵極形成后的CMOS結(jié)構(gòu)示意圖，如圖3所示，使用CMP研磨至NM0S氮化硅柵極露出。
[0055]最后進(jìn)行N