一種柵控垂直雙擴散金屬-氧化物半導體場效應晶體管的制作方法
【專利摘要】本發(fā)明公開了一種柵控垂直雙擴散金屬-氧化物半導體場效應晶體管，把晶體管的溝道區(qū)和JFET區(qū)從上表面和前后側(cè)面用柵電極包裹起來，這樣在正向?qū)〞r擴展的柵電極使器件溝道區(qū)與JFET區(qū)都形成多數(shù)載流子積累層，從而能明顯減小導通電阻，提高輸出電流。而且由于折疊式柵對JFET區(qū)電荷的控制能力，可以避免JFET區(qū)因為縮小尺寸帶來的穿通問題，從而促進元胞的電荷共享作用，優(yōu)化了垂直電場分布，提高了器件的擊穿電壓。同時JFET區(qū)尺寸縮小有利于元胞小型化，提高元胞密度，從而能夠獲得更大的電流。
【專利說明】一種柵控垂直雙擴散金屬-氧化物半導體場效應晶體管【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體器件【技術(shù)領(lǐng)域】，特別是涉及一種垂直雙擴散金屬-氧化物半導體場效應晶體管。
【背景技術(shù)】
[0002]功率MOS場效應晶體管是在MOS集成電路工藝基礎(chǔ)上發(fā)展起來的新一代半導體功率開關(guān)器件，二十年來取得了長足的進步，由LDMOS結(jié)構(gòu)起步，經(jīng)歷了 VVMOS、VUMOS、VDMOS、EXTFET等結(jié)構(gòu)的演化，目前仍以VDMOS結(jié)構(gòu)為主，垂直雙擴散金屬氧化物半導體(VDMOS)器件具有輸入阻抗高、開關(guān)速度快、工作頻率高、電壓控制、熱穩(wěn)定性好等一系列獨特特點，目前已在開關(guān)穩(wěn)態(tài)電源、高頻加熱、計算機接口電路以及功率放大器等方面獲得了廣泛的應用。
[0003]為了滿足功率開關(guān)的功能，功率MOSFET應當滿足兩個重要的要求:當器件處于開態(tài)時，有足夠低的導通電阻來降低傳導損耗；當器件處于關(guān)態(tài)時維持某一反向電壓，且器件的漏電流很小。前者需要承擔反向電壓的漂移區(qū)高摻雜，而后者需要漂移區(qū)低摻雜。因此，在一般結(jié)構(gòu)中擊穿電壓與比導通電阻關(guān)系為Rm = 5.93X 10_9(BV)2_5，而它僅僅滿足漂移區(qū)的一維電導調(diào)制。為了打破這個限制，一些結(jié)構(gòu)被提出來，例如OBMOS等。 [0004]傳統(tǒng)的VDM0S，如圖1所示，其中多晶硅柵采用的是平面柵結(jié)構(gòu)，電流在流向與表面平行的溝道時，柵極下面由P型基區(qū)圍起來的結(jié)型場效應管是電流的必經(jīng)之路，它成為電流通道上的一個串聯(lián)電阻。正是由于這個串聯(lián)電阻的存在，使得傳統(tǒng)VDMOS器件難以獲得較低的通態(tài)功耗。
[0005]而且對于低壓器件，溝道電阻占了其中絕大部分。降低溝道電阻只能加大柵壓，然而這樣必然會加大開關(guān)功耗，因此研究人員把目光放在提高元胞密度上。對于普通VDMOS結(jié)構(gòu)而言，現(xiàn)代技術(shù)進步已經(jīng)達到了縮小VDMOS元胞尺寸而無法降低導通電阻的程度，主要原因也是由于JFET頸區(qū)電阻的限制，即使采用更小的光刻尺寸，特征導通電阻也難以降低。
[0006]因此降低JFET區(qū)電阻是降低VDMOS導通電阻，提高元胞密度的關(guān)鍵。

【發(fā)明內(nèi)容】

[0007]為了解決現(xiàn)有技術(shù)中由于晶體管JFET區(qū)串聯(lián)電阻無法減小而帶來的功耗較大、元胞尺寸較大元胞密度不夠高，無法進一步提高器件性能等問題，本發(fā)明提出一種柵控垂直雙擴散金屬-氧化物半導體場效應晶體管。
[0008]本發(fā)明分別就N溝道VDMOS器件、P溝道VDMOS器件給出如下解決方案。
[0009]N溝道VDMOS器件，包括柵極(I)、柵氧化層、N+源區(qū)(2)、P型基區(qū)(3)、N_漂移區(qū)
(4)、N+襯底(5)、漏極(6)，其特殊之處在于:所述柵極(I)以及柵氧化層覆蓋至溝道區(qū)和JFET區(qū)的整體上表面和前后側(cè)面，其中溝道區(qū)和JFET區(qū)的整體上表面被完全覆蓋。
[0010]上述溝道區(qū)和JFET區(qū)的整體前后側(cè)面也被完全覆蓋，是一種更優(yōu)的設(shè)計。[0011]上述柵極(I)在前后側(cè)面的覆蓋形狀以規(guī)則圖形為佳，當然，也可以是非規(guī)則圖形。
[0012]上述柵極(I)在前后側(cè)面的覆蓋形狀以矩形或圓形為佳，當然，也可以是其他形狀。
[0013]P溝道VDMOS器件，包括柵極、柵氧化層、P+源區(qū)、N型基區(qū)、P-漂移區(qū)、P+襯底、漏極，其特殊之處在于:所述柵極以及柵氧化層覆蓋至溝道區(qū)和JFET區(qū)的整體上表面和前后側(cè)面，其中溝道區(qū)和JFET區(qū)的整體上表面被完全覆蓋。
[0014]上述溝道區(qū)和JFET區(qū)的整體前后側(cè)面也被完全覆蓋，是一種更優(yōu)的設(shè)計。
[0015]上述柵極在前后側(cè)面的覆蓋形狀以規(guī)則圖形為佳，當然，也可以是非規(guī)則圖形。
[0016]上述柵極在前后側(cè)面的覆蓋形狀以矩形或圓形為佳，當然，也可以是其他形狀。
[0017]本發(fā)明的有益效果如下:
[0018]垂直雙擴散金屬-氧化物半導體場效應晶體管的溝道區(qū)和JFET區(qū)被柵電極從上表面和前后側(cè)面包裹起來，這樣在正向?qū)〞r，在柵壓作用下，擴展的柵電極使得溝道區(qū)與JFET區(qū)都產(chǎn)生電荷的積累層，從而能明顯減小導通電阻，提高輸出電流。而且由于折疊式柵對JFET區(qū)電荷的控制能力，可以避免JFET區(qū)因為縮小尺寸帶來的穿通問題，從而促進元胞的電荷共享作用，優(yōu)化了垂直電場分布，提高了器件的擊穿電壓。同時JFET區(qū)尺寸縮小有利于元胞小型化，提高元胞密度，從而能夠獲得更大的電流。
【專利附圖】

【附圖說明】
[0019]圖1是傳統(tǒng)VDMOS器件的橫截面不意圖；
[0020]其中I是柵極、2是(在P型基區(qū)內(nèi)擴散形成的)N+源區(qū)、3是P型基區(qū)(其中的環(huán)形部即為雙擴散形成的溝道區(qū)，兩個環(huán)形部之間的區(qū)域即為JFET區(qū)，可以認為兩個環(huán)形部的下端連線即為JFET區(qū)的下邊界)、4是N-漂移區(qū)、5是N+襯底、6是漏極。
[0021]圖2是本發(fā)明的VDMOS器件的橫截面示意圖；
[0022]其中I是柵極、2是N+源區(qū)、3是P型基區(qū)、4是N-漂移區(qū)、5是N+襯底、6是漏極。
[0023]圖3是本發(fā)明未進行柵氧化層與柵電極覆蓋時的頂視圖；
[0024]其中2是N+源區(qū)、3是P型基區(qū)、7是JFET區(qū)。
[0025]圖4是本發(fā)明進行柵氧化層與柵電極覆蓋后的頂視圖；
[0026]其中I是柵極(下有柵氧化層)，2是N+源區(qū)、3是P型基區(qū)、7是JFET區(qū)。
【具體實施方式】
[0027]下面將結(jié)合附圖及具體實施例對本發(fā)明進一步詳細描述。
[0028]以N溝道VDMOS器件為例，如圖2所示，包括柵極1、N+源區(qū)2、P型基區(qū)3、N_漂移區(qū)4、N+襯底5、漏極6，它的柵極I (隔著柵氧化層)覆蓋于晶體管的溝道區(qū)和JFET區(qū)從上表面和前后側(cè)面。在正向?qū)〞r，在柵壓作用下，擴展的柵電極使得溝道區(qū)與JFET區(qū)都產(chǎn)生電荷的積累層，從而能明顯減小導通電阻，提高輸出電流。而且由于折疊式柵對JFET區(qū)電荷的控制能力，可以避免JFET區(qū)因為縮小尺寸帶來的穿通問題，從而促進元胞的電荷共享作用，優(yōu)化了垂直電場分布，提高了器件的擊穿電壓。同時JFET區(qū)尺寸縮小有利于元胞小型化，提高元胞密度，從而能夠獲得更大的電流。于是在同等擊穿電壓條件下這種結(jié)構(gòu)使VDMOS具有更低的比導通電阻，實現(xiàn)了 VDMOS降低比導通電阻和增加擊穿電壓的更好折衷。
[0029]柵氧化層厚度以及柵極的厚度與材料以及覆蓋的面積與區(qū)域可根據(jù)VDMOS的具體擊穿特性和導通特性的要求來具體設(shè)定。柵氧化層的厚度影響器件的閾值電壓，還會影響器件的電荷積累效果，所以對于特定的閾值電壓、輸出電流以及擊穿要求，還需進一步優(yōu)化設(shè)計柵極覆蓋面積以及柵氧化層厚度。通常情況下，至少應完全覆蓋溝道區(qū)和JFET區(qū)的整體上表面。
[0030]具體制造器件時，可以在最后進行柵氧化以及柵電極淀積，并且多一道額外的刻蝕工序。在前后側(cè)面需要柵電極覆蓋的區(qū)域:1、對器件側(cè)面JFET區(qū)以及溝道區(qū)需要柵電極覆蓋區(qū)域進行刻蝕形成于長而薄的深溝槽。2、柵氧化層在刻蝕工序之后生長，覆蓋器件表面柵電極區(qū)域與側(cè)面溝槽。3、在氧化層表面生長重摻雜的多晶硅或其它材料作為電極。
[0031]在具體實施過程中，可以根據(jù)具體情況，在基本步驟不變的情況下，進行一定的變通。制造器件時，還可以用碳化硅、砷化鎵、磷化銦、或者鍺硅等半導體代替體硅等。
[0032]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種N溝道VDMOS器件，包括柵極(I)、柵氧化層、N+源區(qū)(2)、P型基區(qū)(3)、N-漂移區(qū)(4)、N+襯底(5)、漏極(6)，其特征在于:所述柵極(I)以及柵氧化層覆蓋至溝道區(qū)和JFET區(qū)的整體上表面和前后側(cè)面，其中溝道區(qū)和JFET區(qū)的整體上表面被完全覆蓋。
2.根據(jù)權(quán)利要求1所述的N溝道VDMOS器件，其特征在于:溝道區(qū)和JFET區(qū)的整體前后側(cè)面也被完全覆蓋。
3.根據(jù)權(quán)利要求1或2所述的N溝道VDMOS器件，其特征在于:所述柵極(I)在前后側(cè)面的覆蓋形狀是規(guī)則圖形。
4.根據(jù)權(quán)利要求3所述的N溝道VDMOS器件，其特征在于:所述柵極(I)在前后側(cè)面的覆蓋形狀是矩形或圓形。
5.一種P溝道VDMOS器件，包括柵極、柵氧化層、P+源區(qū)、N型基區(qū)、P-漂移區(qū)、P+襯底、漏極，其特征在于:所述柵極以及柵氧化層覆蓋至溝道區(qū)和JFET區(qū)的整體上表面和前后側(cè)面，其中溝道區(qū)和JFET區(qū)的整體上表面被完全覆蓋。
6.根據(jù)權(quán)利要求5所述的P溝道VDMOS器件，其特征在于:溝道區(qū)和JFET區(qū)的整體前后側(cè)面也被完全覆蓋。
7.根據(jù)權(quán)利要求5或6所述的P溝道VDMOS器件，其特征在于:所述柵極在前后側(cè)面的覆蓋形狀是規(guī)則圖形。
8.根據(jù)權(quán)利要求7所述的P溝道VDMOS器件，其特征在于:所述柵極在前后側(cè)面的覆蓋形狀是矩形或圓形。
【文檔編號】H01L29/78GK104009088SQ201410234390
【公開日】2014年8月27日 申請日期:2014年5月29日 優(yōu)先權(quán)日:2014年5月29日
【發(fā)明者】段寶興, 袁嵩, 楊銀堂, 郭海君 申請人:西安電子科技大學