能夠進(jìn)行雪崩能量處理的iii族氮化物晶體管的制作方法
【專利摘要】本發(fā)明涉及一種能夠進(jìn)行雪崩能量處理的III族氮化物晶體管。一種半導(dǎo)體器件(200)，包括帶有過(guò)壓箝位組件(212)的GaN?FET(202)，該過(guò)壓箝位組件(212)電耦合到GaN?FET的漏極節(jié)點(diǎn)(204)并且串聯(lián)耦合到電壓降組件(220)。該電壓降組件電耦合到為GaN?FET提供截止?fàn)顟B(tài)偏壓的端子。該過(guò)壓箝位組件當(dāng)在GaN?FET的漏極節(jié)點(diǎn)處的電壓小于GaN?FET的擊穿電壓時(shí)導(dǎo)通微小的電流，并當(dāng)該電壓上升至安全電壓極限以上時(shí)傳導(dǎo)大量的電流。該電壓降組件被配置為提供隨著來(lái)自過(guò)壓箝位組件的電流增加而增加的電壓降。該半導(dǎo)體器件被配置為當(dāng)電壓降組件兩端的電壓降達(dá)到閾值時(shí)導(dǎo)通該GaN?FET。
【專利說(shuō)明】能夠進(jìn)行雪崩能量處理的111族氮化物晶體管

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件領(lǐng)域。更具體地，本發(fā)明涉及半導(dǎo)體器件中的氮化鎵FET。

【背景技術(shù)】
[0002]由II1-N材料如GaN制成的場(chǎng)效應(yīng)晶體管(FET)展示了電源開(kāi)關(guān)所期望的特性，如與硅FET相比的高帶隙和高熱導(dǎo)率。然而，GaN FET在操作在擊穿條件下時(shí)容易損壞，這可能會(huì)發(fā)生在非箝位感性開(kāi)關(guān)的操作中。


【發(fā)明內(nèi)容】

[0003]以下提出了簡(jiǎn)化的概述，以提供對(duì)本發(fā)明一個(gè)或多個(gè)方面的基本了解。該概述不是本發(fā)明的全面綜述，并且既不旨在確定本發(fā)明的關(guān)鍵或決定性元件，也不旨在劃定其范圍。相反，該概述的主要目的是以簡(jiǎn)化的形式提出本發(fā)明的一些概念作為以下提出的更詳細(xì)描述的前言。
[0004]一種半導(dǎo)體器件包括帶有過(guò)壓箝位組件的GaN FET,該過(guò)壓箝位組件在一端電耦合到GaNFET的漏極節(jié)點(diǎn)。過(guò)壓箝位組件的另一端電耦合到電壓降組件的第一端。電壓降組件的第二端電耦合到為GaN FET提供截止?fàn)顟B(tài)偏壓的偏置電位的端子。過(guò)壓箝位組件被配置為當(dāng)在GaN FET的漏極節(jié)點(diǎn)處的電壓小于安全電壓極限時(shí)傳導(dǎo)微小的電流，該安全電壓極限小于GaN FET的擊穿電壓，例如為GaN FET的擊穿電壓的百分之80。過(guò)壓箝位組件被進(jìn)一步配置為當(dāng)在GaN FET的漏極節(jié)點(diǎn)處的電壓上升至安全電壓極限以上時(shí)傳導(dǎo)大量的電流。電壓降組件被配置為提供一個(gè)隨著來(lái)自過(guò)壓箝位組件的電流增加而增加的電壓降。半導(dǎo)體器件被配置為當(dāng)電壓降組件兩端的電壓降達(dá)到閾值時(shí)導(dǎo)通GaN FET0
[0005]在半導(dǎo)體器件的工作期間，當(dāng)在GaN FET的漏極節(jié)點(diǎn)處的電壓上升至安全電壓極限以上時(shí)，過(guò)壓箝位組件傳導(dǎo)大量的電流，這致使電壓降組件兩端的電壓降增大至閾值以上，從而導(dǎo)通GaN FET，使得GaN FET兩端的電壓降被保持在擊穿電壓以下。

【專利附圖】

【附圖說(shuō)明】
[0006]圖1到圖5為帶有過(guò)壓箝位組件和電壓降組件的包含GaN FET的半導(dǎo)體器件的示例的電路圖。
[0007]圖6到圖8為根據(jù)實(shí)施例的示例性GaN FET的剖面圖。
[0008]圖9到圖12為帶有電壓降組件的示例的半導(dǎo)體器件的剖面圖。
[0009]圖13到圖15為帶有過(guò)壓箝位組件的示例的半導(dǎo)體器件的剖面圖。

【具體實(shí)施方式】
[0010]以下共同待決的專利申請(qǐng)與本申請(qǐng)相關(guān)，并通過(guò)引用并入本文:
[0011]美國(guó)專利申請(qǐng)12/xxx, xxx(與本申請(qǐng)同時(shí)申請(qǐng)，題為“II1-NITRIDE ENHANCEMENTMODE TRANSISTORS WITH TUNABLE AND HIGH GATE-SOURCE VOLTAGE RATING ； ” 的 T1-71208)；
[0012]美國(guó)專利申請(qǐng)12/xxx, XXX(與本申請(qǐng)同時(shí)申請(qǐng)，題為“II1-NITRIDE TRANSISTORLAYOUT ； ”的 T1-71209)；
[0013]美國(guó)專利申請(qǐng)12/χχχ, XXX (與本申請(qǐng)同時(shí)申請(qǐng)，題為“LAYER TRANSFER OF SI 1000NTO II1-NITRIDE MATERIAL FOR HETEROGENOUS INTEGRAT1N ； ” 的 T1-71492)；
[0014]美國(guó)專利申請(qǐng)12/xxx, xxx(與本申請(qǐng)同時(shí)申請(qǐng)，題為“RESURF II1-NITRIDEHEMTS ； ” 的 T1-72417)；
[0015]美國(guó)專利申請(qǐng)12/xxx, XXX (與本申請(qǐng)同時(shí)申請(qǐng)，題為“METHOD TO FORM STEPPEDDIELECTRIC FOR FIELD PLATE FORMAT1N ； ”的 T1-72418);以及
[0016]美國(guó)專利申請(qǐng)12/xxx, xxx(與本申請(qǐng)同時(shí)申請(qǐng)，題為“GaN DIELECTRICRELIABILITY ENHANCEMENT.” 的 T1-72605)。
[0017]參考附圖描述本發(fā)明。附圖不是按比例繪制并且提供它們僅用于描述本發(fā)明。以下參考用于說(shuō)明的示例應(yīng)用描述了本發(fā)明的若干方面。應(yīng)該理解的是，闡述許多具體細(xì)節(jié)、關(guān)系和方法以提供對(duì)本發(fā)明的理解。然而，相關(guān)領(lǐng)域的技術(shù)人員將容易地認(rèn)識(shí)到，可以在不具有這些具體細(xì)節(jié)中的一種或多種的情況下或利用其它方法來(lái)實(shí)踐本發(fā)明。在其它情況下，未詳細(xì)地示出眾所周知的結(jié)構(gòu)或操作以避免模糊本發(fā)明。本發(fā)明并不限于所示的動(dòng)作或事件的順序，因?yàn)橐恍﹦?dòng)作可以按照不同的順序發(fā)生和/或與其它動(dòng)作或事件同時(shí)發(fā)生。此外，并不是要求所有被示出的動(dòng)作或事件來(lái)實(shí)施根據(jù)本發(fā)明的方法。
[0018]一種半導(dǎo)體器件包括帶有過(guò)壓箝位組件的GaN FET,該過(guò)壓箝位組件在一端電耦合到GaNFET的漏極節(jié)點(diǎn)。過(guò)壓箝位組件的另一端電耦合到電壓降組件的第一端。電壓降組件的第二端電耦合到為GaN FET提供截止?fàn)顟B(tài)偏壓的偏置電位的端子。過(guò)壓箝位組件被配置為當(dāng)在GaN FET的漏極節(jié)點(diǎn)處的電壓小于安全電壓極限時(shí)傳導(dǎo)微小的電流，該安全電壓極限小于GaN FET的擊穿電壓，例如為GaN FET的擊穿電壓的百分之80。過(guò)壓箝位組件進(jìn)一步被配置為當(dāng)在GaN FET的漏極節(jié)點(diǎn)處的電壓上升至安全電壓極限以上時(shí)傳導(dǎo)大量的電流。電壓降組件被配置為提供隨著來(lái)自過(guò)壓箝位組件的電流的增加而增加的電壓降。半導(dǎo)體器件被配置為當(dāng)電壓降組件兩端的電壓降達(dá)到閾值時(shí)導(dǎo)通GaN FET0
[0019]在半導(dǎo)體器件的工作期間，當(dāng)在GaN FET的漏極節(jié)點(diǎn)處的電壓上升至安全電壓極限以上時(shí)，過(guò)壓箝位組件傳導(dǎo)大量的電流，這致使電壓降組件兩端的電壓降增大至閾值以上，從而導(dǎo)通GaN FET,使得GaN FET兩端的電壓被保持在擊穿電壓以下。
[0020]出于說(shuō)明的目的，術(shù)語(yǔ)“ΙΙΙ-Ν”應(yīng)當(dāng)理解為是指半導(dǎo)體材料，其中III族元素(即鋁、鎵和銦，還可能是硼)提供了半導(dǎo)體材料中的一部分原子并且氮原子提供半導(dǎo)體材料中剩余的原子。II1-N半導(dǎo)體材料的示例為氮化鎵、氮化硼鎵、氮化鋁鎵、氮化銦以及氮化銦鋁鎵。描述材料的元素化學(xué)式的術(shù)語(yǔ)并不暗示元素的特定化學(xué)計(jì)量。II1-N材料可用變量下標(biāo)書寫以表示可能的化學(xué)計(jì)量范圍。例如，氮化鋁鎵可寫成AlxGai_xN，并且氮化銦鋁鎵可以寫成InxAlyGai_x_yN。出于說(shuō)明的目的，術(shù)語(yǔ)GaN FET被理解為是指包括II1-N半導(dǎo)體材料的場(chǎng)效應(yīng)晶體管。
[0021]圖1到圖5為包含帶有過(guò)壓箝位組件和電壓降組件的GaN FET的半導(dǎo)體器件示例的電路圖。參照?qǐng)D1，半導(dǎo)體器件100包括增強(qiáng)模式GaN FET102, GaN FET102的漏極節(jié)點(diǎn)104連接到半導(dǎo)體器件100的漏極端106。GaN FET102的源極節(jié)點(diǎn)108連接到半導(dǎo)體器件100的源極端110。在圖1中，半導(dǎo)體器件源極端110被示為接地端子。在本實(shí)施例的可替代版本中，半導(dǎo)體器件源極端110可被連接到電壓源而不是接地。GaNFET102的擊穿電壓可為例如40伏到1500伏。
[0022]過(guò)壓箝位組件112被連接在GaN FET102的漏極節(jié)點(diǎn)104和GaN FET102的柵極節(jié)點(diǎn)114之間。在圖1中，過(guò)壓箝位組件112被示為包括正向偏置二極管116和反向偏置二極管118的多個(gè)二極管。過(guò)壓箝位組件112被配置為使得過(guò)壓箝位組件112的擊穿電壓小于GaNFET102的擊穿電壓，例如為GaN FET102的擊穿電壓的百分之70到百分之90。過(guò)壓箝位組件112可包括例如硅pn結(jié)二極管、硅肖特基二極管、GaN肖特基二極管、AlxGai_xN肖特基二極管或InxAlyGa1^N肖特基二極管。過(guò)壓箝位組件112在反向偏置二極管118擊穿時(shí)傳導(dǎo)大量的電流。
[0023]電壓降組件120被連接在半導(dǎo)體器件100的柵極節(jié)點(diǎn)114和源極端110之間。在圖1中，電壓降組件120被示為電阻器。來(lái)自過(guò)壓箝位組件112的電流流過(guò)電壓降組件112。選擇電壓降組件120的阻抗以當(dāng)過(guò)壓箝位組件112處于擊穿時(shí)在柵極節(jié)點(diǎn)114處提供所需的導(dǎo)通狀態(tài)偏壓。半導(dǎo)體器件100的柵極端122可能通過(guò)可選的緩沖組件124電耦合到GaN FET102的柵極節(jié)點(diǎn)114。緩沖組件124可包括例如電阻器或二極管，該二極管具有耦合到柵極端122的陽(yáng)極以及耦合到柵極節(jié)點(diǎn)114的陰極。
[0024]在半導(dǎo)體器件100的工作期間，可通過(guò)在柵極端122處施加合適的截止?fàn)顟B(tài)偏壓而斷開(kāi)GaN FET102。如果漏極端106處的電壓超過(guò)過(guò)壓箝位組件112的擊穿電壓，則過(guò)壓箝位組件112傳導(dǎo)大量的電流，該電流流過(guò)電壓降組件120以在柵極節(jié)點(diǎn)114處提供期望的導(dǎo)通狀態(tài)電壓，從而導(dǎo)通GaNFET102。處于導(dǎo)通狀態(tài)的GaNFET102將漏極端106處的電壓降至安全水平，從而使得GaN FET102不經(jīng)歷擊穿。如果存在阻滯組件124的話，阻滯組件124可有利地減少在處于導(dǎo)通狀態(tài)電壓的柵極節(jié)點(diǎn)114和處于截止?fàn)顟B(tài)偏壓的柵極端122之間的電流。
[0025]參照?qǐng)D2，半導(dǎo)體器件200包括一個(gè)耗盡模式GaN FET202，GaN FET202的漏極節(jié)點(diǎn)204連接到半導(dǎo)體器件200的漏極端206。GaN FET202的源極節(jié)點(diǎn)208連接到半導(dǎo)體器件200的源極端210，該源極端210可以是接地端。GaN FET202的擊穿電壓可為例如200伏到600 伏。
[0026]過(guò)壓箝位組件212被連接在GaN FET202的漏極節(jié)點(diǎn)204和GaN FET202的柵極節(jié)點(diǎn)214之間。在圖2中，過(guò)壓箝位組件212被示為多個(gè)正向二極管對(duì)216和反向二極管對(duì)218。過(guò)壓箝位組件212被配置為使得例如參照?qǐng)D1所述的過(guò)壓箝位組件212的擊穿電壓小于GaNFET202的擊穿電壓。過(guò)壓箝位組件212在二極管對(duì)218的反向二極管擊穿時(shí)傳導(dǎo)大量的電流。
[0027]電壓降組件220連接在半導(dǎo)體器件200的柵極節(jié)點(diǎn)214和源極端210之間。在圖2中，電壓降組件220被示為金屬氧化物半導(dǎo)體(MOS)晶體管，在本實(shí)施例中為η溝道金屬氧化物半導(dǎo)體(NMOS)晶體管，例如偏置成線性模式的硅NMOS晶體管。來(lái)自過(guò)壓箝位組件212的電流流過(guò)電壓降組件220。選擇電壓降組件220的阻抗以當(dāng)過(guò)壓箝位組件212處于擊穿時(shí)在柵極節(jié)點(diǎn)214處提供期望的導(dǎo)通狀態(tài)偏壓。半導(dǎo)體器件200的柵極端222可能通過(guò)可選的緩沖組件224電耦合到GaN FET102的柵極節(jié)點(diǎn)214。緩沖組件224如參照?qǐng)D1的緩沖組件124所描述地而進(jìn)行作用。
[0028]半導(dǎo)體器件200的工作類似于參照?qǐng)D1所討論的半導(dǎo)體器件100的工作。電壓降組件220中的NMOS晶體管的柵極偏壓在過(guò)壓箝位組件212的擊穿期間可被調(diào)整以在GaNFET202的柵極節(jié)點(diǎn)214處提供期望的導(dǎo)通狀態(tài)電壓。
[0029]參照?qǐng)D3，半導(dǎo)體器件300包括耗盡模式GaN FET302，其中GaN FET302的漏極節(jié)點(diǎn)304連接到半導(dǎo)體器件300的漏極端306。GaN FET302的源極節(jié)點(diǎn)308通過(guò)NMOS晶體管326被連接到半導(dǎo)體器件300的源極端310，該源極端在圖3中被示為接地端。GaN FET302的柵極節(jié)點(diǎn)314被連接到源極端310。NMOS晶體管326的柵極節(jié)點(diǎn)(可能通過(guò)緩沖組件324)電耦合到半導(dǎo)體器件300的柵極端322。GaN FET302的擊穿電壓可為例如200伏到600伏。NMOS晶體管326的擊穿電壓可以小于20伏。
[0030]過(guò)壓箝位組件312連接在GaN FET302的漏極節(jié)點(diǎn)304和NMOS晶體管326的柵極節(jié)點(diǎn)之間。在圖3中，過(guò)壓箝位組件312被示為多個(gè)反向二極管318。過(guò)壓箝位組件312被配置為例如如參照?qǐng)D1所述的使得過(guò)壓箝位組件312的擊穿電壓小于GaN FET302的擊穿電壓。過(guò)壓箝位組件312當(dāng)二極管318擊穿時(shí)傳導(dǎo)大量的電流。
[0031]電壓降組件320被連接在NMOS晶體管324的柵極節(jié)點(diǎn)和半導(dǎo)體器件300的源極端310之間。在圖3中，電壓降組件320被示為電阻器。來(lái)自過(guò)壓箝位組件312的電流流過(guò)電壓降組件320。選擇電壓降組件320的阻抗以當(dāng)過(guò)壓箝位組件312處于擊穿時(shí)在NMOS晶體管324的柵極節(jié)點(diǎn)處提供期望的導(dǎo)通狀態(tài)偏壓。
[0032]在半導(dǎo)體器件300的工作期間，可通過(guò)在柵極端322施加斷開(kāi)NMOS晶體管324的合適的截止?fàn)顟B(tài)偏壓而斷開(kāi)氮化鎵場(chǎng)效應(yīng)晶體302，導(dǎo)致GaN FET302的源極節(jié)點(diǎn)308上的電壓上升，從而斷開(kāi)該GaN FET302。如果漏極端306處的電壓超過(guò)過(guò)壓箝位組件312的擊穿電壓，則過(guò)壓箝位組件312傳導(dǎo)大量的電流，該電流流過(guò)電壓降組件320以在NMOS晶體管324的柵極節(jié)點(diǎn)處提供期望的導(dǎo)通狀態(tài)電壓。當(dāng)NOMS晶體管324導(dǎo)通時(shí)，GaN FET302的源極節(jié)點(diǎn)308上的電壓下降，這樣導(dǎo)通了 GaN FET302。處于導(dǎo)通狀態(tài)的GaN FET302將漏極端306處的電壓降到安全水平，從而使得GaN FET302不經(jīng)歷擊穿。
[0033]參照?qǐng)D4，半導(dǎo)體器件400包括耗盡模式GaN FET402，其中GaN FET402的漏極節(jié)點(diǎn)404被連接到半導(dǎo)體器件400的漏極端406。GaN FET402的源極節(jié)點(diǎn)408被連接到半導(dǎo)體器件400的源極端410，該源極端可以是接地端。GaN FET402的擊穿電壓可為例如200伏到600 伏。
[0034]過(guò)壓箝位組件412被連接在GaN FET402的漏極節(jié)點(diǎn)404和GaN FET402的柵極節(jié)點(diǎn)414之間。在圖4中，過(guò)壓箝位組件412被示為包括正向偏置二極管416和反向偏置二極管418的多個(gè)二極管。過(guò)壓箝位組件412被配置為例如如參照?qǐng)D1所描述的使得過(guò)壓箝位組件412的擊穿電壓小于GaN FET402的擊穿電壓。過(guò)壓箝位組件412可包括例如硅pn結(jié)二極管、硅肖特基二極管、GaN肖特基二極管、AlGaN肖特基二極管或InAlGaN肖特基二極管。過(guò)壓箝位組件412在反向偏置二極管418擊穿時(shí)傳導(dǎo)大量的電流。
[0035]電壓降組件420被連接在半導(dǎo)體器件400的柵極節(jié)點(diǎn)414和柵極端422之間。在圖4中，電壓降組件420被示為電阻器。來(lái)自過(guò)壓箝位組件412的電流流過(guò)電壓降組件420。選擇電壓降組件420的阻抗以當(dāng)過(guò)壓箝位組件412處于擊穿時(shí)在柵極節(jié)點(diǎn)414處提供期望的導(dǎo)通狀態(tài)偏壓。
[0036]在半導(dǎo)體器件400的工作期間，可通過(guò)在柵極端422施加合適的截止?fàn)顟B(tài)偏壓而斷開(kāi)GaN FET402。如果漏極端406處的電壓超過(guò)過(guò)壓箝位組件412的擊穿電壓，則過(guò)壓箝位組件412傳導(dǎo)大量的電流，該電流流過(guò)電壓降組件420以在柵極節(jié)點(diǎn)414處提供期望的導(dǎo)通狀態(tài)電壓，從而導(dǎo)通GaN FET402。處于導(dǎo)通狀態(tài)的GaN FET402將漏極端406處的電壓降到安全水平，從而使得GaN FET402不經(jīng)歷擊穿。
[0037]參照?qǐng)D5，半導(dǎo)體器件500包括增強(qiáng)模式GaN FET502，其中GaN FET502的漏極節(jié)點(diǎn)504被連接到半導(dǎo)體器件500的漏極端506。GaN FET502的源極節(jié)點(diǎn)508被連接到半導(dǎo)體器件500的源極端510，該源極端可以是接地端。
[0038]過(guò)壓箝位組件512被連接在GaN FET502的漏極節(jié)點(diǎn)504和GaN FET502的柵極節(jié)點(diǎn)514之間。在圖5中，過(guò)壓箝位組件512被示為多個(gè)正向二極管516。過(guò)壓箝位組件512被配置為使得以小于GaNFET502的擊穿電壓的導(dǎo)通電壓傳導(dǎo)大量的電流。正向二極管516被配置為以小于導(dǎo)通電壓的漏極電壓傳導(dǎo)微小的電流。形成GaN的正向二極管516可以低于導(dǎo)通電壓的漏極電壓提供期望的電流極限。
[0039]電壓降組件520被連接在半導(dǎo)體器件500的柵極節(jié)點(diǎn)514和柵極端522之間。在圖5中，電壓降組件520被示為金屬氧化物半導(dǎo)體(MOS)晶體管，在該示例中為NMOS晶體管。來(lái)自過(guò)壓箝位組件512的電流流過(guò)電壓降組件520。選擇電壓降組件520的阻抗以當(dāng)過(guò)壓箝位組件512處于擊穿時(shí)在柵極節(jié)點(diǎn)514處提供期望的導(dǎo)通狀態(tài)偏壓。
[0040]半導(dǎo)體器件500的工作類似于參照?qǐng)D4所討論的半導(dǎo)體器件400的工作。電壓降組件520中的NMOS晶體管的柵極偏壓在過(guò)壓箝位組件512的擊穿期間可以被調(diào)整在以在GaN FET502的柵極節(jié)點(diǎn)514處提供期望的導(dǎo)通狀態(tài)電壓。
[0041]圖6到圖8為根據(jù)實(shí)施例的例如參考圖1到圖5所討論的示例性GaN FET的剖面圖。參照?qǐng)D6，耗盡模式GaN FET600被形成在硅襯底602上。失配絕緣層604被形成在硅襯底602上。失配絕緣層604可為例如100至300納米的氮化鋁。
[0042]緩沖層606被形成在失配絕緣層604上。緩沖層606可為例如I至7微米厚并包括AlxGahN層積層的堆疊，其在失配絕緣層604處富含鋁以及在緩沖層606的上表面處富含鎵。
[0043]電絕緣層608被形成在緩沖層606上。電絕緣層608可為例如300納米至2000納米的半絕緣氮化鎵。電絕緣層608可為例如半絕緣的以在低于電絕緣層608的層和高于電絕緣層608的層之間提供期望水平的電絕緣。
[0044]低缺陷層610被形成在電絕緣層608上。低缺陷層610可為例如25到1000納米的氮化鎵。可形成低缺陷層610以將可能對(duì)電子遷移率具有不利影響的晶體缺陷最小化，該晶體缺陷可能會(huì)導(dǎo)致低缺陷層610(例如以低于117CnT3的摻雜濃度)被摻雜以碳、鐵或其他摻雜劑種類。
[0045]阻擋層612被形成在低缺陷層610上。阻擋層612可為例如2至30納米的AlxGapxN或InxAlyGai_x_yN。阻擋層612的組成例如為百分之24至28的氮化鋁和百分之72至76的氮化鎵。在低缺陷層610上形成阻擋層612會(huì)在處于阻擋層612正下方的低缺陷層610中生成具有電子密度例如為IXlO12至2X 113CnT2的二維電子氣體。
[0046]可選的蓋層614可以被形成在阻擋層612上。蓋層614可以為例如2至5納米的氮化鎵。
[0047]柵極介電層616被形成在蓋層614上方(如果存在蓋層614的話)和阻擋層612上方。柵極介電層616可為例如通過(guò)低壓化學(xué)汽相淀積(LPCVD)或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)而形成的10至20納米的氮化硅。在此示例的其他版本中，柵極介電層616可包括氮化硅、二氧化硅、氮氧化硅和/或氧化鋁中的一層或多層。
[0048]柵極618被形成在柵極介電層616上。柵極618可為例如100至300納米的鎢或鎢鈦?？墒褂梦g刻工藝或者剝離工藝將柵極618圖案化。
[0049]穿過(guò)柵極介電層616并延伸到阻擋層612中形成源極接觸620，以在低缺陷層610中形成到二維電子氣體的隧道連接。源極接觸620可與柵極618橫向地分離例如500至1500納米。類似地，穿過(guò)柵極介電層616并延伸到阻擋層612中形成漏極接觸622，從而形成到二維電子氣體的隧道連接。漏極接觸622與柵極618橫向地分離取決于GaN FET600的最大工作電壓的距離。例如，在設(shè)計(jì)用于200伏的最大工作電壓的GaN FET600中，漏極接觸622可與柵極618橫向地分離I至8微米。在針對(duì)600伏的最大工作電壓而設(shè)計(jì)的GaNFET600中，漏極接觸622可與柵極618橫向地分離3至20微米。硅襯底602可能被電連接到源極接觸620，或者可能被電連接到漏極接觸622。GaN FET600可以被形成在圖6中所示的不同層結(jié)構(gòu)之中和之上。通過(guò)在阻擋層612中形成柵極凹部以及在該柵極凹部中形成可選的蓋層614、柵極介電層616和柵極618而可以形成增強(qiáng)模式GaN FET,從而更接近低缺陷層610的上表面放置柵極618的底表面。
[0050]增強(qiáng)模式GaNFET600在沒(méi)有施加?xùn)艠O偏壓時(shí)是正常斷開(kāi)的，這可能對(duì)開(kāi)關(guān)式電源應(yīng)用或醫(yī)學(xué)應(yīng)用是有利的。在柵極618上相對(duì)于源極接觸620的正偏壓高于閾值電壓將導(dǎo)通增強(qiáng)模式GaN FET600。相反，在柵極618上相對(duì)于源極接觸620的偏壓小于閾值電壓將斷開(kāi)增強(qiáng)模式GaN FET600。在柵極618和二維電子氣體之間形成柵極介電層616有利地為柵極偏置電壓源提供了過(guò)電壓保護(hù)的邊緣。柵極618可被偏置為超過(guò)閾值若干伏而不損害增強(qiáng)模式GaN FET600。
[0051]參照?qǐng)D7，例如帶有如參考圖6所述的失配絕緣層704、緩沖層706、電絕緣層708、低缺陷層710、阻擋層712以及可能地可選的蓋層714的耗盡模式GaN FET700被形成在硅襯底702上。在低缺陷層710上形成的阻擋層712在低缺陷層710中產(chǎn)生二維電子氣體，低缺陷層710在阻擋層712正下方。如果蓋層存在的話，金屬柵極718被形成在蓋層714上，或者如果不存在蓋層，金屬柵極被形成在阻擋層712上?？扇鐓⒄?qǐng)D6所述形成金屬柵極718。如參照?qǐng)D6所述，形成源極接觸720和漏極接觸722以與二維電子氣體進(jìn)行隧道連接。GaN FET700可以被形成在如圖7中所示的不同層結(jié)構(gòu)之中或之上。可通過(guò)在阻擋層712中形成柵極凹部以及在該柵極凹部中形成可選的蓋層714和柵極718而形成增強(qiáng)模式GaN FET。
[0052]耗盡模式GaN FET700在沒(méi)有施加?xùn)艠O偏壓時(shí)正常是導(dǎo)通的。在柵極718上相對(duì)于源極接觸720的負(fù)偏壓低于閾值電壓將會(huì)斷開(kāi)耗盡模式GaN FET700。耗盡模式GaN FET700有利地比帶有半導(dǎo)體柵極或柵極介電層的其他GaN FET具有更簡(jiǎn)單的制造順序。
[0053]參照?qǐng)D8，增強(qiáng)模式GaN FET800被形成在硅襯底802上，如參照?qǐng)D6所述，其具有失配絕緣層804、緩沖層806、電絕緣層808、低缺陷層810、以及帶有柵極凹部的阻擋層812以及可能地可選的蓋層814。來(lái)自阻擋層812的壓力在阻擋層812正下方的低缺陷層810中產(chǎn)生二維電子氣體。如果蓋層存在的話，在蓋層814上形成P型半導(dǎo)體柵極818，或者如果沒(méi)有形成蓋層，則在阻擋層812上形成P型半導(dǎo)體柵極818。半導(dǎo)體柵極818包括如氮化鎵、AlxGahNUnxAlyGa1TyNJnxAlhN以及AlN的II1-N半導(dǎo)體的一層或多層。半導(dǎo)體柵極818可以具有金屬柵極蓋826，其形成到半導(dǎo)體柵極818的歐姆或肖特基接觸以改善電氣性倉(cāng)泛。
[0054]如參照?qǐng)D6所述，形成源極接觸820和漏極接觸822以便與二維電子氣體進(jìn)行隧道連接。GaNFETSOO可以被形成在圖8所示的不同層結(jié)構(gòu)之中和之上。可以通過(guò)省略柵極凹部形成耗盡模式GaN FET。
[0055]增強(qiáng)模式GaN FET800以類似于圖6的增強(qiáng)模式GaN FET600的方式工作。半導(dǎo)體柵極818上的導(dǎo)通狀態(tài)偏壓被限制為大約6伏，以免誘導(dǎo)過(guò)多柵極電流通過(guò)半導(dǎo)體柵極818和阻擋層812之間的pn結(jié)。與其他增強(qiáng)模式GaN FET架構(gòu)相比，半導(dǎo)體柵極818可有利地為增強(qiáng)模式GaN FET800提供更高的可靠性。
[0056]圖9到圖12為帶有參照?qǐng)D1到圖5所述的電壓降組件的示例的半導(dǎo)體器件的剖面圖。參照?qǐng)D9，半導(dǎo)體器件900被形成在硅襯底902之中和之上。在硅襯底902中形成阱電阻器928形式的電壓降組件；阱電阻器928具有與硅襯底902相反的導(dǎo)電類型。形成電阻器接觸930以將阱電阻器928電連接到GaN FET934。可以在場(chǎng)氧化物932下方形成阱電阻器928以提供所需的薄層電阻?？梢岳缤ㄟ^(guò)離子注入形成阱電阻器928。阱電阻器928可與圖9中所示的GaN FET934集成，或可以被形成在分離的襯底上?？商娲兀咫娮杵?28可以被形成在GaNFET934的II1-N半導(dǎo)體層上方形成的硅層中。與其他電阻配置相t匕，將電壓降組件形成為阱電阻器可以提供期望的可靠性和電流容量。
[0057]參照?qǐng)D10，半導(dǎo)體器件1000被形成在硅襯底1002之中和之上。薄膜電阻器1028形式的電壓降組件被形成在硅襯底1002上方，可能形成在場(chǎng)氧化物1032上方。形成電阻器接觸1030以將薄膜電阻器1028電連接到GaN FET1034。薄膜電阻器1028可以具有通常被稱為多晶硅的多晶硅的電阻體、例如鎳鉻合金或硅鉻合金的難熔金屬或適于形成薄膜電阻器1028的其他導(dǎo)電材料。薄膜電阻器1028可與圖10中所描示的GaNFET1034集成，或可以形成在分離襯底上?？商娲?，薄膜電阻器1028可以被形成在GaN FET1034的II1-N半導(dǎo)體層上方形成的硅層上。與其他電阻配置相比，將電壓降組件形成為薄膜電阻器可以提供期望的薄層電阻的靈活性。
[0058]參照?qǐng)D11，半導(dǎo)體器件1100被形成在硅襯底1102之中和之上。金屬氧化物半導(dǎo)體(MOS)晶體管1128形式的電壓降組件被形成在硅襯底1102之中及之上，可能形成在可選的阱1136中。形成源極和漏極接觸1130以將MOS晶體管1128電連接到GaN FETl 134。MOS晶體管1128可以為NMOS晶體管或P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管。MOS晶體管1128可以被偏置為處于一直導(dǎo)通的狀態(tài)，或可以依賴于流過(guò)串聯(lián)連接的過(guò)壓箝位組件(未示出)的電流而被偏置。MOS晶體管1128可與圖11所描述的GaN FETl 134集成，或可以被形成在分離的襯底上。可替代地，MOS晶體管1128可以被形成于在GaN FETl 134的II1-N半導(dǎo)體層上方形成的硅層上。與固定電阻器相比，將電壓降組件形成為MOS晶體管可以提供靈活的電壓降行為。
[0059]參照?qǐng)D12，半導(dǎo)體器件1200被形成在硅襯底1202之中和之上。II1-N半導(dǎo)體材料的層堆疊被形成在硅襯底上以便支撐GaN FET1234和二維電子氣體電阻器1228從而為GaNFET1234提供電壓降組件。II1-N半導(dǎo)體材料的層堆疊可包括參照?qǐng)D6所討論的示例性的層:失配絕緣層1204、緩沖層1206、電絕緣層1208、低缺陷層1210、阻擋層1212、可能地可選的蓋層1214以及可能地如氮化硅的可選介電層1216。來(lái)自阻擋層1212的壓力在阻擋層1212正下方的低缺陷層1210中生成二維電子氣體。二維電子氣體的一部分在GaN FET1234中形成溝道導(dǎo)電層。二維電子氣體的另一部分在二維電子氣體電阻器1228中形成電阻體。二維電子氣體電阻器1228可具有例如每平方300至5000歐姆的薄層電阻率。形成電阻器接觸1230以與形成電阻體的二維電子氣體進(jìn)行隧道連接。二維電子氣體電阻器1228可以可選地被隔離在如圖12中所示的臺(tái)面結(jié)構(gòu)中，或者可以為整體架構(gòu)的一部分。形成二維電子氣體電阻器1228以使用GaN FET1234所使用的相同二維電子氣體的一部分，這比其他集成配置可以提供半導(dǎo)體器件1200的更簡(jiǎn)單的和更低成本的制造工藝順序。
[0060]圖13到圖15為帶有參照?qǐng)D1到圖5所示的過(guò)壓箝位組件的示例的半導(dǎo)體器件的剖面圖。參照?qǐng)D13，半導(dǎo)體器件1300被形成在硅襯底1302之中或之上。如參照?qǐng)D6所述，例如具有失配絕緣層1304、緩沖層1306、電絕緣層1308、低缺陷層1310、阻擋層1312、可選的蓋層1314、可選的柵極介電層1316、柵極1318、源極接觸1320和漏極接觸1322的GaNFET1334被形成在硅襯底1302上。
[0061]在硅襯底1302之中和之上形成多個(gè)正向和反向肖特基二極管對(duì)1336形式的過(guò)壓箝位組件。肖特基二極管1336包括硅襯底1302中的η型摻雜區(qū)域1338，這些η型摻雜區(qū)域提供肖特基二極管1336的陰極。摻雜區(qū)域1338上的金屬或金屬硅化物層1340提供了肖特基二極管1336的陽(yáng)極。摻雜區(qū)域1338可通過(guò)場(chǎng)氧化物1342橫向地絕緣。如圖13中所示的，正向和反向肖特基二極管對(duì)1336例如通過(guò)半導(dǎo)體器件1300的金屬互連而串聯(lián)地電連接。二極管接觸1344被形成在多個(gè)肖特基二極管對(duì)1336的端部二極管上以便提供到GaN FET1334的電連接?？商娲?，多個(gè)正向和反向肖特基二極管對(duì)1336可以被形成在GaNFET1334的II1-N半導(dǎo)體層上方形成的硅層上。與其他配置相比，將過(guò)壓箝位組件形成為硅肖特基二極管可在制造的簡(jiǎn)單性和電流容量之間提供期望的平衡。
[0062]參照?qǐng)D14，半導(dǎo)體器件1400被形成在硅襯底1402之中和之上。如參照?qǐng)D6所述，例如具有失配絕緣層1404、緩沖層1406、電絕緣層1408、低缺陷層1410、阻擋層1412、可選的蓋層1414、柵極1418、源極接觸1420和漏極接觸1422的GaN FET1434被形成在硅襯底1402上。在低缺陷層1410和阻擋層1412中形成多個(gè)正向和反向II1-N 二極管對(duì)1436形式的過(guò)壓箝位組件。二極管1336包括在低缺陷層1410中的η型臺(tái)面區(qū)域，其提供二極管1436的陰極。在低缺陷層1410中的臺(tái)面區(qū)域上的阻擋層1412的P型島提供二極管1436的陽(yáng)極。如圖14中所示的，正向和反向肖特基二極管對(duì)1436例如通過(guò)半導(dǎo)體器件1400的金屬互連而串聯(lián)地電連接。二極管接觸1442被形成在多個(gè)二極管對(duì)1436的端部二極管上以便提供到GaNFET1434的電連接。與其他配置相比，將過(guò)壓箝位組件形成為II1-N 二極管可有利地降低半導(dǎo)體器件1400的制造成本和復(fù)雜性。
[0063]參照?qǐng)D15，半導(dǎo)體器件1500被形成在硅襯底1502之中和之上。如參照?qǐng)D7所述，例如具有失配絕緣層1504、緩沖層1506、電絕緣層1508、低缺陷層1510、阻擋層1512、蓋層1514、該阻擋層1512上的金屬柵極層的金屬柵極1518、源極接觸1520和漏極接觸1522的GaNFET1534被形成在硅襯底1502上。在阻擋層1512之中和之上形成多個(gè)正向和反向II1-N肖特基二極管對(duì)1536形式的過(guò)壓箝位組件。肖特基二極管1536包括阻擋層1512中的多個(gè)臺(tái)面區(qū)域，這些臺(tái)面區(qū)域提供二極管1536的陰極。在阻擋層1512中的臺(tái)面區(qū)域上的金屬柵極層的金屬島1546提供了二極管1536的陽(yáng)極。如圖15中所示的，正向和反向肖特基二極管對(duì)1536被串聯(lián)地電連接。二極管接觸1542被形成在多個(gè)二極管對(duì)1536的端部二極管上以便提供到GaN FET1534的電連接。與其他配置相比，將過(guò)壓箝位組件形成為II1-N肖特基二極管可以有利地降低帶有金屬柵極1518的半導(dǎo)體器件1500的制造成本和復(fù)雜性。
[0064]雖然以上已經(jīng)描述了本發(fā)明的各種實(shí)施例，應(yīng)該理解的是，它們僅以示例的方式給出，而不是限制性的?？筛鶕?jù)披露對(duì)所披露的實(shí)施例進(jìn)行多次修改而不背離本發(fā)明的精神或范圍。因此，本發(fā)明的廣度和范圍不應(yīng)受到任何上述實(shí)施例的限制。相反，本發(fā)明的范圍應(yīng)根據(jù)以下的權(quán)利要求書及其等價(jià)物所限定。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其包括: 氮化鎵場(chǎng)效應(yīng)晶體管即GaN FET ； 過(guò)壓箝位組件，所述過(guò)壓箝位組件的第一端被電耦合到所述GaN FET的漏極節(jié)點(diǎn)，所述過(guò)壓箝位組件被配置為當(dāng)在所述漏極節(jié)點(diǎn)處的電壓小于安全電壓極限時(shí)傳導(dǎo)微小的電流，該安全電壓極限小于所述GaN FET的擊穿電壓；所述過(guò)壓箝位組件被進(jìn)一步配置為當(dāng)在所述GaN FET的所述漏極節(jié)點(diǎn)處的所述電壓上升至所述安全電壓極限以上時(shí)傳導(dǎo)大量的電流；以及 電壓降組件，所述電壓降組件的第一端被電耦合到所述過(guò)壓箝位組件的第二端，所述電壓降組件的第二端被電耦合到為所述GaN FET提供截止?fàn)顟B(tài)偏壓的偏置電位的端子，所述電壓降組件被配置為提供電壓降，該電壓降隨著來(lái)自所述過(guò)壓箝位組件的電流增加而增加； 所述半導(dǎo)體器件被配置為當(dāng)所述電壓降組件兩端的所述電壓降達(dá)到閾值時(shí)導(dǎo)通所述GaN FET。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中: 所述電壓降組件的所述第一端電耦合到所述GaN FET的柵極節(jié)點(diǎn)；以及 所述電壓降組件的所述第二端電耦合到所述半導(dǎo)體器件的柵極端。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中: 所述GaN FET是耗盡模式GaN FET ； 所述GaN FET的源極節(jié)點(diǎn)電耦合到η溝道金屬氧化物半導(dǎo)體晶體管即NMOS晶體管的漏極節(jié)點(diǎn)； 所述GaN FET的柵極節(jié)點(diǎn)電耦合到所述NMOS晶體管的源極節(jié)點(diǎn)；以及 所述電壓降組件的所述第二端電耦合到所述NMOS晶體管的柵極節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述過(guò)壓箝位組件包括串聯(lián)電耦合的多個(gè)二極管。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述多個(gè)二極管被配置為多個(gè)正向和反向二極管對(duì)。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述二極管被形成在包括氮化鎵的低缺陷層和包括AlxGa1J的阻擋層中，所述GaN FET被設(shè)置在所述低缺陷層和所述阻擋層的一部分中。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述二極管被形成在包括AlxGahN的阻擋層和金屬柵極層中，所述GaN FET被設(shè)置在所述阻擋層的一部分內(nèi)并且具有所述金屬柵極層的金屬柵極。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述電壓降組件是電阻器。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述電阻器在包括氮化鎵的低缺陷層中的二維電子氣體中具有電阻體，所述GaN FET被設(shè)置在所述低缺陷層的一部分中并且具有在所述二維電子氣體中的溝道導(dǎo)電層。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述電壓降組件是金屬氧化物半導(dǎo)體晶體管即MOS晶體管。
11.一種形成半導(dǎo)體器件的方法，該方法包括以下步驟: 通過(guò)包括以下步驟的工藝形成GaN FET: 提供襯底； 在所述襯底上方形成包括氮化鎵的低缺陷層； 在所述低缺陷層上形成包括AlxGahN的阻擋層，使得二維電子氣體被產(chǎn)生在所述阻擋層正下方的所述低缺陷層中，所述二維電子氣體提供所述GaN FET的導(dǎo)電溝道； 在所述阻擋層的上方形成柵極；以及 形成源極和漏極接觸以與所述二維電子氣體進(jìn)行隧道連接； 形成過(guò)壓箝位組件，并且將所述過(guò)壓箝位組件的第一端電耦合到所述GaN FET的漏極節(jié)點(diǎn)，所述過(guò)壓箝位組件被配置為當(dāng)所述漏極節(jié)點(diǎn)處的電壓小于安全電壓極限時(shí)傳導(dǎo)微小的電流，該安全電壓極限小于所述GaN FET的擊穿電壓；所述過(guò)壓箝位組件被進(jìn)一步配置為當(dāng)在所述GaN FET的所述漏極節(jié)點(diǎn)處的所述電壓上升至所述安全電壓極限以上時(shí)傳導(dǎo)大量的電流； 形成電壓降組件，將所述電壓降組件的第一端電耦合到所述過(guò)壓箝位組件的第二端，并且將所述電壓降組件的第二端電耦合到為所述GaN FET提供截止?fàn)顟B(tài)偏壓的偏置電位的端子，所述電壓降組件被配置為提供電壓降，該電壓降組件被配置為隨著來(lái)自所述過(guò)壓箝位組件的電流增加而增加；以及 將所述半導(dǎo)體器件配置為當(dāng)所述電壓降組件兩端的所述電壓降達(dá)到閾值時(shí)導(dǎo)通所述GaN FET。
12.根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括以下步驟: 將所述電壓降組件的所述第一端電耦合到所述GaN FET的柵極節(jié)點(diǎn)；以及 將所述電壓降組件的所述第二端電耦合到所述半導(dǎo)體器件的柵極端。
13.根據(jù)權(quán)利要求11所述的方法，其中所述GaNFET是耗盡模式GaN FET,并且進(jìn)一步包括以下步驟: 將所述GaN FET的源極節(jié)點(diǎn)電耦合到η溝道金屬氧化物半導(dǎo)體晶體管即NMOS晶體管的漏極節(jié)點(diǎn)； 將所述GaN FET的柵極節(jié)點(diǎn)電耦合到所述NMOS晶體管的源極節(jié)點(diǎn)；以及 將所述電壓降組件的所述第二端電耦合到所述NMOS晶體管的柵極節(jié)點(diǎn)。
14.根據(jù)權(quán)利要求11所述的方法，其中所述過(guò)壓箝位組件包括串聯(lián)電耦合的多個(gè)二極管。
15.根據(jù)權(quán)利要求14所述的方法，其中所述多個(gè)二極管被配置為多個(gè)正向和反向二極管對(duì)。
16.根據(jù)權(quán)利要求14所述的方法，其中所述二極管被形成在包括氮化鎵的低缺陷層和包括AlxGahN的阻擋層中，所述GaN FET被設(shè)置在所述低缺陷層和所述阻擋層的一部分中。
17.根據(jù)權(quán)利要求14所述的方法，其中所述二極管被形成在包括AlxGahN的阻擋層和金屬柵極層中，所述GaN FET被設(shè)置在所述阻擋層的一部分中，并且具有所述金屬柵極層的金屬柵極。
18.根據(jù)權(quán)利要求11所述的方法，其中所述電壓降組件是電阻器。
19.根據(jù)權(quán)利要求18所述的方法，其中所述電阻器在包括氮化鎵的低缺陷層中的二維電子氣體中具有電阻體，所述GaN FET被設(shè)置在所述低缺陷層的一部分內(nèi)并在所述二維電子氣體中具有溝道導(dǎo)電層。
20.根據(jù)權(quán)利要求11所述的方法，其中所述電壓降組件是金屬氧化物半導(dǎo)體晶體管即MOS晶體管。
【文檔編號(hào)】H01L29/778GK104134659SQ201410185139
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2014年5月5日 優(yōu)先權(quán)日:2013年5月3日
【發(fā)明者】S·彭哈卡, N·特珀?duì)杻?nèi)尼 申請(qǐng)人:德克薩斯儀器股份有限公司