一種bcd集成工藝的制作方法
【專利摘要】本發(fā)明公開了一種BCD集成工藝，包括以下步驟：選擇N型輕摻雜厚外延襯底；在N型厚外延襯底上形成P型埋層；在P型埋層上生長N型薄外延層；N阱注入；P阱注入；推阱和場氧生長；注入、退火形成P型輕摻雜頂層；或者，注入、退火形成p型場區(qū)；柵氧生長；多晶硅柵形成；源漏形成。采用本發(fā)明所述工藝制作CMOS、DMOS器件和寄生PNP晶體管器件，可降低器件的導通電阻，提升產(chǎn)品性能，還可以節(jié)省橫向的耐壓長度，從而節(jié)省芯片面積，降低制造成本，并能實現(xiàn)VDMOS與LDMOS的并聯(lián)使用。
【專利說明】—種BCD集成工藝
【技術領域】
[0001 ] 本發(fā)明涉及一種B⑶集成工藝，尤其涉及一種采用N型襯底的B⑶集成工藝。
【背景技術】
[0002]B⑶是一種單片集成工藝技術，這種技術能夠在同一芯片上制作CMOS、DMOS器件和寄生PNP晶體管器件，稱為BCD工藝或BCD集成工藝。上述CM0S(Complementary MetalOxide Semiconductor)是一種互補金屬氧化物半導體；DM0S與CMOS器件結構類似，也有源、漏、柵等電極，但是漏端擊穿電壓高，主要有兩種類型，垂直雙擴散金屬氧化物半導體場效應管VDM0SFET (vertical double-diffused M0SFET)和橫向雙擴散金屬氧化物半導體場效應管 LDM0SFET(lateral double-dif fused M0SFET)。寄生 PNP 晶體管器件即 PNP 型晶體管，是由2塊P型半導體中間夾著I塊N型半導體所組成的三極管。
[0003]傳統(tǒng)的B⑶集成工藝采用的是在P型襯底上生長N型外延層的B⑶工藝，其簡易工藝流程如下:
[0004]( I)在P型襯底上做N型埋層；
[0005](2)生長N型外延；
[0006](3)局部氧化隔離和阱的形成；
[0007](4)柵氧和多晶硅生長；
[0008](5)源漏形成；
[0009](6)層間介質和金屬互連線；
[0010](7)鈍化層形成。
[0011]上述傳統(tǒng)的B⑶集成工藝形成的器件導通電阻高，其性能受到很大限制，且橫向的耐壓長度較長，浪費了芯片面積，提高了制造成本。

【發(fā)明內容】

[0012]本發(fā)明的目的就在于為了解決上述問題而提供一種采用N型襯底的低成本、高性能的B⑶集成工藝。
[0013]本發(fā)明通過以下技術方案來實現(xiàn)上述目的:
[0014]一種B⑶集成工藝，包括以下步驟:
[0015]( I)選擇N型輕摻雜厚外延襯底；
[0016]( 2 )在N型厚外延襯底上形成P型埋層；
[0017](3)在P型埋層上生長N型薄外延層；
[0018](4) N 阱注入；
[0019](5) P 阱注入；
[0020](6)推阱和場氧生長；
[0021](7)注入、退火形成P型輕摻雜頂層；或者，注入、退火形成P型場區(qū)；
[0022](8)柵氧生長；[0023](9)多晶硅柵形成；
[0024](10)源漏形成。
[0025]具體地，所述步驟(2)中，通過在N型厚外延襯底上注入原子量為11的硼離子(SPBll)來形成P型埋層，注入后通過硅的局部氧化生長厚氧化層，然后再全部刻蝕掉此厚氧化層；所述步驟(3)中，通過化學氣相淀積法在P型埋層上生長N型薄外延層；所述步驟(4)中，通過高能、雙電荷磷注入來形成N阱；所述步驟(5)中，通過高能注入原子量為11的硼離子來形成P阱；所述步驟(7)中，通過在N阱注入原子量為11的硼離子來形成P型輕摻雜頂層，或者通過注入二氟化硼離子(即BF2)來形成P型場區(qū)；所述步驟(8)中，通過干濕干生長柵氧化層150A ;所述步驟(9)中，通過低壓化學氣相淀積法生長N型多晶硅，形成多晶娃柵；所述步驟(10)中，對于NMOS (N-Mental-Oxide-Semiconductor, N型金屬-氧化物-半導體)，形成N型重摻雜源漏區(qū)，對于PMOS (指η型襯底、P溝道，靠空穴的流動運送電流的 MOS 管，全稱:positive channel Metal Oxide Semiconductor),形成P 型重慘雜源漏區(qū)。
[0026]本發(fā)明的有益效果在于:
[0027]采用本發(fā)明所述工藝制作CMOS、DMOS器件和寄生PNP晶體管器件，可降低器件的導通電阻，提升產(chǎn)品性能，還可以節(jié)省橫向的耐壓長度，從而節(jié)省芯片面積，降低制造成本，并能實現(xiàn)VDMOS (垂直雙擴散金屬-氧化物半導體場效應晶體管)與LDMOS (橫向擴散金屬氧化物半導)的并聯(lián)使用。
【具體實施方式】
[0028]下面結合實施例對本發(fā)明作進一步說明:
[0029]實施例1:
[0030]采用本工藝制作DMOS器件，包括以下步驟:
[0031 ] ( I)選擇N型輕摻雜厚外延襯底；
[0032](2)通過在N型厚外延襯底上注入Bll形成P型埋層，注入后通過硅的局部氧化生長厚氧化層，然后再全部刻蝕掉此厚氧化層；
[0033](3)通過化學氣相淀積法在P型埋層上生長N型薄外延層；
[0034](4)通過高能、雙電荷磷注入來形成N阱；
[0035](5)通過高能Bll注入來形成P阱；
[0036](6)推阱和場氧生長；
[0037](7)在N阱注入B11，退火后形成P型輕摻雜頂層；
[0038](8)通過干濕干生長柵氧化層150A，完成柵氧生長，柵氧化層的厚度是通過MOS擊穿電壓和閾值電壓要求確定的；
[0039](9)通過低壓化學氣相淀積法生長N型多晶硅，形成多晶硅柵；
[0040](10)對于NM0S，形成N型重摻雜源漏區(qū)，對于PM0S，形成P型重摻雜源漏區(qū)；
[0041](11)然后淀積正硅酸乙酯作為層間介質；
[0042](12)制作鋁金屬接觸電極；
[0043](13)最后通過PETEOS和PESIN作為鈍化層，其中，PETEOS是指采用PECVD(PlasmaEnhanced Chemical Vapor Deposition,等離子體增強化學氣相沉積)的方式，以TEOS為原材料，來生長出來的硅氧化層薄膜，PESIN是指采用PECVD的方式來生長出來的氮化硅薄膜。
[0044]實施例2:
[0045]采用本工藝制作CMOS器件，包括以下步驟:
[0046]( I)選擇N型輕摻雜厚外延襯底；
[0047](2)通過在N型厚外延襯底上注入Bll形成P型埋層，注入后通過硅的局部氧化生長厚氧化層，然后再全部刻蝕掉此厚氧化層；
[0048](3)通過化學氣相淀積法在P型埋層上生長N型薄外延層；
[0049](4)通過高能、雙電荷磷注入來形成N阱；
[0050](5)通過高能Bll注入來形成P阱；
[0051](6)推阱和場氧生長；
[0052](7)在N阱注入BF2、退火形成P型場區(qū)；
[0053](8)通過干濕干生長柵氧化層150A，完成柵氧生長，柵氧化層的厚度是通過MOS擊穿電壓和閾值電壓要求確定的；
[0054](9)通過低壓化學氣相淀積法生長N型多晶硅，形成多晶硅柵；
[0055](10)對于NM0S，形成N型重摻雜源漏區(qū)，對于PM0S，形成P型重摻雜源漏區(qū)；
[0056](11)然后淀積正硅酸乙酯作為層間介質；
[0057](12)制作鋁金屬接觸電極；
[0058](13)最后通過PETEOS和PESIN作為鈍化層。
[0059]結合實施例2，用本發(fā)明所述工藝制造寄生PNP晶體管器件時，其它步驟與實施例2相同，不同在于:步驟(4)的N阱作為PNP的基區(qū)，步驟(5)的P阱作為PNP的集電區(qū)，步驟(9)中形成的是基極，步驟(10)形成的是集電極和發(fā)射極。
[0060]上述實施例只是本發(fā)明的較佳實施例，并不是對本發(fā)明技術方案的限制，只要是不經(jīng)過創(chuàng)造性勞動即可在上述實施例的基礎上實現(xiàn)的技術方案，均應視為落入本發(fā)明專利的權利保護范圍內。
【權利要求】
1.一種B⑶集成工藝，其特征在于:包括以下步驟: (1)選擇N型輕摻雜厚外延襯底； (2)在N型厚外延襯底上形成P型埋層； (3)在P型埋層上生長N型薄外延層； (4)N阱注入； (5)P阱注入； (6)推阱和場氧生長； (7)注入、退火形成P型輕摻雜頂層；或者，注入、退火形成P型場區(qū)； (8)柵氧生長； (9)多晶硅柵形成； (10)源漏形成。
2.根據(jù)權利要求1所述的BCD集成工藝，其特征在于:所述步驟(2)中，通過在N型厚外延襯底上注入原子量為11的硼離子來形成P型埋層，注入后通過硅的局部氧化生長厚氧化層，然后再全部刻蝕掉此厚氧化層；所述步驟(3)中，通過化學氣相淀積法在P型埋層上生長N型薄外延層；所述步驟(4)中，通過高能、雙電荷磷注入來形成N阱；所述步驟(5)中，通過高能注入原子量為11的硼離子來形成P阱；所述步驟(7)中，通過在N阱注入原子量為11的硼離子來形成P型輕摻雜頂層，或者通過注入二氟化硼離子來形成P型場區(qū)；所述步驟(8)中，通過干濕干生長柵氧化層150A ;所述步驟(9)中，通過低壓化學氣相淀積法生長N型多晶硅，形成多晶硅柵；所述步驟(10)中，對于NMOS，形成N型重摻雜源漏區(qū)，對于PMOS，形成P型重摻雜源漏區(qū)。
【文檔編號】H01L21/8249GK103871970SQ201410127091
【公開日】2014年6月18日 申請日期:2014年3月31日 優(yōu)先權日:2014年3月31日
【發(fā)明者】胡浩, 寧小霖 申請人:成都立芯微電子科技有限公司