厚iii-n外延的方法和襯底的制作方法
【專利摘要】本發(fā)明提供了制造III-N襯底的方法。方法包括：把Si襯底接合到支撐襯底，Si襯底具有背向支撐襯底的（111）生長表面；在（111）生長表面把Si襯底減薄到100μm或更小的厚度；以及在Si襯底被減薄之后在Si襯底的（111）生長表面上形成III-N材料。支撐襯底具有比Si襯底更接近地匹配III-N材料的熱膨脹系數(shù)的熱膨脹系數(shù)。公開了制造III-N襯底的其它方法以及對應(yīng)的晶片結(jié)構(gòu)。
【專利說明】厚I I 1-N外延的方法和襯底

【技術(shù)領(lǐng)域】
[0001]本申請涉及II1-N晶片結(jié)構(gòu)，并且更具體地涉及形成厚II1-N晶片結(jié)構(gòu)。

【背景技術(shù)】
[0002]作為用于制作器件的半導(dǎo)體材料，GaN提供優(yōu)于Si的幾個出眾的特性，諸如更低閾值電壓、更低通態(tài)電阻(Rdson)、更低寄生電容、更低柵極電阻和更好的FOM (品質(zhì)因數(shù))，從而導(dǎo)致優(yōu)于Si的極大的性能和尺寸優(yōu)點。對于作為明顯激發(fā)因素的這樣的優(yōu)點，在半導(dǎo)體工業(yè)中已做出了進(jìn)行中的廣泛努力以改進(jìn)GaN的晶體品質(zhì)。例如，GaN通常具有高缺陷密度，其可歸因于由生長襯底和GaN外延之間的晶格失配(例如在Si (111)上GaN的情況中為-17%)導(dǎo)致的滑移線。在許多情況(例如功率器件，諸如GaN基HEMT (高電子遷移率晶體管))中，減小由滑移線引起的缺陷密度產(chǎn)生器件性能的改進(jìn)。除了 GaN外延自身，(一個或多個)下層緩沖層也應(yīng)當(dāng)具有良好的晶體品質(zhì)。通過使用相對不昂貴的Si生長襯底，到現(xiàn)在為止已實現(xiàn)了可接受的GaN晶體品質(zhì)。通過增加所沉積的GaN層的厚度來改進(jìn)GaN晶體品質(zhì)。
[0003]然而，在Si上生長的GaN的最大厚度受該兩種材料之間的熱膨脹系數(shù)(CTE)中的差限制。依賴于來源，GaN的CTE從5.6*10~_6/K到6.2*10~_6/Κ變化。Si具有2.6*10~_6/K的CTE。GaN的沉積通常在大約1000°C溫度(例如針對MOCVD-金屬有機(jī)化學(xué)蒸汽沉積為1000-1200°C)完成。如果所沉積的GaN層被制作得太厚，則其在隨后的冷卻期間由于由Si的較小CTE引起的嚴(yán)重張應(yīng)力而破裂。因此在Si上沉積的GaN的最大厚度在6_8Mm的范圍中。如果需要更厚的GaN層，通常使用更昂貴的襯底，諸如SiC、藍(lán)寶石或非常稀少的(純)GaN襯底。


【發(fā)明內(nèi)容】

[0004]根據(jù)制造II1-N襯底的方法的實施例，方法包括:把Si襯底接合到支撐襯底，Si襯底具有背向支撐襯底的(111)生長表面；在(111)生長表面把Si襯底減薄到100 μ m或更小的厚度；以及在Si襯底被減薄之后在Si襯底的(111)生長表面上形成II1-N材料。支撐襯底具有比Si襯底更接近地匹配II1-N材料的熱膨脹系數(shù)的熱膨脹系數(shù)。
[0005]根據(jù)半導(dǎo)體晶片結(jié)構(gòu)的實施例，晶片結(jié)構(gòu)包括:襯底；襯底上的Si材料，Si材料具有10ym或更小的厚度以及背向襯底的(111) Si表面；以及II1-N材料，在Si材料的(111) Si表面上。襯底具有比Si材料更接近地匹配II1-N材料的熱膨脹系數(shù)的熱膨脹系數(shù)。
[0006]根據(jù)制造II1-N襯底的方法的另一實施例,方法包括:提供具有第一表面和與第一表面相對的第二表面的第一襯底；在第一襯底的第一表面上形成第一厚度的II1-N材料；在II1-N材料形成為第一厚度之后去除第一襯底；把第二襯底接合到II1-N材料的側(cè)面，第二襯底具有比第一襯底更接近地匹配II1-N材料的熱膨脹系數(shù)的熱膨脹系數(shù)；以及在第一襯底被去除且第二襯底被接合到II1-N材料之后，把II1-N材料的厚度增加到大于第一厚度的第二厚度。當(dāng)II1-N材料的厚度從第一厚度增加到第二厚度時，II1-N材料的第一厚度足以確保第二襯底對II1-N材料的晶體結(jié)構(gòu)沒有影響。
[0007]根據(jù)GaN晶片的實施例，GaN晶片包括GaN材料。GaN材料具有至少200mm的直徑和至少10 μ m的厚度。
[0008]通過閱讀后面的詳細(xì)描述，并且通過查看附圖，本領(lǐng)域技術(shù)人員將認(rèn)識到附加的特征和優(yōu)點。

【專利附圖】

【附圖說明】
[0009]圖中的部件不一定按比例，相反地，重點放在圖示本發(fā)明的原理上。此外，在圖中，相似的參考數(shù)字指定對應(yīng)的部分。在附圖中:
圖1A到IC圖示了根據(jù)實施例的在生長襯底上制造II1-N材料的方法的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的截面圖；
圖2A到2E圖示了根據(jù)第一實施例的在結(jié)構(gòu)化生長襯底上制造II1-N材料的方法的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的截面圖；
圖3A到3C圖示了根據(jù)第二實施例的在結(jié)構(gòu)化生長襯底上制造II1-N材料的方法的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的截面圖；
圖4圖示了根據(jù)第三實施例的用于生長II1-N材料的結(jié)構(gòu)化襯底的截面圖；
圖5A到5C圖示了根據(jù)第四實施例的在結(jié)構(gòu)化生長襯底上制造II1-N材料的方法的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的截面圖；
圖6A到6B圖示了根據(jù)第五實施例的在結(jié)構(gòu)化生長襯底上制造II1-N材料的方法的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的截面圖；
圖7圖示了根據(jù)第六實施例的用于生長II1-N材料的結(jié)構(gòu)化襯底的截面圖；
圖8圖示了根據(jù)第七實施例的用于生長II1-N材料的結(jié)構(gòu)化襯底的截面圖；
圖9A到9H圖示了根據(jù)實施例的在不同階段中制造II1-N材料的方法的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的截面圖。

【具體實施方式】
[0010]本文中描述的實施例提供良好晶體品質(zhì)的較厚GaN層(例如10 μ m或更厚)的沉積。如果需要，本文中描述的相同過程可以產(chǎn)生更薄的GaN層。在每個情況中，不昂貴的襯底(諸如Si河以用于沉積不同厚度的GaN層。由于在大直徑(例如從200mm (所謂的‘8英寸’)到300mm (所謂的‘ 12英寸’)或甚至更大(諸如450mm (所謂的‘18英寸’))變化)中的廣泛可用性，Si襯底尤其受關(guān)注?？梢允褂帽疚闹忻枋龅膶嵤├齺韺崿F(xiàn)產(chǎn)生更好器件特性的高晶體品質(zhì)II1-N材料。而且，根據(jù)本文中描述的實施例，器件和襯底之間的最大電壓不再受限制，這可以是尤其受關(guān)注的，因為GaN的出眾特性最適合于具有高擊穿電壓的器件。
[0011]接下來描述包括以下步驟的實施例:把針對II1-N材料的生長襯底接合到比生長襯底更好地與II1-N材料CTE匹配的支撐襯底，以及減薄生長襯底使得薄生長層僅保留為例如大約100 μ m或更少。薄生長層確定隨后沉積的II1-N層的晶格并且支撐襯底限制在II1-N外延之后的冷卻下來期間的應(yīng)力問題。在一些實施例中，支撐襯底上的生長層可以按有利于隨后的II1-N外延和/或減小應(yīng)力的方式被結(jié)構(gòu)化。
[0012]圖1A到IC圖示了根據(jù)實施例的制造過程的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的對應(yīng)截面圖。根據(jù)這個實施例，使用任何適合的已知接合過程如圖1A中示出的那樣把Si襯底100接合到支撐襯底102。Si襯底100具有背向支撐襯底102的(111)生長表面101 (或其它定向)，并且襯底100、102具有不同的CTE。使用任何適合的已知減薄過程(諸如濕化學(xué)刻蝕、CMP (化學(xué)機(jī)械拋光)等)如圖1B中示出的那樣在(111)生長表面101處把Si襯底100減薄至Ij 100 μ m或更小(例如10 μ m或更小)的厚度(Tthin)。在減薄Si襯底100上II1-N材料隨后的形成期間發(fā)生的熱膨脹以支撐襯底102而不是以Si襯底100為主，因為Si襯底100比支撐襯底102顯著地薄(并且因此具有更小的體積)。這繼而減小II1-N材料破裂的可能性，因為支撐襯底102被選擇使得支撐襯底102的CTE較好地匹配II1-N材料的CTE，或至少比減薄的Si襯底100更接近地匹配II1-N材料。
[0013]在Si襯底100被減薄之后，使用任何適合的已知過程(諸如M0CVD)如圖1C中示出的那樣在減薄的Si襯底100的(111)生長表面101上形成II1-N材料104 (諸如GaN、AIN、InN等)。II1-N材料104在隨后的冷卻期間比較不易破裂，因為支撐襯底102具有比Si襯底100更接近地匹配II1-N 104材料CTE的CTE，并且Si襯底100在II1-N材料104形成之前被減薄。用這樣的II1-N生長過程，在產(chǎn)生的II1-N材料104中仍然可能出現(xiàn)一些結(jié)構(gòu)損壞(而且Si層中的破裂將被最小化)。為了防止這樣的結(jié)構(gòu)損壞的可能發(fā)生，減薄的Si襯底100可以在II1-N材料104形成之前用有利于II1-N外延和/或減小應(yīng)力的方式被結(jié)構(gòu)化。
[0014]圖2A到2E圖示了根據(jù)第一實施例的制造過程的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的對應(yīng)截面圖，在該制造過程中Si襯底100在II1-N材料104形成之前被結(jié)構(gòu)化。圖2A示出了在Si襯底100中、在Si襯底100的背向(111)生長表面101的接合表面103處形成溝槽106之后的Si襯底100。溝槽106可以形成在Si襯底100的有源區(qū)和/或切口區(qū)(通常還稱為劃線)中?？梢圆捎萌魏我阎倪m合過程(諸如刻蝕)來形成溝槽106。在Si襯底100在接合表面103處被接合到支撐襯底102之前，溝槽106用諸如電介質(zhì)(例如S12)的材料108至少部分地填充。根據(jù)這個實施例，材料108填充溝槽160并且還覆蓋Si襯底100的接合表面103。替代地，溝槽106可以在接合到支撐襯底102時保持開口并且稍后在II1-N沉積之前被填充。
[0015]圖2B示出了支撐襯底102接合到覆蓋Si襯底100的接合表面103的材料108之后的半導(dǎo)體晶片結(jié)構(gòu)?？梢允褂萌魏芜m合的支撐襯底102，只要支撐襯底102具有與匹配Si襯底100的CTE相比更接近地匹配要在Si襯底100上形成的II1-N材料104的CTE的CTE。
[0016]圖2C示出了在Si襯底100的(111)生長表面101處減薄Si襯底100之后的半導(dǎo)體晶片結(jié)構(gòu)。Si襯底100被減薄到100 μ m或更小(例如10 μ m或更小)的厚度以限制隨后形成的II1-N材料104上的應(yīng)力。根據(jù)這個實施例，Si襯底100的減薄導(dǎo)致溝槽106被暴露在(111)生長表面101和接合表面103兩者處使得減薄的Si襯底100被分離成Si材料島110。替代地，溝槽106可以被暴露僅在(111)生長表面101處使得減薄的Si襯底100不完全分離成島，即減薄的Si襯底100接近接合表面103保持連續(xù)。
[0017]圖2D示出了例如通過基于MOCVD外延橫向過生長(ELOG)過程的II1-N材料104的沉積期間的半導(dǎo)體晶片結(jié)構(gòu)。II1-N材料104 (例如具有一個或多個緩沖層的GaN)沉積在減薄的Si襯底100的暴露的(111)生長表面101上。小空隙可以在溝槽106中的介電材料108上形成。II1-N材料104繼續(xù)在Si島110上垂直和水平(橫向)雙向生長，如通過圖2D中示出的不同尺寸的矩形框圖示的那樣。雖然圖2D為了易于圖示而示出了僅在一個島110上方的生長，但是II1-N材料104毫無疑問地在所有Si島110上方以這種方式生長。
[0018]圖2E示出了 II1-N材料104在減薄的Si襯底100上沉積到任何期望的厚度(例如10 μ m或更厚)之后的半導(dǎo)體晶片結(jié)構(gòu)。在II1-N材料104形成期間發(fā)生的熱膨脹以更厚的支撐襯底102而不是減薄的Si襯底100為主。在II1-N材料104的沉積之前減薄Si襯底100與形成在減薄的Si襯底100中的溝槽結(jié)構(gòu)106 —起減小II1-N材料104破裂的可能性，因為支撐襯底102的CTE比減薄的Si襯底100更接近于II1-N材料104的CTE。導(dǎo)致II1-N材料104的大多數(shù)滑移線傾向于被設(shè)置在Si島110上方而不在溝槽106上方。照此，Si島110上方的II1-N材料104的第一區(qū)112具有比溝槽106上方的II1-N材料104的第二區(qū)114更高的滑移線密度。器件可以形成在II1-N材料104的第二區(qū)114 (即具有更低滑移線密度的區(qū))中以確保更好的器件性能。在這種情況中，形成比Si島110更寬的溝槽106將是有益的。然而對于與II1-N層104的厚度相比較薄的層，形成比溝槽106寬的Si島110產(chǎn)生更好的平面度。
[0019]圖3A到3C圖示了根據(jù)第二實施例的制造過程的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的對應(yīng)截面圖，在該制造過程中在II1-N材料104形成之前結(jié)構(gòu)化Si襯底100。圖3A示出了在Si襯底100中、在襯底100的背向(111)生長表面101的接合表面103處形成溝槽106之后的Si襯底100，填充溝槽106的材料108從Si襯底100的接合表面103被去除，并且在材料108從接合表面103去除之后，附加(可選的)Si 116例如通過外延形成在Si襯底100的接合表面103處。如果提供可選的附加Si層116，溝槽106中的材料108在所有側(cè)面被Si包圍，并且接合到Si襯底100的支撐襯底102通過附加Si層116與溝槽106中的材料108分離，如圖3A示出的那樣。
[0020]圖3B示出了在Si襯底100的(111)生長表面101處減薄Si襯底100之后的半導(dǎo)體晶片結(jié)構(gòu)。在(111)生長表面101處把Si襯底100減薄到100 μ m或更小(例如1ym或更小)的厚度。根據(jù)這個實施例，Si襯底100的減薄導(dǎo)致溝槽106僅被暴露在(111)生長表面101處，使得(如果生長可選的Si層116) Si襯底100在減薄之后不被分離成Si材料島。這樣的結(jié)構(gòu)通過在溝槽形成之后附加Si層116的生長來實現(xiàn)。
[0021]圖3C示出了例如通過MOCVD在減薄的Si襯底100上形成達(dá)任何期望厚度(例如10 μ m或更厚)的II1-N材料104之后的半導(dǎo)體晶片結(jié)構(gòu)。這個實施例非常適合于準(zhǔn)垂直器件，即具有電流路徑的器件，該電流路徑具有如由圖3C中箭頭表示的橫向組成部分和垂直組成部分。這樣的器件具有控制下層溝道的柵極118和由溝道分隔開的兩個端子120、122。裝置的任一個端子120、122 (即源極或漏極)延伸到下層減薄的Si襯底100，Si襯底100可以被摻雜使得減薄的Si襯底100是導(dǎo)電的。根據(jù)這個實施例，因為填充溝槽106的絕緣材料108先前從Si襯底100的接合表面103被去除，所以電流路徑繼續(xù)無阻礙地到摻雜的Si襯底100。
[0022]圖4圖示了第三實施例，其中在II1-N材料104沉積之前，減薄的Si襯底100中的溝槽106沒有用任何材料填充。照此，當(dāng)II1-N材料104在(111)生長表面101上開始形成時，溝槽106在Si襯底100的(111)生長表面101處保持開口。溝槽106可以一直被刻蝕到下層支撐襯底102以形成彼此完全分離的Si島(管芯)。在隨后的高溫MOCVD處理以形成II1-N材料104期間，僅存在個體島(管芯)應(yīng)力且不存在整個晶片應(yīng)力。這繼而導(dǎo)致更小的晶片弓度并且因此可以使用更厚的Si襯底100來支撐II1-N材料104的生長。當(dāng)然，更小的晶片弓度具有多個益處:更小的破裂風(fēng)險；更容易處理等。
[0023]圖5A到5C圖示了根據(jù)第四實施例的在制造過程的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的對應(yīng)截面圖，在該制造過程中在II1-N材料104形成之前結(jié)構(gòu)化Si襯底100。圖5A示出了在Si襯底100中在接合表面103處形成溝槽106且用材料108填充溝槽106之后的Si襯底100。根據(jù)這個實施例，溝槽106的寬度(Wt)大于溝槽106之間的Si島110的寬度(Wsi)并且溝槽106用諸如S12的介電材料108填充。介電填充溝槽106比插入在溝槽106之間的窄Si島110寬。這樣的結(jié)構(gòu)非常適合于基于MOCVD的EL0G。
[0024]圖5B示出了在Si島110的(111)生長表面101上II1-N材料104的ELOG期間的半導(dǎo)體晶片結(jié)構(gòu)。圖5B中的不同尺寸的矩形框表示在ELOG過程的不同階段II1-N材料104的橫向生長。II1-N材料104最終在寬介電填充溝槽106上方生長。
[0025]圖5C示出了 II1-N材料104完全形成之后的半導(dǎo)體晶片結(jié)構(gòu)。如本文中先前解釋的，由外延橫向過生長過程產(chǎn)生的II1-N材料104中的大多數(shù)滑移線設(shè)置在Si島110上方而不是介電填充溝槽106上方。因此，在圖5C中由虛線框表示的有源器件區(qū)可以形成在滑移線密度較低的、設(shè)置在介電填充溝槽106上方的II1-N材料104的區(qū)114中。Si島110上方的II1-N材料104的區(qū)112可以例如用作器件隔離區(qū)或用作稍后用于分離管芯的無源區(qū)。
[0026]圖6A和6B圖示了根據(jù)第五實施例的制造過程的不同階段期間半導(dǎo)體晶片結(jié)構(gòu)的對應(yīng)截面圖，在該制造過程中在II1-N材料104形成之前結(jié)構(gòu)化Si襯底100。圖6A示出了 Si襯底100中的溝槽106用至少兩種不同材料124、126填充之后的晶片結(jié)構(gòu)。例如，溝槽106可以用第一電介質(zhì)124 (諸如S12)部分地填充并且然后用不同的材料126 (例如提供附加應(yīng)力減小/調(diào)節(jié)或是導(dǎo)電的且在結(jié)構(gòu)的相對側(cè)面之間提供接觸點的材料)完全填充。在圖6A中示出的實施例中，溝槽106的內(nèi)部用導(dǎo)電材料126 (諸如摻雜的Si或金屬，諸如W、T、TiN、金屬合金等)填充以形成低歐姆接觸，包圍內(nèi)部的溝槽106的外部用電絕緣材料124填充。
[0027]圖6B示出了在Si襯底100的(111)生長表面101上形成II1-N材料104之后的結(jié)構(gòu)?？梢栽贗I1-N材料104中形成如由圖6B中示出的柵極、漏極和源極端子118、120、122表示的那樣的準(zhǔn)垂直器件。在這種情況中，源極122端子通過II1-N材料104延伸到溝槽106的導(dǎo)電內(nèi)部126。溝槽106的傳導(dǎo)內(nèi)部126在源極端子122和下層襯底100之間提供電流路徑，下層襯底100可以重?fù)诫s以確保良好的電連接。漏極端子120可以改為代替源極端子122經(jīng)由溝槽106的傳導(dǎo)內(nèi)部126電連接到摻雜的Si襯底100。
[0028]圖7圖示了根據(jù)第六實施例的在Si襯底100上形成II1-N材料104之前結(jié)構(gòu)化Si襯底100的截面圖。材料108通過襯里每個溝槽106的側(cè)壁和頂部使得溝槽106被封閉來部分填充Si襯底100中的溝槽106。溝槽106的封閉的內(nèi)部107用氣體填充。II1-N材料104在Si襯底100的暴露部分上沿(111)生長表面101生長，最終在封閉的溝槽106上方生長。
[0029]圖8圖示了根據(jù)第七實施例的在Si襯底100上形成II1-N材料104之前結(jié)構(gòu)化Si襯底100的截面圖。圖8中示出的實施例類似于圖7中示出的實施例，然而襯里溝槽106側(cè)壁的材料108不封閉溝槽106。相反地，在II1-N形成過程期間在Si襯底100的(111)生長表面101處溝槽106保持開口。
[0030]根據(jù)每個先前描述的實施例，提供了包括以下各項的半導(dǎo)體晶片結(jié)構(gòu):襯底、襯底上的Si材料、具有100 μ m或更小厚度和背向襯底的(lll)Si表面的Si材料、以及Si材料的(Ill)Si表面上的II1-N材料。Si材料可以被結(jié)構(gòu)化或不結(jié)構(gòu)化。襯底具有比Si材料更接近地匹配II1-N材料的CTE的CTE。在隨后用于在II1-N材料中制作器件期間襯底可以被去除或保留在原地。根據(jù)上面描述的實施例，II1-N材料可以生長到任何期望的厚度。在一個實施例中，II1-N材料是GaN并且GaN材料具有至少200mm的直徑和至少10 μ m的厚度。這樣的晶片結(jié)構(gòu)可以例如用于GaN上GaN (GaN-on_GaN)外延。另外，先前描述的實施例中的幾個示出了過生長電介質(zhì)。替代地，可以提供更大面積，其中電介質(zhì)被暴露，以便即使在過生長之后也存在能夠用作對齊標(biāo)志的顯著的拓?fù)洹?br> [0031]接下來描述包括使用兩個單獨的沉積階段來形成期望最終厚度的II1-N層的實施例。在第一沉積階段中，使用適合于生長II1-N材料(諸如GaN)的薄層的生長晶片(例如可以使用Si晶片)。在第一沉積階段之后生長晶片被去除并且由新襯底代替。新襯底具有比原始生長晶片更接近地匹配II1-N材料的CTE (例如具有高Ge含量的SiGe晶片或BeO可以用作第二襯底)。用這種方式，在完成多個階段的沉積過程之后結(jié)構(gòu)冷卻下來時避免II1-N材料的破裂。II1-N材料在第一沉積階段中生長得足夠厚使得在第二沉積階段期間第二襯底對GaN的晶體品質(zhì)沒有影響。
[0032]圖9A到圖9H圖示了根據(jù)實施例的雙階段II1-N沉積制造過程的不同階段期間的半導(dǎo)體晶片結(jié)構(gòu)的對應(yīng)截面圖。圖9A示出了在第一厚度(Tl)的II1-N材料202例如通過MOCVD形成在生長襯底200的第一表面201上之后具有第一和第二相對表面201、203的第一(生長)襯底200?？梢孕纬扇魏芜m合的II1-N材料202，諸如GaN、AIN、InN等和/或其組合。II1-N材料202僅需要足夠厚以在隨后的接合過程期間機(jī)械穩(wěn)定。在第一沉積階段中逐漸改進(jìn)晶體品質(zhì)的步驟是不必要的。例如，緩沖或種子層的沉積作為初始II1-N材料202可以是足夠的。在第二沉積階段中可以采取晶體品質(zhì)優(yōu)化步驟。
[0033]在一個實施例中，II1-N材料202是GaN，生長襯底200是Si晶片，并且GaN 202(包括和緩沖層，諸如AlN)被沉積在Si晶片200的(111)表面201 (或其它定向)上。圖9A包括分解圖，該分解圖示出沉積在Si晶片200上的GaN材料202 (具有一個或多個緩沖層)。GaN材料202的生長方向由圖9A中的朝向上的箭頭表示。如圖9A的分解圖中描繪的那樣，GaN 202的每個層包括氮(N)原子下層和鎵(Ga)原子上層。用于MOCVD的普通定向在圖9A中示出。然而，例如通過使用MBE (分子束外延)，定向可以翻轉(zhuǎn)。在每種情況中，初始II1-N材料202的最大厚度由II1-N材料202和生長襯底200的不同CTE限制。II1-N材料202的晶體品質(zhì)隨增加的厚度改進(jìn)，然而，如果在第一沉積階段中II1-N材料202生長得太厚，在后沉積冷卻期間在II1-N材料202中可能發(fā)生破裂。
[0034]圖9B示出了在第二(臨時)襯底204接合到II1-N材料202的生長側(cè)面205之后的半導(dǎo)體晶片結(jié)構(gòu)。臨時襯底204被提供用于翻轉(zhuǎn)II1-N材料202使得原始生長側(cè)面205(即在GaN的情況中具有Ga原子的層)在第二沉積階段期間最終被暴露。照此，可以使用任何襯底，因為臨時襯底204僅提供機(jī)械翻轉(zhuǎn)功能。例如，可以使用玻璃晶片或者甚至Si晶片，因為臨時襯底204可以重復(fù)使用。臨時襯底204可以是除了晶片的某物，諸如II1-N材料202上穩(wěn)定層的厚沉積。如果II1-N材料202的另一(非生長)側(cè)面207 (例如在GaN的情況中具有N原子的層)足夠用于外延沉積，那么可以排除臨時襯底204。臨時襯底204可以接合或沉積在II1-N材料202的生長側(cè)面205上。
[0035]圖9C示出了在Si生長晶片的情況中例如通過濕化學(xué)刻蝕去除生長襯底200之后的半導(dǎo)體晶片結(jié)構(gòu)。代替或另外地，可以使用其它去除過程，例如諸如CMP(化學(xué)機(jī)械拋光)。
[0036]圖9D示出了在結(jié)構(gòu)被翻轉(zhuǎn)使得臨時襯底204在II1-N材料202之下之后的半導(dǎo)體晶片結(jié)構(gòu)。在翻轉(zhuǎn)之后，IH-N材料202的非生長側(cè)面207 (再次例如在GaN的情況中具有N原子的層)被暴露在結(jié)構(gòu)的頂側(cè)。
[0037]圖9E示出了第三(支撐)襯底206在II1-N材料202的非生長側(cè)面207處被接合到II1-N材料202之后的半導(dǎo)體晶片結(jié)構(gòu)。支撐襯底206具有比原始生長襯底200更接近地匹配II1-N材料202的CTE的CTE。支撐襯底206可以接合或沉積在II1-N材料202上。支撐襯底206在第二沉積階段期間將在II1-N材料下方，足夠穩(wěn)定以耐受外延過程，并且具有與II1-N材料202類似的CTE。在一個實施例中，支撐襯底206是鍺(Ge)晶片。鍺具有
6.0E-6/K 的 CTE (GaN 具有 5.6E-6/K 的 CTE),并且比 Si 襯底(其具有 2.6E-6/K 的 CTE)允許更厚的層。還可以使用GaAs晶片(GaAs具有6.2*10~-6/Κ的CTE)。依賴于外延溫度，Ge或GaAs支撐晶片206可以與Si形成合金以使晶片206更加熱穩(wěn)定，雖然這樣做減小支撐襯底206的整體CTE。
[0038]對于在較低溫度的沉積，可以使用純Ge。通過選擇合適的合金，CTE甚至可以更好地匹配II1-N材料202?？梢岳缤ㄟ^密封支撐襯底206免于外擴(kuò)散或摻雜支撐襯底206以減小電阻來控制支撐襯底206。只要到II1-N材料202的接合足夠好以耐受第二沉積階段期間的隨后的外延，就可以采用這樣的控制。不必一定使用單個晶體晶片作為支撐襯底206。還可以使用其它類型的支撐襯底206，諸如SiGe或BeO，并且依賴于要形成的II1-N材料202的類型。在每種情況中，支撐襯底206的晶格結(jié)構(gòu)是不重要的，因為II1-N材料202在第一沉積階段中被制作得足夠厚使得支撐襯底206的晶體結(jié)構(gòu)在第二沉積階段期間不影響II1-N材料202。
[0039]圖9F示出了在臨時襯底204被去除并且半導(dǎo)體晶片結(jié)構(gòu)被翻轉(zhuǎn)使得支撐襯底206在II1-N材料202之下之后的半導(dǎo)體晶片結(jié)構(gòu)。在翻轉(zhuǎn)之后，II1-N材料202的原始生長側(cè)面205 (例如在GaN的情況中具有Ga原子的層)被暴露在結(jié)構(gòu)的頂側(cè)。
[0040]圖9G示出了在第二沉積階段期間II1-N材料202的厚度例如通過MOCVD增加到比第一(初始)厚度(Tl)大的第二厚度(T2)之后的半導(dǎo)體晶片。在第一沉積步驟期間實現(xiàn)的II1-N材料202的第一厚度Tl足以確保在第二沉積階段期間隨著II1-N材料202的厚度增加支撐襯底206對II1-N材料202的晶體結(jié)構(gòu)沒有影響。照此，II1-N材料202可以生長為如期望的一樣厚。II1-N材料202可以被制作為足夠厚以具有期望的晶體品質(zhì)、到襯底206的擊穿電壓、或者甚至在不具有支撐襯底206的情況下機(jī)械穩(wěn)定。如果最終的器件需要(例如出于電的原因)，可以使用(一個或多個)進(jìn)一步的接合以把II1-N材料202與另一襯底組合。
[0041]第二沉積可以直接在II1-N材料202上，導(dǎo)致非常好的晶體品質(zhì)。由于所有接合，可以執(zhí)行清理/表面準(zhǔn)備步驟。根據(jù)這個實施例，新層208在與在第一沉積階段期間形成的初始層210相同的方向上生長。這對于II1-N半導(dǎo)體是尤其有利的。
[0042]然而，通過省略臨時襯底204且移除圖9B到9D中示出的翻轉(zhuǎn)步驟，II1-N材料202的新層208可以在相反方向上生長。對于電器件仍然使用II1-N材料202的原始生長側(cè)面205可能是必要的，例如在水平器件中需要避免到襯底的擊穿的情況中。在這種情況中，第二外延在較差晶體品質(zhì)的區(qū)中開始生長。因此需要生長與第一外延期間大約相同的厚度以在表面上達(dá)到相同的缺陷密度。因為第二外延不受益于第一外延，所以第一外延可以非常短。在每種情況中，支撐襯底206的CTE足夠接近于II1-N材料202的CTE以便在后沉積冷卻期間在II1-N材料202中很少或沒有破裂發(fā)生。如果II1-N材料202的第二層210的沉積足夠厚而機(jī)械穩(wěn)定，則可以通過任何適合的手段(諸如濕化學(xué)刻蝕、CMP等)完全去除支撐襯底206。
[0043]圖9H示出了在支撐襯底206從II1-N材料202去除之后并且在II1-N材料202的厚度增加到第二厚度T2之后的半導(dǎo)體晶片結(jié)構(gòu)。根據(jù)本文中描述的實施例，II1-N材料202可以生長到任何期望的厚度。在一個實施例中，II1-N材料202是GaN并且GaN材料202具有至少200mm的直徑(D)和至少1(^111的厚度(了2)。這樣的晶片結(jié)構(gòu)可以用于例如GaN 上 GaN (GaN-on-GaN)外延。
[0044]為了簡化描述，空間相對術(shù)語(諸如“下方”、“之下”、“下”、“上方”、“上”等)用于解釋一個元件相對于第二元件的放置。這些術(shù)語意圖包含加之與圖中描述的定向不同的定向的器件不同定向。另外，諸如“第一”、“第二”等術(shù)語也用于描述各個元件、區(qū)、區(qū)段等，并且也不意圖限制。貫穿本描述，相似的術(shù)語指代相似的元件。
[0045]如本文中使用的，術(shù)語“具有”、“含有”、“包括”、“包含”等是開放術(shù)語，其指示所述元件或特征的存在，但是不排除附加的元件或特征。冠詞“一”、“一個”和“該”意圖包括復(fù)數(shù)以及單數(shù)，除非上下文另外清楚地指明。
[0046]考慮到變化和應(yīng)用的上面的范圍，應(yīng)當(dāng)理解的是，本發(fā)明不由前面的描述限制，也不由附圖限制。相反地，本發(fā)明僅由所附的權(quán)利要求及其法律等同物限制。
【權(quán)利要求】
1.一種制造II1-N襯底的方法，所述方法包括: 把Si襯底接合到支撐襯底，所述Si襯底具有背向所述支撐襯底的(111)生長表面； 在所述(111)生長表面把所述Si襯底減薄到10ym或更小的厚度；以及 在所述Si襯底被減薄之后在所述Si襯底的所述(111)生長表面上形成II1-N材料， 其中所述支撐襯底具有比所述Si襯底更接近地匹配所述II1-N材料的熱膨脹系數(shù)的熱膨脹系數(shù)。
2.根據(jù)權(quán)利要求1的方法，進(jìn)一步包括:在所述Si襯底中在所述襯底的背向所述(111)生長表面的接合表面處形成多個溝槽，其中在形成所述溝槽之后所述Si襯底在所述接合表面處被接合到所述支撐襯底。
3.根據(jù)權(quán)利要求2的方法，進(jìn)一步包括:在所述Si襯底在所述接合表面處被接合到所述支撐襯底之前用材料至少部分地填充所述溝槽。
4.根據(jù)權(quán)利要求3的方法，其中至少部分地填充所述溝槽的所述材料是介電材料，所述介電材料還覆蓋所述Si襯底的所述接合表面，并且其中所述支撐襯底被接合到覆蓋所述Si襯底的所述接合表面的所述介電材料。
5.根據(jù)權(quán)利要求3的方法，其中對所述Si襯底的所述減薄使所述溝槽暴露在所述(111)生長表面處，使得所述Si襯底被分離成Si材料島。
6.根據(jù)權(quán)利要求3的方法， 進(jìn)一步包括:從所述Si襯底的所述接合表面去除所述材料，其中在所述材料從所述接合表面被去除之后，所述支撐襯底被接合到所述Si襯底的所述接合表面。
7.根據(jù)權(quán)利要求6的方法，進(jìn)一步包括:在所述材料從所述接合表面被去除之后在所述Si襯底的所述接合表面上形成附加Si，使得所述溝槽中的所述材料在所有側(cè)面被Si包圍，其中在所述附加Si被沉積在所述Si襯底的所述接合表面上之后所述支撐襯底被接合到所述Si襯底，使得所述支撐襯底與所述溝槽中的所述材料通過所述附加Si分離。
8.根據(jù)權(quán)利要求7的方法，其中對所述Si襯底的所述減薄使所述溝槽暴露在所述(111)生長表面處。
9.根據(jù)權(quán)利要求2的方法，其中所述溝槽比所述溝槽之間的所述Si材料寬。
10.根據(jù)權(quán)利要求9的方法，進(jìn)一步包括:用介電材料填充所述溝槽，其中所述II1-N材料通過外延橫向過生長過程來形成，并且由所述外延橫向過生長過程產(chǎn)生的所述II1-N材料中的大多數(shù)滑移線設(shè)置在Si而不是所述溝槽上方。
11.根據(jù)權(quán)利要求3的方法，其中所述溝槽用至少兩種不同的材料填充。
12.根據(jù)權(quán)利要求11的方法,其中所述溝槽的內(nèi)部用導(dǎo)電材料填充,并且包圍所述內(nèi)部的所述溝槽的外部用電絕緣材料填充。
13.根據(jù)權(quán)利要求3的方法，其中所述材料通過襯里所述溝槽的側(cè)壁和頂部來部分填充所述溝槽，使得所述溝槽被封閉并且所述溝槽的內(nèi)部用氣體填充。
14.根據(jù)權(quán)利要求2的方法，其中當(dāng)所述II1-N材料開始在所述(111)生長表面上形成時所述溝槽在所述Si襯底的所述(111)生長表面處是開口的。
15.根據(jù)權(quán)利要求1的方法，其中所述II1-N材料至少10μ m厚。
16.一種半導(dǎo)體晶片結(jié)構(gòu)，包括: 襯底；Si材料，在所述襯底上，所述Si材料具有100 μ m或更小的厚度以及背向所述襯底的(111)表面；以及 II1-N材料，在所述S i材料的所述(111)表面上， 其中所述襯底具有比所述Si材料更接近地匹配所述II1-N材料的熱膨脹系數(shù)的熱膨脹系數(shù)。
17.根據(jù)權(quán)利要求16的半導(dǎo)體晶片結(jié)構(gòu)，其中所述Si材料具有10μ m或更小的厚度。
18.根據(jù)權(quán)利要求16的半導(dǎo)體晶片結(jié)構(gòu)，其中所述II1-N材料包括GaN并且具有至少10 μ m的厚度。
19.根據(jù)權(quán)利要求16的半導(dǎo)體晶片結(jié)構(gòu)，進(jìn)一步包括從所述(111)表面延伸到所述Si材料中的多個溝槽。
20.根據(jù)權(quán)利要求19的半導(dǎo)體晶片結(jié)構(gòu)，其中所述溝槽用材料填充。
21.根據(jù)權(quán)利要求20的半導(dǎo)體晶片結(jié)構(gòu)，其中所述材料是電介質(zhì)。
22.根據(jù)權(quán)利要求19的半導(dǎo)體晶片結(jié)構(gòu)，其中所述溝槽把所述Si材料分段成通過所述溝槽彼此分離的Si材料島。
23.根據(jù)權(quán)利要求19的半導(dǎo)體晶片結(jié)構(gòu)，其中所述襯底通過Si附加層與所述溝槽的底部分離。
24.根據(jù)權(quán)利要求19的半導(dǎo)體晶片結(jié)構(gòu)，其中所述溝槽比所述溝槽之間的所述Si材料寬。
25.根據(jù)權(quán)利要求19的半導(dǎo)體晶片結(jié)構(gòu)，其中所述溝槽用至少兩種不同的材料填充。
26.根據(jù)權(quán)利要求25的半導(dǎo)體晶片結(jié)構(gòu)，其中所述溝槽的內(nèi)部用導(dǎo)電材料填充，并且包圍所述內(nèi)部的所述溝槽的外部用電絕緣材料填充。
27.一種制造II1-N襯底的方法，所述方法包括: 提供具有第一表面和與第一表面相對的第二表面的第一襯底； 在第一襯底的第一表面上形成第一厚度的II1-N材料； 在所述II1-N材料形成為第一厚度之后去除第一襯底； 把第二襯底接合到所述II1-N材料的側(cè)面，第二襯底具有比第一襯底更接近地匹配所述II1-N材料的熱膨脹系數(shù)的熱膨脹系數(shù)；以及 在第一襯底被去除且第二襯底被接合到所述II1-N材料之后，把所述II1-N材料的厚度增加到大于第一厚度的第二厚度，當(dāng)所述II1-N材料的厚度從第一厚度增加到第二厚度時，第一厚度足以確保第二襯底對所述II1-N材料的晶體結(jié)構(gòu)沒有影響。
28.根據(jù)權(quán)利要求27的方法，其中第一襯底包括Si，第一襯底的第一表面是(111)Si表面，并且所述ΠΙ-Ν材料包括GaN以及形成在所述(Ill)Si表面上的一個或多個緩沖層。
29.根據(jù)權(quán)利要求27的方法，其中把第二襯底接合到所述II1-N材料的暴露側(cè)面包括: 把第三襯底接合到所述II1-N材料的背向第一襯底的側(cè)面； 在第三襯底被接合到所述II1-N材料之后去除第一襯底以暴露先前由第一襯底覆蓋的所述II1-N材料的側(cè)面；以及 把第二襯底接合到所述II1-N材料的所述暴露側(cè)面。
30.根據(jù)權(quán)利要求27的方法，進(jìn)一步包括在所述II1-N材料的厚度增加到第二厚度之后從所述II1-N材料去除第二襯底。
31.一種包括GaN材料的GaN晶片，所述GaN材料具有至少200mm的直徑和至少1ym的厚 度。
【文檔編號】H01L21/02GK104078325SQ201410112616
【公開日】2014年10月1日 申請日期:2014年3月25日 優(yōu)先權(quán)日:2013年3月25日
【發(fā)明者】M.H.韋萊邁爾 申請人:英飛凌科技奧地利有限公司