半導體芯片、包括其的半導體芯片封裝體和半導體系統(tǒng)的制作方法
【專利摘要】提供了半導體芯片。半導體芯片包括從命令地址焊盤起沿著第一方向順序排列的第一數據焊盤、第一數據選通焊盤和第二數據焊盤。另外，半導體芯片包括從命令地址焊盤起沿著第二方向順序排列的第三數據焊盤、第二數據選通焊盤和第四數據焊盤。數據通過第一數據焊盤和第四數據焊盤、或者通過第二數據焊盤和第三數據焊盤采用預定的位寬被輸入和輸出。還提供了相關的半導體芯片封裝體和半導體系統(tǒng)。
【專利說明】半導體芯片、包括其的半導體芯片封裝體和半導體系統(tǒng)
[0001]相關申請的交叉引用
[0002]本申請要求于2013年9月3日向韓國知識產權局提交的申請?zhí)枮?0-2013-0105748的韓國專利申請的優(yōu)先權，其全部內容通過引用合并于此，如同全文闡述。

【技術領域】
[0003]本發(fā)明的實施例涉及半導體芯片、包括半導體芯片的半導體芯片封裝體和半導體系統(tǒng)。

【背景技術】
[0004]在電子工業(yè)中，隨著半導體技術的發(fā)展以及用戶的需求，越來越需要更小且更輕的半導體系統(tǒng)。響應于這樣的需求，已經提出多芯片封裝技術。根據多芯片封裝技術，多個半導體芯片可以構成單個半導體封裝體。因而，與利用多個單芯片封裝體(或多個單裸片封裝體)的半導體系統(tǒng)相比，利用多芯片封裝體的半導體系統(tǒng)會在重量和尺寸上具有優(yōu)勢。
[0005]可以通過垂直地層疊多個半導體芯片或通過水平地排列多個半導體芯片來制造多芯片封裝體。如果垂直層疊多個半導體芯片來制造多芯片封裝體，則可以減小多個半導體芯片占用的平面面積。如果水平地排列多個半導體芯片來制造多芯片封裝體，則可以簡化用于制造多芯片封裝體的封裝工藝，并且可以減小多芯片封裝體的厚度。近來，已經廣泛地利用垂直地層疊多個半導體芯片的多芯片封裝技術，以實現更小且更輕的半導體系統(tǒng)。包括垂直層疊并安裝在引線框架上的半導體芯片對的多芯片封裝體被稱作為雙裸片封裝(double-die-package, DDP)型半導體封裝體。
[0006]每個半導體芯片可以被設計為具有諸如“ X8”、“ X 16”和“ X32”等的各種位寬(bit organizat1n)中的一種。半導體芯片的數據訪問時間或數據寫入時間可以依賴于位寬。在半導體芯片具有“X8”位寬的情況下，可以同時輸入或輸出8比特的數據。在半導體芯片具有“X 16”位寬的情況下，可以同時輸入或輸出16比特的數據。類似地，在半導體芯片具有“X 32”位寬的情況下，可以同時輸入或輸出32比特的數據。


【發(fā)明內容】

[0007]各種實施例涉及半導體芯片、包括所述半導體芯片的半導體芯片封裝體和半導體系統(tǒng)。
[0008]根據各種實施例，一種半導體芯片包括從命令地址焊盤起沿著第一方向順序排列的第一數據焊盤、第一數據選通焊盤和第二數據焊盤。另外，半導體芯片包括從命令地址焊盤起沿著第二方向順序排列的第三數據焊盤、第二數據選通焊盤和第四數據焊盤。數據通過第一數據焊盤和第四數據焊盤、或者通過第二數據焊盤和第三數據焊盤以預定的位寬被輸入和輸出。
[0009]根據各種實施例，一種半導體芯片封裝體包括從第一命令地址焊盤起沿著第一方向順序排列的第一數據焊盤、第一數據選通焊盤和第二數據焊盤；以及從第二命令地址焊盤起沿著第一方向順序排列的第三數據焊盤、第二數據選通焊盤和第四數據焊盤。第一焊球與第一數據選通焊盤和第二數據選通焊盤耦接。
[0010]根據各種實施例，一種半導體系統(tǒng)包括控制器、第一半導體芯片和第二半導體芯片?？刂破鳟a生第一數據、第一數據選通信號、第二數據和命令地址信號。第一半導體芯片包括:第一命令地址焊盤、以及從第一命令地址焊盤起沿著第一方向順序排列的第一數據焊盤、第一數據選通焊盤和第二數據焊盤。第二半導體芯片包括第二命令地址焊盤以及從第二命令地址焊盤起沿著第一方向順序排列的第五數據焊盤、第三數據選通焊盤和第六數據焊盤。第一數據選通信號被施加至第一數據選通焊盤和第三數據選通焊盤。
[0011]根據本發(fā)明的一個實施例，一種系統(tǒng)包括:處理器；控制器，適用于從處理器接收請求和數據；以及存儲器單元，適用于從控制器接收請求和數據，其中，存儲器單元包括:從命令地址焊盤起沿著第一方向順序排列的第一數據焊盤、第一數據選通焊盤和第二數據焊盤；以及從命令地址焊盤起沿著第二方向順序排列的第三數據焊盤、第二數據選通焊盤和第四數據焊盤，其中，數據通過第一數據焊盤和第四數據焊盤或通過第二數據焊盤和第三數據焊盤以預定的位寬被輸入和輸出。

【專利附圖】

【附圖說明】
[0012]結合附圖和所附具體描述，本發(fā)明的實施例將變得更加清楚，其中:
[0013]圖1是說明根據本發(fā)明的一個實施例的半導體芯片封裝體的框圖；
[0014]圖2是說明根據本發(fā)明的一個實施例的半導體系統(tǒng)的框圖；以及
[0015]圖3說明使用根據本發(fā)明的一個實施例的存儲器控制器電路的系統(tǒng)的框圖。

【具體實施方式】
[0016]在下文中將參照附圖來描述本發(fā)明的各種實施例。然而，本文描述的實施例僅出于說明的目的，并非意圖限制本發(fā)明的范圍。
[0017]參見圖1，根據一個實施例的半導體芯片封裝體100可以包括:第一焊球101、第二焊球102、第三焊球103、第四焊球104、第五焊球105、第六焊球106和第七焊球107，第一半導體芯片200和第二半導體芯片300。從外部設備供應的命令信號和地址信號可以通過第一焊球101施加至第一半導體芯片200和第二半導體芯片300。第二焊球102、第四焊球104、第五焊球105和第七焊球107可以用于接收或輸出數據。第三焊球103和第六焊球106可以用于接收用于選通數據的數據選通信號。
[0018]第一半導體芯片200可以包括:第一命令地址焊盤201、第一數據焊盤202、第一數據選通焊盤203、第二數據焊盤204、第三數據焊盤205、第二數據選通焊盤206、第四數據焊盤207、第一輸入電容器單元210和第二輸入電容器單元211。第一命令地址焊盤201可以通過第一接合引線BW1與第一焊球101電耦接以接收命令信號和地址信號。第一數據焊盤202、第一數據選通焊盤203和第二數據焊盤204可以從第一命令地址焊盤201起沿著“A”方向順序排列。第一數據選通焊盤203可以通過第三接合引線BW3與第三焊球103電耦接。第二數據焊盤204可以通過第五接合引線BW5與第四焊球104電耦接。第三數據焊盤205、第二數據選通焊盤206和第四數據焊盤207可以從第一命令地址焊盤201起沿著“B”方向順序排列?！癆”方向可以與“B”方向相反。第三數據焊盤205可以通過第七接合引線BW7與第五焊球105電耦接。第二數據選通焊盤206可以通過第八接合引線BW8與第六焊球106電耦接。第一輸入電容器單元210可以包括NMOS晶體管N200和電容器C200。NMOS晶體管N200可以響應于具有邏輯“低”電平的控制信號XB而被關斷，以采用預定的位寬將第一數據選通焊盤203與電容器C200電斷開。即，第一輸入電容器單元210可以采用預定的位寬電隔離電容器C200以減少第一數據選通焊盤203的輸入電容值。第二輸入電容器單元211可以包括NMOS晶體管N201和電容器C201。NMOS晶體管N201可以響應于具有邏輯“低”電平的控制信號XB而被關斷，以采用預定的位寬將第二數據選通焊盤206與電容器C201電斷開。即，第二輸入電容器單元211可以采用預定的位寬電隔離電容器C201，以減少第二數據選通焊盤206的輸入電容值。第二焊球102可以與第五數據焊盤302耦接。數據可以通過第一數據焊盤202和第四數據焊盤207、或者通過第二數據焊盤204和第三數據焊盤205以預定的位寬輸入和輸出。第一半導體芯片200可以適用于通過第二數據焊盤204和第三數據焊盤205以預定的位寬接收和輸出數據。
[0019]第二半導體芯片300可以包括:第二命令地址焊盤301、第五數據焊盤302、第三數據選通焊盤303、第六數據焊盤304、第七數據焊盤305、第四數據選通焊盤306、第八數據焊盤307、第三輸入電容器單元310和第四輸入電容器單元311。第二命令地址焊盤301可以通過第六接合引線BW6與第一焊球101電耦接以接收命令信號和地址信號。第五數據焊盤302、第三數據選通焊盤303和第六數據焊盤304可以從第二命令地址焊盤301起沿著“A”方向順序排列。第五數據選通焊盤302可以通過第二接合弓|線BW2與第二焊球102電耦接。第三數據選通焊盤303可以通過第四接合引線BW4與第三焊球103電耦接。第七數據焊盤305、第四數據選通焊盤306和第八數據焊盤307可以從第二命令地址焊盤301起沿著“B”方向順序排列?！癆”方向可以與“B”方向相反。第四數據選通焊盤306可以通過第九接合引線BW9與第六焊球106電耦接。第八數據焊盤307可以通過第十接合引線BW10與第七焊球107電耦接。第三輸入電容器單元310可以包括NM0S晶體管N300和電容器C300。NM0S晶體管N300可以響應于具有邏輯“低”電平的控制信號XB而被關斷，以采用預定的位寬將第三數據選通焊盤303與電容器C300電斷開。即，第三輸入電容器單元310可以采用預定的位寬電隔離電容器C300以減少第三數據選通焊盤303的輸入電容值。第四輸入電容器單元311可以包括NM0S晶體管N301和電容器C301。NM0S晶體管N301可以響應于具有邏輯“低”電平的控制信號XB而被關斷，以采用預定的位寬將第四數據選通焊盤306與電容器C301電斷開。即，第四輸入電容器單元311可以采用預定的位寬電隔離電容器C301以減少第四數據選通焊盤306的輸入電容值。第三焊球103與第一數據選通焊盤203和第三數據選通焊盤303連接。第一數據選通焊盤203和第三數據選通焊盤303通過第三焊球103接收數據選通信號DQS。
[0020]根據實施例，第一半導體芯片200中包括的第一數據焊盤202、第二數據焊盤204、第三數據焊盤205和第四數據焊盤207中的每個可以被實現為接收和輸出單比特信號或多比特信號。類似地，根據實施例，第二半導體芯片300中包括的第五數據焊盤302、第六數據焊盤304、第七數據焊盤305和第八數據焊盤307中的每個可以被實現為接收和輸出單比特信號或多比特信號。第二半導體芯片300可以適用于通過第五數據焊盤302和第八數據焊盤307以預定的位寬接收和輸出數據。為了使根據實施例的半導體芯片封裝體100具有“ X 16”的位寬，第二數據焊盤204、第三數據焊盤205、第五數據焊盤302和第八數據焊盤307中的每個必須適用于接收和輸出4比特的數據。在這種情況下，由于第一數據選通焊盤203和第三數據選通焊盤303都與第三焊球103電耦接，并且第二數據選通焊盤206和第四數據選通焊盤306都與第六焊球106電耦接并通過第六焊球接收數據選通信號DQS，所以第一數據選通焊盤至第四數據選通焊盤203、206、303和306中的每個的輸入電容值可以增大。因而，第一輸入電容器單元至第四輸入電容器單元210、211、310和311可以分別以“ X 16”的位寬接收具有邏輯“低”電平的控制信號XB，以減少第一數據選通焊盤至第四數據選通焊盤203、206、303和306的輸入電容值。
[0021]參見圖2，根據一個實施例的半導體系統(tǒng)可以包括控制器1、第一半導體芯片2和第二半導體芯片3?？刂破?可以將第一數據DQ1〈1:4>、第一數據選通信號DQS1、第二數據DQ2〈1: 4>、命令地址信號CA〈1:10>、第三數據DQ3〈1: 4>、第二數據選通信號DQS2和第四數據DQ4〈1:4>施加至第一半導體芯片2和第二半導體芯片3中的每個。第一半導體芯片2可以包括:第一命令地址焊盤部分21、第一數據焊盤部分22、第一數據選通焊盤部分23、第二數據焊盤部分24、第三數據焊盤部分25、第二數據選通焊盤部分26、第四數據焊盤部分27、第一內部數據發(fā)生器28和第二內部數據發(fā)生器29。第二半導體芯片3可以包括:第二命令地址焊盤部分31、第五數據焊盤部分32、第三數據選通焊盤部分33、第六數據焊盤部分34、第七數據焊盤部分35、第四數據選通焊盤部分36、第八數據焊盤部分37、第三內部數據發(fā)生器38和第四內部數據發(fā)生器39。
[0022]第一數據焊盤部分22、第一數據選通焊盤部分23和第二數據焊盤部分24可以從第一命令地址焊盤部分21起沿著“C”方向順序排列。第三數據焊盤部分25、第二數據選通焊盤部分26和第四數據焊盤部分27可以從第一命令地址焊盤部分21起沿著“D”方向順序排列。第五數據焊盤部分32、第三數據選通焊盤部分33和第六數據焊盤部分34可以從第二命令地址焊盤部分31起沿著“C”方向順序排列。第七數據焊盤部分35、第四數據選通焊盤部分36和第八數據焊盤部分37可以從第二命令地址焊盤部分31起沿著“D”方向順序排列?！癈”方向可以與“D”方向相反。
[0023]第一內部數據發(fā)生器28可以響應于具有邏輯“低”電平的控制信號XB而通過第二數據焊盤部分24以“ X 16”位寬接收包括4比特的第一數據DQ1〈1:4>。第一內部數據發(fā)生器28可以與通過第一數據選通焊盤部分23輸入的第一數據選通信號DQS1同步地從第一數據DQ1〈1:4>產生包括四個比特的第一內部數據DIN1〈1:4>。此外，第一內部數據發(fā)生器28可以適用于與第一數據選通信號DQS1同步地緩沖通過第二數據焊盤部分24輸入的第一數據001〈1:4>，以采用預定的位寬產生第一內部數據0爪1〈1:4>。
[0024]第二內部數據發(fā)生器29可以響應于控制信號XB而通過第三數據焊盤部分25接收包括4比特的第三數據DQ3〈1:4>。第二內部數據發(fā)生器29可以與通過第二數據選通焊盤部分26輸入的第二數據選通信號DQS2同步地從第三數據DQ3〈1:4>產生包括4比特的第二內部數據DIN2〈1:4>。第二內部數據發(fā)生器29可以適用于與第二數據選通信號DQS2同步地緩沖通過第三數據焊盤部分25輸入的第三數據DQ3〈1:4>，以采用預定的位寬產生第二內部數據DIN2〈1:4>。
[0025]第三內部數據發(fā)生器38可以響應于控制信號XB而通過第五數據焊盤部分32接收包括4比特的第二數據DQ2〈1:4>。第三內部數據發(fā)生器38可以與通過第三數據選通焊盤部分33輸入的第一數據選通信號DQS1同步地從第二數據DQ2〈1: 4>中產生包括4比特的第三內部數據DIN3〈1:4>。第三內部數據發(fā)生器38可以適用于與第一數據選通信號DQS1同步地緩沖通過第五數據焊盤部分32輸入的第二數據DQ2〈1:4>，以采用預定的位寬產生第三內部數據DIN3〈1:4>。
[0026]第四內部數據發(fā)生器39可以響應于控制信號XB而通過第八數據焊盤部分37接收包括4比特的第四數據DQ4〈1:4>。第四內部數據發(fā)生器39可以與通過第四數據選通焊盤部分36輸入的第二數據選通信號DQS2同步地從第四數據DQ4〈1: 4>中產生包括4比特的第四內部數據DIN4〈 1: 4>。第四內部數據發(fā)生器39可以適用于與第二數據選通信號DQS2同步地緩沖通過第八數據焊盤部分37輸入的第四數據DQ4〈1:4>，以采用預定的位寬產生第四內部數據DIN4〈1:4>。
[0027]參見圖3，系統(tǒng)1000可以包括一個或更多個處理器1100。芯片組1150可以可操作地與處理器1100耦接。芯片組1150是CPU1100和系統(tǒng)1000的其它部件之間的信號的通信路徑，系統(tǒng)1000的其它部件可以包括存儲器控制器1200、輸入/輸出(“I/O”)總線1250以及磁盤驅動器控制器1300。根據系統(tǒng)1000的配置，多個不同信號中的任何一個可以通過芯片組1150傳輸。
[0028]存儲器控制器1200可以可操作地與芯片組1150耦接。存儲器控制器1200可以包括至少一個存儲器控制器。存儲器控制器1200可以通過芯片組1150接收由處理器提供的請求。存儲器控制器1200可以可操作地與一個或更多個存儲器件1350耦接。存儲器件1350可以包括上述半導體芯片封裝體100。
[0029]芯片組1150還可以與I/O總線1250耦接。I/O總線1250可以用作從芯片組1150至I/o設備1410、1420和1430的信號的通信路徑。I/O設備1410、1420和1430可以包括鼠標1410、視頻顯示器1420或鍵盤1430。I/O總線1250可以采用多種通信協議中的任意一種與I/O設備1410、1420和1430通信。
[0030]磁盤驅動器控制器1300也可以可操作地與芯片組1150耦接。磁盤驅動器控制器1300可以用作芯片組1150和一個或更多個內部磁盤驅動器1450之間的通信路徑。內部磁盤驅動器1450可以通過存儲指令和數據來有助于外部數據存儲設備的斷開。磁盤驅動器控制器1300和內部磁盤驅動器1450可以使用幾乎任何類型的通信協議彼此通信或與芯片組1150通信，通信協議包括以上關于I/O總線1250提及的所有通信協議。
[0031]根據實施例，在將多個半導體芯片封裝在單個封裝體中時，多個半導體芯片中包括的數據選通焊盤可以與單個焊球耦接，并且多個半導體芯片中包括的相應的數據焊盤可以與不同的焊球耦接。因而，焊盤與焊球之間的電連接可以被容易地實現以獲得期望的位寬。
[0032]通過以上實施例可以看出，本申請?zhí)峁┝艘幌碌募夹g方案。
[0033]技術方案1.一種半導體芯片，包括:
[0034]第一數據焊盤、第一數據選通焊盤和第二數據焊盤，從命令地址焊盤起沿著第一方向順序排列；以及
[0035]第三數據焊盤、第二數據選通焊盤和第四數據焊盤，從所述命令地址焊盤起沿著第二方向順序排列，
[0036]其中，數據通過所述第一數據焊盤和所述第四數據焊盤、或者通過所述第二數據焊盤和所述第三數據焊盤以預定的位寬被輸入和輸出。
[0037]技術方案2.根據技術方案1所述的半導體芯片，其中，所述第一方向和所述第二方向彼此相反。
[0038]技術方案3.根據技術方案1所述的半導體芯片,還包括第一輸入電容器單兀，所述第一輸入電容器單兀包括第一電容器，
[0039]其中，所述第一輸入電容器單元適用于以預定的位寬將所述第一數據選通焊盤與所述第一電容器電斷開。
[0040]技術方案4.根據技術方案1所述的半導體芯片，還包括第二輸入電容器單元，所述第二輸入電容器單元包括第二電容器，
[0041]其中，所述第二輸入電容器單元適用于以預定的位寬將所述第二數據選通焊盤與所述第二電容器電斷開。
[0042]技術方案5.—種半導體芯片封裝體,包括:
[0043]第一數據焊盤、第一數據選通焊盤和第二數據焊盤，從第一命令地址焊盤起沿著第一方向順序排列；以及
[0044]第三數據焊盤、第二數據選通焊盤和第四數據焊盤，從第二命令地址焊盤起沿著所述第一方向順序排列；以及
[0045]第一焊球，與所述第一數據選通焊盤和所述第二數據選通焊盤耦接。
[0046]技術方案6.根據技術方案5所述的半導體芯片封裝體，其中，所述第一數據選通焊盤和所述第二數據選通焊盤中的每個通過所述第一焊球接收數據選通信號。
[0047]技術方案7.根據技術方案6所述的半導體芯片封裝體，還包括:
[0048]第二焊球，與所述第二數據焊盤耦接；以及
[0049]第三焊球，與所述第三數據焊盤耦接。
[0050]技術方案8.根據技術方案7所述的半導體芯片封裝體，
[0051]其中，第一半導體芯片適用于以預定的位寬通過所述第二數據焊盤接收和輸出數據；以及
[0052]其中，第二半導體芯片適用于以所述預定的位寬通過所述第三數據焊盤接收和輸出所述數據。
[0053]技術方案9.根據技術方案5所述的半導體芯片封裝體，
[0054]其中，第一半導體芯片還包括第一輸入電容器單兀，所述第一輸入電容器單兀包括第一電容器；以及
[0055]其中，所述第一輸入電容器單元適用于以預定的位寬將所述第一數據選通焊盤與所述第一電容器電斷開。
[0056]技術方案10.根據技術方案9所述的半導體芯片封裝體，
[0057]其中，第二半導體芯片還包括第二輸入電容器單元，所述第二輸入電容器單元包括第二電容器；以及
[0058]其中，所述第二輸入電容器單元適用于以所述預定的位寬將所述第二數據選通焊盤與所述第二電容器電斷開。
[0059]技術方案11.根據技術方案5所述的半導體芯片封裝體，
[0060]其中，第一半導體芯片還包括從所述第一命令地址焊盤起沿著第二方向順序排列的第五數據焊盤、第三數據選通焊盤和第六數據焊盤；以及
[0061]其中，第二半導體芯片還包括從所述第二命令地址焊盤起沿著所述第二方向順序排列的第七數據焊盤、第四數據選通焊盤和第八數據焊盤。
[0062]技術方案12.根據技術方案11所述的半導體芯片封裝體，其中，所述第一方向和所述第二方向彼此相反。
[0063]技術方案13.根據技術方案11所述的半導體芯片封裝體，還包括第二焊球，所述第二焊球與所述第三數據選通焊盤和所述第四數據選通焊盤耦接，
[0064]其中，所述第三數據選通焊盤和所述第四數據選通焊盤中的每個通過所述第二焊球接收數據選通信號。
[0065]技術方案14.根據技術方案13所述的半導體芯片封裝體，還包括:
[0066]第三焊球，與所述第五數據焊盤耦接；以及
[0067]第四焊球，與所述第八數據焊盤耦接。
[0068]技術方案15.根據技術方案14所述的半導體芯片封裝體，
[0069]其中，所述第一半導體芯片適用于以預定的位寬通過所述第五數據焊盤接收和輸出數據，以及
[0070]其中，所述第二半導體芯片適用于以所述預定的位寬通過所述第八數據焊盤接收和輸出所述數據。
[0071]技術方案16.—種半導體系統(tǒng),包括:
[0072]控制器，適用于產生第一數據、第一數據選通信號、第二數據和命令地址信號；
[0073]第一半導體芯片，適用于包括第一命令地址焊盤以及從所述第一命令地址焊盤起沿著第一方向順序排列的第一數據焊盤、第一數據選通焊盤和第二數據焊盤；以及
[0074]第二半導體芯片，適用于包括第二命令地址焊盤以及從所述第二命令地址焊盤起沿著所述第一方向順序排列的第三數據焊盤、第二數據選通焊盤和第四數據焊盤，
[0075]其中，所述第一數據選通信號被施加至所述第一數據選通焊盤和所述第二數據選通焊盤。
[0076]技術方案17.根據技術方案16所述的半導體系統(tǒng)，其中，所述第一半導體芯片還包括第一內部數據發(fā)生器，所述第一內部數據發(fā)生器適用于與所述第一數據選通信號同步地緩沖通過所述第二數據焊盤輸入的所述第一數據，以采用預定的位寬產生第一內部數據。
[0077]技術方案18.根據技術方案17所述的半導體系統(tǒng)，其中，所述第二半導體芯片還包括第二內部數據發(fā)生器，所述第二內部數據發(fā)生器適用于與所述第一數據選通信號同步地緩沖通過所述第三數據焊盤輸入的所述第二數據，以采用所述預定的位寬產生第二內部數據。
[0078]技術方案19.根據技術方案16所述的半導體系統(tǒng)，其中，所述控制器還產生第三數據、第二數據選通信號和第四數據。
[0079]技術方案20.根據技術方案19所述的半導體系統(tǒng)，其中，所述第一半導體芯片適用于還包括從所述第一命令地址焊盤起沿著第二方向順序排列的第五數據焊盤、第三數據選通焊盤和第六數據焊盤。
[0080]技術方案21.根據技術方案20所述的半導體系統(tǒng)，
[0081]其中，所述第二半導體芯片適用于還包括從所述第二命令地址焊盤起沿著所述第二方向順序排列的第七數據焊盤、第四數據選通焊盤和第八數據焊盤；以及
[0082]其中，所述第二數據選通信號被施加至所述第三數據選通焊盤和所述第四數據選通焊盤。
[0083]技術方案22.根據技術方案21所述的半導體系統(tǒng)，其中，所述第一方向和所述第二方向彼此相反。
[0084]技術方案23.根據技術方案21所述的半導體系統(tǒng)，其中，所述第一半導體芯片還包括第三內部數據發(fā)生器，所述第三內部數據發(fā)生器適用于與所述第二數據選通信號同步地緩沖通過所述第五數據焊盤輸入的第三數據，以采用預定的位寬產生第三內部數據。
[0085]技術方案24.根據技術方案23所述的半導體系統(tǒng)，其中，所述第二半導體芯片還包括第四內部數據發(fā)生器，所述第四內部數據發(fā)生器適用于與所述第二數據選通信號同步地緩沖通過所述第八數據焊盤輸入的第四數據，以采用所述預定的位寬產生第四內部數據。
[0086]技術方案25.—種系統(tǒng),包括:
[0087]處理器；
[0088]控制器，適用于從所述處理器接收請求和數據；以及
[0089]存儲器單元，適用于從所述控制器接收所述請求和所述數據，
[0090]其中，所述存儲器單元包括:
[0091]第一數據焊盤、第一數據選通焊盤和第二數據焊盤，從命令地址焊盤起沿著第一方向順序排列；以及
[0092]第三數據焊盤、第二數據選通焊盤和第四數據焊盤，從所述命令地址焊盤起沿著第二方向順序排列，
[0093]其中，數據通過所述第一數據焊盤和所述第四數據焊盤、或者通過所述第二數據焊盤和所述第三數據焊盤以預定的位寬被輸入和輸出。
【權利要求】
1.一種半導體芯片,包括: 第一數據焊盤、第一數據選通焊盤和第二數據焊盤，從命令地址焊盤起沿著第一方向順序排列；以及 第三數據焊盤、第二數據選通焊盤和第四數據焊盤，從所述命令地址焊盤起沿著第二方向順序排列， 其中，數據通過所述第一數據焊盤和所述第四數據焊盤、或者通過所述第二數據焊盤和所述第三數據焊盤以預定的位寬被輸入和輸出。
2.根據權利要求1所述的半導體芯片，其中，所述第一方向和所述第二方向彼此相反。
3.根據權利要求1所述的半導體芯片，還包括第一輸入電容器單兀，所述第一輸入電容器單兀包括第一電容器， 其中，所述第一輸入電容器單元適用于以預定的位寬將所述第一數據選通焊盤與所述第一電容器電斷開。
4.根據權利要求1所述的半導體芯片，還包括第二輸入電容器單元，所述第二輸入電容器單元包括第二電容器， 其中，所述第二輸入電容器單元適用于以預定的位寬將所述第二數據選通焊盤與所述第二電容器電斷開。
5.一種半導體芯片封裝體，包括: 第一數據焊盤、第一數據選通焊盤和第二數據焊盤，從第一命令地址焊盤起沿著第一方向順序排列；以及 第三數據焊盤、第二數據選通焊盤和第四數據焊盤，從第二命令地址焊盤起沿著所述第一方向順序排列；以及 第一焊球，與所述第一數據選通焊盤和所述第二數據選通焊盤耦接。
6.根據權利要求5所述的半導體芯片封裝體，其中，所述第一數據選通焊盤和所述第二數據選通焊盤中的每個通過所述第一焊球接收數據選通信號。
7.根據權利要求6所述的半導體芯片封裝體，還包括: 第二焊球，與所述第二數據焊盤耦接；以及 第三焊球，與所述第三數據焊盤耦接。
8.根據權利要求7所述的半導體芯片封裝體， 其中，第一半導體芯片適用于以預定的位寬通過所述第二數據焊盤接收和輸出數據；以及 其中，第二半導體芯片適用于以所述預定的位寬通過所述第三數據焊盤接收和輸出所述數據。
9.根據權利要求5所述的半導體芯片封裝體， 其中，第一半導體芯片還包括第一輸入電容器單兀，所述第一輸入電容器單兀包括第一電容器；以及 其中，所述第一輸入電容器單元適用于以預定的位寬將所述第一數據選通焊盤與所述第一電容器電斷開。
10.根據權利要求9所述的半導體芯片封裝體， 其中，第二半導體芯片還包括第二輸入電容器單元，所述第二輸入電容器單元包括第二電容器；以及 其中，所述第二輸入電容器單元適用于以所述預定的位寬將所述第二數據選通焊盤與所述第二電容器電斷開。
【文檔編號】H01L23/488GK104425420SQ201410080821
【公開日】2015年3月18日 申請日期:2014年3月6日 優(yōu)先權日:2013年9月3日
【發(fā)明者】高福林, 金東均 申請人:愛思開海力士有限公司