電感的形成方法
【專利摘要】一種電感的形成方法，包括：提供襯底，所述襯底第一區(qū)域內(nèi)形成有焊墊，第二區(qū)域內(nèi)形成有與焊墊齊平的電感金屬層，焊墊和電感金屬層被介質(zhì)層覆蓋并包圍；在襯底表面形成鈍化層；在鈍化層表面形成掩膜層，掩膜層具有第一開口和第二開口；以所述掩膜層為掩膜，刻蝕鈍化層、介質(zhì)層，暴露出部分焊墊表面及部分電感金屬層表面；去除所述掩膜層，以所述鈍化層為掩膜刻蝕焊墊以及電感金屬層，在所述焊墊內(nèi)形成第一凹槽，同時在電感金屬層內(nèi)形成第二凹槽，所述第一凹槽的深度小于焊墊的厚度，第二凹槽的深度小于電感金屬層的厚度。上述方法可以提高電感的性能。
【專利說明】電感的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種電感的形成方法。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)的射頻(Radio Frequency，簡稱為RF)電路需要使用大量的無源器件，如電感。無源器件和無源器件電路的微型化是射頻器件技術(shù)的重要指標(biāo)。
[0003]無源器件技術(shù)的最新進展產(chǎn)生了集成無源器件(Integrated Passive Device,簡稱為IPD)，其中電感、電容和電阻集成在單個襯底上。在這些IPD中，電感組件的設(shè)計通常需要實現(xiàn)的目標(biāo)之一就是高品質(zhì)因數(shù)(Quality Factor)，即輸入信號的損耗要小。
[0004]參考圖1，圖1為電感接于聞頻交流電路時的等效電路圖，包括電感L、串聯(lián)電阻Rs和寄生電容Cd，其中電感L與串聯(lián)電阻Rs串聯(lián)，寄生電容Cd與串聯(lián)之后的電感L和串聯(lián)電阻Rs并聯(lián)。
[0005]參考圖2，為平板狀電感結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。金屬結(jié)構(gòu)10周圍被介質(zhì)層11包覆，以使金屬結(jié)構(gòu)10實現(xiàn)電絕緣。在輸入高頻信號的情況下，沿箭頭方向流入的電流I1趨于從金屬結(jié)構(gòu)10的表面101流過，即有“趨膚效應(yīng)”。此時，串聯(lián)電阻的阻值隨高頻信號頻率的平方根成正比增長，導(dǎo)致輸入信號損耗增大，金屬結(jié)構(gòu)10的品質(zhì)因數(shù)低。
[0006]為了提高電感的品質(zhì)因數(shù)，現(xiàn)有工藝提出了利茲線(Lize Wire)電感結(jié)構(gòu)。在橫截面積相同的情況下，用多股彼此之間絕緣導(dǎo)線的代替單根導(dǎo)線，以增大電流流過該電感時的橫截面積，達到提高電感品質(zhì)因數(shù)的目的。
[0007]參考圖3，為一種利茲線電感結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。金屬結(jié)構(gòu)30包括三根導(dǎo)線
31、32和33。金屬結(jié)構(gòu)30周圍被介質(zhì)層34包圍，介質(zhì)層34使導(dǎo)線31、32和33彼此絕緣。
[0008]但是上述利茲線電感結(jié)構(gòu)對品質(zhì)因數(shù)的提高有限，并且利茲線電感結(jié)構(gòu)對各個導(dǎo)線的布局(layout)方法的要求較高，形成高品質(zhì)因數(shù)的利茲線電感結(jié)構(gòu)工藝復(fù)雜。

【發(fā)明內(nèi)容】

[0009]本發(fā)明解決的問題是提供一種電感的形成方法，提高電感的性能，簡化電感的形成工藝。
[0010]為解決上述問題，本發(fā)明提供一種電感的形成方法，包括:提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域內(nèi)形成有焊墊，所述第二區(qū)域內(nèi)形成有與焊墊齊平的電感金屬層、所述焊墊和電感金屬層被介質(zhì)層覆蓋并包圍；在所述襯底表面形成鈍化層；在所述鈍化層表面形成掩膜層，所述掩膜層具有第一開口和第二開口，所述第一開口暴露出焊墊上方的部分鈍化層表面，所述第二開口暴露出電感金屬層上方的部分鈍化層表面；以所述掩膜層為掩膜，刻蝕鈍化層、介質(zhì)層，暴露出部分焊墊表面及部分電感金屬層表面；去除所述掩膜層，以所述鈍化層為掩膜刻蝕焊墊以及電感金屬層，在所述焊墊內(nèi)形成第一凹槽，同時在電感金屬層內(nèi)形成第二凹槽，所述第一凹槽的深度小于焊墊的厚度，第二凹槽的深度小于電感金屬層的厚度。[0011]可選的，所述第二凹槽的深度為電感金屬層厚度的5%?95%。
[0012]可選的，所述第二開口的數(shù)量為I個以上。
[0013]可選的，所述第二開口的寬度為0.3um?5um。
[0014]可選的，刻蝕焊墊以及電感金屬層的方法為干法刻蝕，所述干法刻蝕的刻蝕氣體為Cl2、BCljP CHF3的混合氣體，所述混合氣體中Cl2的流量范圍為IOsccm?lOOsccm，BCl3的流量范圍為IOsccm?90sccm，CHF3的流量范圍為Isccm?lOsccm，所述干法刻蝕的電源的功率范圍為500W?1000W。
[0015]可選的，所述電感金屬層為螺旋狀。
[0016]可選的，所述第二開口的延伸方向與電感金屬層的延伸方向相同。
[0017]可選的，所述二開口呈螺旋狀。
[0018]可選的，所述電感金屬層的材料為銅或鋁。
[0019]可選的，所述鈍化層的材料為氮化硅。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0021]本發(fā)明的技術(shù)方案，在襯底表面形成鈍化層，在所述鈍化層表面形成具有第一開口和第二開口的掩膜層；以所述掩膜層為掩膜刻蝕鈍化層和焊墊層，將掩膜層內(nèi)的第一開口和第二開口圖形轉(zhuǎn)移到鈍化層內(nèi)；再以所述鈍化層為掩膜，刻蝕焊墊和電感金屬層，在焊墊內(nèi)形成第一凹槽，在電感金屬層內(nèi)形成第二凹槽，并且所述第一凹槽的深度小于焊墊的厚度，第二凹槽的深度小于電感金屬層的厚度。所述第二凹槽小于電感金屬層的厚度，使電感金屬層分為連續(xù)的本體部和位于所述本體部表面橫向分立的凸出部，相鄰?fù)钩霾繖M向之間通過第二凹槽隔離，凸出部下端通過本體連接。形成所述凸出部可以增加電感的表面積，并且流入所述凸出部的電流與該凸出部在本體上的位置無關(guān)，電流能夠均勻流向各個凸出部中，避免了現(xiàn)有利茲線電感結(jié)構(gòu)(各個導(dǎo)線部完全斷開)中電流不能均勻流向各個導(dǎo)線的缺陷，增加了各個凸出部中電流的均勻性，有效增大了電流流過電感時的橫截面積，減小了電感的串聯(lián)電阻，從而減小輸入信號的損耗，提高電感的品質(zhì)因數(shù)。并且，以所述鈍化層為掩膜刻蝕焊墊和電感金屬層，同時形成所述第二凹槽與第一凹槽，不需增加額外的掩膜層和刻蝕工藝，可以減少工藝步驟。
[0022]進一步的，在焊墊內(nèi)形成的第一凹槽可以暴露出焊墊的表面，并且提高后續(xù)封裝過程中，焊墊與焊球之間的接觸面積，提高封裝的可靠性。
[0023]進一步，所述第二凹槽的深度為電感金屬層300厚度的5%?95%，可以確保第二凹槽底部的連續(xù)的電感金屬層具有一定的厚度，避免由于所述第二凹槽底部的連續(xù)的電感金屬層的厚度過小，而造成電流流過電感金屬層的電阻過大，導(dǎo)致電流信號損耗較大，分布不均勻的問題。
【專利附圖】

【附圖說明】
[0024]圖1為電感接于聞頻交流電路時的等效電路圖；
[0025]圖2為平板狀電感結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0026]圖3為利茲繞線電感結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0027]圖4至圖8為本發(fā)明的所述實施例的電感的形成過程的結(jié)構(gòu)示意圖。
[0028]圖9為圖2中平板狀電感結(jié)構(gòu)、圖3中利茲線電感結(jié)構(gòu)和圖8中電感的品質(zhì)因數(shù)與輸入交流電源頻率的關(guān)系圖。
【具體實施方式】
[0029]如【背景技術(shù)】中所述，現(xiàn)有的利茲線電感結(jié)構(gòu)對品質(zhì)因數(shù)的提高有限，并且利茲線電感結(jié)構(gòu)對各個導(dǎo)線的布局(layout)方法的要求較高，形成高品質(zhì)因數(shù)的利茲線電感結(jié)構(gòu)工藝復(fù)雜。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0030]請參考圖3，研究發(fā)現(xiàn)，在輸入高頻信號的情況下，由于利茲線電感結(jié)構(gòu)中每個導(dǎo)線的位置不同，沿箭頭方向流入利茲線電感結(jié)構(gòu)的電流I2并不會均勻流向三根導(dǎo)線中，受到磁力作用較大的導(dǎo)線32中流入的電流較小甚至沒有，而電流I2大部分從導(dǎo)線31橫截面的表面311和導(dǎo)線33橫截面的表面331流過。與圖2中電流I1流過圖2中金屬結(jié)構(gòu)10的橫截面101的橫截面積相比，圖3中電流I2流過圖3中利茲線電感結(jié)構(gòu)的表面311和331的橫截面積之和沒有明顯增大，利茲線電感結(jié)構(gòu)未能有效增大電流流過利茲線電感結(jié)構(gòu)時的橫截面積。
[0031]并且，為提高利茲線電感結(jié)構(gòu)的品質(zhì)因數(shù)，需使各個導(dǎo)線以特定的排列方式結(jié)合在一起，以保證每個導(dǎo)線受同樣大小的磁力作用，進而使流入每個導(dǎo)線的電流較為均勻。故利茲線電感結(jié)構(gòu)對各個導(dǎo)線的布局(layout)方法的要求較高，形成高品質(zhì)因數(shù)的利茲線電感結(jié)構(gòu)需要的工藝較為復(fù)雜。
[0032]本發(fā)明形成具有本體和位于本體上方的凸出部的電感，凸出部底部通過本體互相連接，凸出部分可以增加電感的表面積，而由于每個凸出部的一端與本體連接，流入凸出部的電流與所述凸出部的位置無關(guān)，電流能夠均勻流入每個凸出部中，能夠有效增大了電流流過電感時的橫截面積，并且電感中凸出部的布局對電感的品質(zhì)因數(shù)沒有影響，電感的形成工藝簡單。
[0033]請參考圖4，提供襯底，所述襯底包括第一區(qū)域I和第二區(qū)域II，所述第一區(qū)域I內(nèi)形成有焊墊203，所述第二區(qū)域II內(nèi)形成有與焊墊203齊平的電感金屬層300、覆蓋并包圍所述焊墊203和電感金屬層300的介質(zhì)層100 ;在所述介質(zhì)層100表面形成鈍化層400。
[0034]所述襯底可以包括基底和位于基底表面的介質(zhì)層，所述介質(zhì)層作為半導(dǎo)體器件的層間介質(zhì)層。在所述襯底內(nèi)還可以形成有插塞等金屬互連接結(jié)構(gòu)。所述介質(zhì)層的材料可以為氧化硅、氮化硅、低K介電材料或超低K介電材料。本領(lǐng)域的技術(shù)人員可以根據(jù)襯底上形成的半導(dǎo)體器件選擇襯底的類型，因此所述襯底的類型不應(yīng)限制本發(fā)明的保護范圍。
[0035]本實施例中，所述襯底為介質(zhì)層100，材料為氧化硅。所述襯底的第二區(qū)域II內(nèi)形成有電感金屬層300，所述電感金屬層300為平面線圈結(jié)構(gòu)，呈螺旋狀(請參考圖5)。本發(fā)明的其他實施例中，所述電感金屬層300還可以是其他形狀。所述電感金屬層300的材料為銅或招。
[0036]所述第一區(qū)域I內(nèi)形成有焊墊203，所述焊墊203與電感金屬層300齊平。所述焊墊203與電感金屬層300可以是對同一金屬層進行圖形化而形成。
[0037]本實施例中，所述焊墊203與電感金屬層300為頂層金屬，可以降低電感與襯底之間的寄生電容，并且所述頂層金屬的厚度較大，可以降低所述平面電感的電阻，減少損耗。所述焊墊203與電感金屬層300的材料為銅或者鋁。本實施例中，所述焊墊203與電感金屬層300的材料為鋁，形成方法可為物理氣相沉積工藝，厚度為4微米?6微米，但本發(fā)明不限于此。
[0038]在本實施例中，所述襯底內(nèi)還形成有下層金屬層201以及連接所述焊墊203與下層金屬層201的互連件202。所述下層金屬層201可以是金屬互連線，與襯底100下方的半導(dǎo)體器件連接。
[0039]本實施例中，在所述襯底表面還形成鈍化層400，所述鈍化層400用于保護所述襯底100以及在后續(xù)刻蝕焊墊203和電感金屬層300的過程中作為掩膜層。所述鈍化層400的材料為氮化硅。
[0040]后續(xù)要刻蝕所述焊墊203上方的鈍化層400和介質(zhì)層100，形成第一凹槽，暴露出焊墊的表面，以進行芯片封裝。
[0041]請參考圖6，在所述鈍化層400表面形成掩膜層500，所述掩膜層500具有第一開口 501和第二開口 502，所述第一開口 501暴露出焊墊203上方的部分鈍化層400，所述第二開口 502暴露出電感金屬層300上方的部分鈍化層400。
[0042]本實施例中，所述掩膜層500的材料為光刻膠。
[0043]形成所述掩膜層500的方法包括:在所述鈍化層400表面形成光刻膠層；對所述光刻膠層進行曝光顯影，形成第一開口 501和第二開口 502。
[0044]所述掩膜層500內(nèi)的第一開口 501和第二開口 502分別定義了后續(xù)在焊墊203內(nèi)形成的第一凹槽的位置以及在電感金屬層300內(nèi)形成的第二凹槽的位置。
[0045]所述第二開口 502的數(shù)量為I個以上，本實施例中，所述第二開口 502的數(shù)量為3個。
[0046]所述第二開口 502的寬度為0.3um?5um。所述第二開口 502的寬度大小確保后續(xù)沿第二開口 502刻蝕鈍化層400的過程中，能夠?qū)⑺龅诙_口 502圖形準確地轉(zhuǎn)移到鈍化層400中形成圖形化鈍化層，并且后續(xù)以所述圖形化的鈍化層為掩膜刻蝕電感金屬層300可以形成形貌較佳的第二凹槽，以提高電感的表面積。所述第二開口 502的寬度小于電感金屬層300的寬度，本實施例中，所述第二開口 502的寬度均相同，在本發(fā)明的其他實施例中，所述不同位置的第二開口 502可以具有不同的寬度。
[0047]所述第二開口 502的延伸方向與電感金屬層300的延伸方向相同。本實施例中，所述第二開口 502呈螺旋狀。本實施例中，所述第二開口 502的長度與電感金屬層300的長度相同，在本發(fā)明的其他實施例中，所述第二開口 502的長度也可以小于所述電感金屬層300的長度。
[0048]請參考圖7，以所述掩膜層500為掩膜，刻蝕鈍化層400、介質(zhì)層100，暴露出焊墊203以及電感金屬層300的部分表面。
[0049]可以采用干法刻蝕工藝刻蝕所述鈍化層400和介質(zhì)層100，所述干法刻蝕工藝采用的刻蝕氣體可以是CF4、CHF3或C3H8。沿所述第一開口 501和第二開口 502刻蝕鈍化層400和介質(zhì)層100，以所述焊墊203和電感金屬層300表面作為刻蝕停止層。
[0050]刻蝕所述鈍化層400之后，將掩膜層500中的第一開口和第二開口的圖形轉(zhuǎn)移到鈍化層400內(nèi)，后續(xù)以所述刻蝕后的具有開口的鈍化層400作為掩膜刻蝕焊墊及電感金屬層 300。
[0051]請參考圖8，去除所述掩膜層500(請參考圖7)，以所述鈍化層400為掩膜，刻蝕焊墊層203及電感金屬層300 (請參考圖7)，在所述焊墊203內(nèi)形成第一凹槽401，同時在電感金屬層300內(nèi)形成第二凹槽402，所述第一凹槽401的深度小于焊墊203的厚度，第二凹槽402的深度小于電感金屬層300的厚度。
[0052]本實施例中，采用灰化工藝去除所述掩膜層500。在本發(fā)明的其他所述例中，可以根據(jù)所述掩膜層500的具體材料，選擇合適的去除工藝。
[0053]以所述具有開口的鈍化層400為掩膜繼續(xù)刻蝕所述焊墊203及電感金屬層300，形成第一凹槽401和第二凹槽402。
[0054]采用干法刻蝕工藝刻蝕所述焊墊203以及電感金屬層300。具體的，所述干法刻蝕工藝采用的刻蝕氣體為Cl2、BCl3和CHF3的混合氣體，所述混合氣體中Cl2的流量范圍為IOsccm?lOOsccm, BCl3的流量范圍為IOsccm?90sccm, CHF3的流量范圍為Isccm?lOsccm，所述干法刻蝕的電源的功率范圍為500W?1000W，本實施例中，所述鈍化層的材料為氮化硅，所述干法刻蝕工藝中，焊墊203與電感金屬層300的材料與鈍化層400的材料之間具有較大的刻蝕選擇比，即該干法刻蝕工藝能迅速刻蝕焊墊203及電感金屬層300，但是對鈍化層400具有較慢的刻蝕速度，從而所述鈍化層400在刻蝕過程中能夠?qū)σr底的其他區(qū)域提供足夠的保護。
[0055]所述第二凹槽402位于電感金屬層內(nèi)，所述第二凹槽402的深度為電感金屬層300厚度的5%?95%，可以是10%、20%、40%或80%?？梢酝ㄟ^調(diào)整刻蝕時間來調(diào)整所述第二凹槽402的深度。
[0056]本實施例中，所述焊墊203的厚度與電感金屬層300的厚度相同，并且所述第一凹槽401和第二凹槽402同時形成，所以，所述第一凹槽401的深度也為焊墊203厚度的5%?95%。
[0057]所述第一凹槽401位于焊墊203內(nèi)，用于暴露出焊墊203的表面，并且提高后續(xù)封裝過程中，焊墊203與后續(xù)封裝過程中的焊球之間的接觸面積，提高封裝的可靠性。如果焊墊厚度較高，封裝過程中，在焊墊上進行金屬鍵合的過程中，焊墊會由于受到較大應(yīng)力而被擠壓變形，嚴重時會導(dǎo)致焊墊的金屬被擠壓出而造成短路，造成封裝的可靠性降低；形成所述第一凹槽401可以降低所述第一凹槽401下方的焊墊的厚度，減少厚金屬焊墊被擠壓時造成的可靠性失效或短路問題。
[0058]在所述電感金屬層300內(nèi)形成所述第二凹槽402之后，形成電感303，所述電感303包括兩個部分:本體301，凸出部302，所述本體301及凸出部302構(gòu)成電阻。相鄰?fù)钩霾?02的橫向之間通過第二凹槽402斷開，凸出部302下端通過本體301連接。形成所述凸出部302可以增加電感303的表面積，并且流入所述凸出部302的電流與該凸出部302在本體301上的位置無關(guān)，電流能夠均勻流向各個凸出部302中，避免了現(xiàn)有利茲線電感結(jié)構(gòu)(各個導(dǎo)線部完全斷開)中電流不能均勻流向各個導(dǎo)線的缺陷，增加了各個凸出部302中電流的均勻性，有效增大了電流流過電感時的橫截面積，減小了電感303的交流串聯(lián)電阻，從而減小輸入信號的損耗，提高了所形成電感的品質(zhì)因數(shù)。
[0059]所述第二凹槽402的深度為電感金屬層厚度的5%?95%，可以確保所述本體301具有一定的厚度，為電感金屬層厚度的5%以上，從而避免由于本體301厚度過小，而造成電流流過本體301的電阻過大，導(dǎo)致電流信號損耗較大的問題。
[0060]并且，所述第二凹槽402的深度還能夠有效增加電感303的表面積，提高電流流過電感時的橫截面積，從而減小電流流過電感時的交流電阻，減少損耗，對電感的品質(zhì)因數(shù)有顯著的提高。
[0061]本實施例中，以所述鈍化層400為掩膜，同時形成所述第一凹槽401和第二凹槽402，不必增加額外的掩膜層和工藝步驟，從而可以簡化工藝步驟，降低工藝成本。
[0062]另外，由于電感中凸出部302的布局方法不會對電感的電流分布造成影響，從而不會影響電感的品質(zhì)因數(shù)，從而可以降低形成電感的布局要求。
[0063]請參考圖9，為圖2中平板狀電感結(jié)構(gòu)、圖3中利茲線電感結(jié)構(gòu)和圖8中電感303接入交流電路時的品質(zhì)因數(shù)(單位為“I”)與交流電源頻率(單位為:吉赫茲，即GHz)的關(guān)系圖。
[0064]圖2中金屬結(jié)構(gòu)10的厚度、圖3中金屬結(jié)構(gòu)30的厚度與圖7中的電感303的厚度相同。圖2中平板狀電感結(jié)構(gòu)、圖3中利茲線電感結(jié)構(gòu)和圖7中電感204的橫截面積以及線圈圈數(shù)相同。圖2中平板狀電感結(jié)構(gòu)、圖3中利茲線電感結(jié)構(gòu)和圖8中電感303的品質(zhì)因數(shù)與交流電源頻率的關(guān)系圖分別如圖9中曲線21、曲線23和曲線22所示。
[0065]由圖9可知，與圖2中平板狀電感結(jié)構(gòu)相比，圖3中利茲線電感結(jié)構(gòu)和圖8中電感303的自共振頻率(Self-Resonant Frequency)更大,在高頻交流信號下,利茲線電感結(jié)構(gòu)和電感303的品質(zhì)因數(shù)更大。無論在高頻交流電源下還是在低頻交流電源下，電感303的品質(zhì)因數(shù)均比平板狀電感結(jié)構(gòu)和利茲線電感結(jié)構(gòu)的品質(zhì)因數(shù)大，電感303的品質(zhì)因數(shù)的峰值大于平板狀電感結(jié)構(gòu)和利茲線電感結(jié)構(gòu)品質(zhì)因數(shù)的峰值。因此，在橫截面積相同時，包括本體301和凸出部302的電感303的自共振頻率較大、品質(zhì)因數(shù)較大，電感303品質(zhì)因數(shù)的峰值也較大，電感303的性能更好。
[0066]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準。
【權(quán)利要求】
1.一種電感的形成方法，其特征在于，包括: 提供襯底，所述襯底包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域內(nèi)形成有焊墊，所述第二區(qū)域內(nèi)形成有與焊墊齊平的電感金屬層、所述焊墊和電感金屬層被介質(zhì)層覆蓋并包圍；在所述襯底表面形成鈍化層； 在所述鈍化層表面形成掩膜層，所述掩膜層具有第一開口和第二開口，所述第一開口暴露出焊墊上方的部分鈍化層表面，所述第二開口暴露出電感金屬層上方的部分鈍化層表面； 以所述掩膜層為掩膜，刻蝕鈍化層、介質(zhì)層，暴露出部分焊墊表面及部分電感金屬層表面； 去除所述掩膜層，以所述鈍化層為掩膜刻蝕焊墊以及電感金屬層，在所述焊墊內(nèi)形成第一凹槽，同時在電感金屬層內(nèi)形成第二凹槽，所述第一凹槽的深度小于焊墊的厚度，第二凹槽的深度小于電感金屬層的厚度。
2.根據(jù)權(quán)利要求1所述的電感的形成方法，其特征在于，所述第二凹槽的深度為電感金屬層厚度的5%?95%。
3.根據(jù)權(quán)利要求1所述的電感的形成方法，其特征在于，所述第二開口的數(shù)量為I個以上。
4.根據(jù)權(quán)利要求1所述的電感的形成方法，其特征在于，所述第二開口的寬度為0.3um ?5um。
5.根據(jù)權(quán)利要求1所述的電感的形成方法，其特征在于，刻蝕焊墊以及電感金屬層的方法為干法刻蝕，所述干法刻蝕的刻蝕氣體為Cl2、BCl3和CHF3的混合氣體，所述混合氣體中Cl2的流量范圍為IOsccm?IOOsccm, BCl3的流量范圍為IOsccm?90sccm,CHF3的流量范圍為Isccm?lOsccm，所述干法刻蝕的電源的功率范圍為500W?1000W。
6.根據(jù)權(quán)利要求1所述的電感的形成方法，其特征在于，所述電感金屬層為螺旋狀。
7.根據(jù)權(quán)利要求6所述的電感的形成方法，其特征在于，所述第二開口的延伸方向與電感金屬層的延伸方向相同。
8.根據(jù)權(quán)利要求6所述的電感的形成方法，其特征在于，所述二開口呈螺旋狀。
9.根據(jù)權(quán)利要求1所述的電感的形成方法，其特征在于，所述電感金屬層的材料為銅或招。
10.根據(jù)權(quán)利要求1所述的電感的形成方法，其特征在于，所述鈍化層的材料為氮化硅。
【文檔編號】H01L21/02GK103811308SQ201410080810
【公開日】2014年5月21日 申請日期:2014年3月6日 優(yōu)先權(quán)日:2014年3月6日
【發(fā)明者】黎坡 申請人:上海華虹宏力半導(dǎo)體制造有限公司