半導體芯片與具有該半導體芯片的層疊型半導體封裝的制作方法
【專利摘要】本發(fā)明涉及一種半導體芯片和具有該半導體芯片的層疊型半導體封裝。該半導體芯片包含：半導體芯片體，其具有形成有多個接合焊墊的第一表面和與該第一表面相對的第二表面；多個第一和第二貫穿電極，其通過該半導體芯片體且其一端部與各接合焊墊電連接；絕緣層，其在該半導體芯片體的第二表面上形成，使得該第一和第二貫穿電極的另一端部不會被該絕緣層覆蓋；以及第一散熱層，其形成在該絕緣層上。
【專利說明】半導體芯片與具有該半導體芯片的層疊型半導體封裝
[0001]相關申請的交叉引用
[0002]本專利申請依美國專利法U.S.C.119 (a)主張2013年7月5日在韓國知識產(chǎn)權局申請的韓國專利申請第10-2013-0078718號的優(yōu)先權，通過引用將該專利申請的全部內(nèi)容并入于此。

【技術領域】
[0003]本發(fā)明系涉及一種半導體封裝，特別是涉及一種能輕易散熱的半導體芯片，以及一種具有該半導體芯片的層疊型半導體封裝。

【背景技術】
[0004]隨著電子產(chǎn)品變得越來越小且功能越來越強大，需要使更小的電子產(chǎn)品包括更多的芯片以滿足所需的功能。因為對于能夠?qū)崿F(xiàn)更低成本、更高性能、日益微型化、及高封裝密度的半導體元件的需求增加，已發(fā)展出具有多芯片的封裝，例如多芯片封裝，以滿足該需求。
[0005]多芯片封裝在單個半導體封裝中包含了多個半導體芯片。貫穿基板通路(以下簡稱為TSV)技術提供了垂直的電連接，其將晶片的整個厚度從形成于該集成電路裸芯的頂側半導體表面上的導電層級中的一個(例如，接觸層級或后端工藝金屬互連層級中的一個)擴展至該裸芯的底側表面。與以常規(guī)引線鍵合技術而形成的電路徑(electricalpath)相比，該垂直電路徑顯著較短。


【發(fā)明內(nèi)容】

[0006]多種實施例大體關于一種能輕易散熱的半導體芯片和一種具有該半導體芯片的層疊型半導體封裝。
[0007]在本發(fā)明的實施例中，半導體芯片包含:半導體芯片體，具有形成有多個接合焊墊的第一表面和與該第一表面相對的第二表面；多個第一和第二貫穿電極，其通過該半導體芯片體且其一端部電連接至接合焊墊；絕緣層，形成于該半導體芯片體的第二表面之上以致各第一和第二貫穿電極的另一端部不被該絕緣層覆蓋；以及第一散熱層，形成于該絕緣層之上。
[0008]在本發(fā)明的實施例中，層疊型半導體封裝包含:半導體芯片，包含具有形成有多個接合焊墊的第一表面和與該第一表面相對的第二表面的半導體芯片體，通過該半導體芯片體且其一端部電連接至接合焊墊的多個第一和第二貫穿電極，形成于該半導體芯片體的第二表面之上以致各第一和第二貫穿電極的另一端部不被該絕緣層覆蓋的絕緣層，以及形成于該絕緣層之上的第一散熱層；至少一個第二半導體芯片，堆疊于該第一半導體芯片之上，并具有基本上與該第一半導體芯片一樣的構造；以及多個連接構件，插在該第一半導體芯片和該第二半導體芯片之間且在堆疊的二個或更多個第二半導體芯片之間。

【專利附圖】

【附圖說明】
[0009]圖1是說明根據(jù)本發(fā)明實施例的半導體芯片的平面視圖；
[0010]圖2A、2B是沿著圖1的線A-A'獲得的剖面視圖；
[0011]圖3A-3E是沿著圖1的線B-B'獲得的剖面視圖，并說明制造根據(jù)本發(fā)明實施例的半導體芯片的工藝步驟；
[0012]圖4A是說明根據(jù)本發(fā)明實施例的半導體芯片的平面視圖；
[0013]圖4B是沿著圖4A的線C-C'獲得的剖面視圖；
[0014]圖5A是說明根據(jù)本發(fā)明實施例的半導體芯片的平面視圖；
[0015]圖5B是沿著圖5A的線D-Di獲得的剖面視圖；
[0016]圖6是說明根據(jù)本發(fā)明實施例的半導體芯片的平面視圖；
[0017]圖7是說明根據(jù)本發(fā)明實施例的層疊型封裝的剖面視圖；
[0018]圖8是說明根據(jù)本發(fā)明實施例的層疊型封裝的剖面視圖；
[0019]圖9是說明根據(jù)本發(fā)明實施例的層疊型封裝的剖面視圖；
[0020]圖10是說明根據(jù)本發(fā)明實施例的層疊型封裝的剖面視圖；
[0021]圖11是說明根據(jù)本發(fā)明實施例的層疊型封裝的剖面視圖；
[0022]圖12是顯示應用根據(jù)本發(fā)明各種實施例的半導體芯片的電子系統(tǒng)的方塊圖；及
[0023]圖13是說明可包含根據(jù)本發(fā)明各種實施例的半導體芯片的電子裝置的方塊圖。

【具體實施方式】
[0024]以下將參照附圖詳細說明本發(fā)明的各種實施例。
[0025]參見圖1、2A，根據(jù)一實施例的半導體芯片100可包含半導體芯片體110、多個第一貫穿電極120、多個第二貫穿電極122、多個第三貫穿電極124、絕緣層140、及散熱層150a和150b。半導體芯片100還可包含多個第一連接電極160和多個第二連接電極162。
[0026]半導體芯片體110包含第一表面I 1a (其是形成有半導體元件的有源面)和與該第一表面IlOa相對的第二表面110b。第二表面IlOb可包含在其內(nèi)部形成的電路單兀(未示出)。該電路單元可包含，例如，用于存儲數(shù)據(jù)的數(shù)據(jù)存儲單元(未示出)和用于處理數(shù)據(jù)的數(shù)據(jù)處理單元(未示出)。半導體芯片體110又可包含多個接合焊墊112，其布置于半導體芯片體110的第一表面IlOa之上并與電路單兀電連接。鈍化層114可在第一表面IlOa之上形成，使得接合焊墊112暴露。
[0027]第一、第二和第三貫穿電極120、122和124在半導體芯片體110內(nèi)部形成。第一、第二和第三貫穿電極120、122和124可以是傳送電子信號至半導體元件以及從半導體元件接收電子信號的連接路徑。例如，第一貫穿電極120可以為功率電極(power electrode)或接地電極。第三貫穿電極124可以為接地電極或功率電極，其具有與第一貫穿電極120不同的電位。第二貫穿電極122可以為信號電極。或者，當?shù)谝回灤╇姌O120為功率電極時，第二貫穿電極122可以為具有與第一貫穿電極120不同的電位的功率電極。各個第一、第二和第三貫穿電極120、122和124的一端部通過電路單元而與布置在半導體芯片體110的第一表面IlOa之上的各接合焊墊112電連接。第一、第二和第三貫穿電極120、122和124的數(shù)量與布置位置可改變。
[0028]在所述實施例中，各個第一、第二和第三貫穿電極120、122和124的另一端部布置于半導體芯片體110的第二表面IlOb之上，并從第二表面IlOb突出。然而，在替代示例中，如圖2B所示，各第一、第二和第三貫穿電極120、122和124的另一端部可形成為使得各第一、第二和第三貫穿電極120、122和124的另一端部不從半導體芯片體110的第二表面IlOb突出。
[0029]第一、第二和第三貫穿電極120、122和124可通過例如在形成于半導體芯片體110中的各通路孔中填充導電層而形成。導電層可包含金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鉻(Cr)和鎢(W)中的任一個，優(yōu)選包含銅(Cu)。
[0030]絕緣層140只形成在半導體芯片體110的第二表面IlOb之上，使得絕緣層140沒有覆蓋第一、第二和第三貫穿電極120、122和124的從半導體芯片體110的第二表面IlOb突出的上面。在某些實施例中，絕緣層140可形成為使得絕緣層140部分地，而非完全地覆蓋第一、第二和第三貫穿電極120、122和124的各個上面。絕緣層140可以由選自氧化硅膜、氮化硅膜、感光膜和聚合物膜中的任一個構成。
[0031]如圖2B所示，若各第一、第二和第三貫穿電極120、122和124的另一端部形成為使得它們不從半導體芯片體110的第二表面IlOb突出，則絕緣層140可能會受到一蝕刻工藝，使得各第一、第二和第三貫穿電極120、122和124的另一端部暴露。
[0032]散熱層150a和150b可形成為在第一貫穿電極120、第三貫穿電極124和絕緣層140之上的薄膜，以致散熱層150a和150b直接接觸第一貫穿電極120和第三貫穿電極124。此外，在一個實施例中，散熱層150a和150b沒有接觸第二貫穿電極122。在該實施例中，散熱層150a和150b可包含形成為覆蓋作為功率電極或接地電極的第一貫穿電極120的第一散熱層150a，和形成為覆蓋作為接地電極或功率電極的第三貫穿電極124的第二散熱層150b。第三貫穿電極124可具有與第一貫穿電極120的電位不同的電位。尤其是，該實施例中的散熱層150a和150b可布置在第二表面IlOb的整個區(qū)域之上，其中第一和第三貫穿電極120和124被覆蓋，而第二貫穿電極122未被覆蓋。
[0033]散熱層150a和150b可以由具有高導熱系數(shù)的材料構成，優(yōu)選者如具有500至5000ff/mK(watts per meter kelvin)的導熱系數(shù)的石墨烯。在此情況下，由石墨烯形成的散熱層150a和150b形成的厚度可為0.3至6微米。通常，已知石墨烯具有的導熱系數(shù)比金剛石的導熱系數(shù)高2倍且比銅(Cu)的導熱系數(shù)高10倍。因此，由石墨烯形成的散熱層150a和150b不僅有效分散由半導體芯片100產(chǎn)生的熱，而不增加半導體封裝的總厚度，而且能迅速將熱散到第一和第三貫穿電極120和124的外面。在一替代實施例中，散熱層150a和150b可由銅(Cu)、金(Au)、銀(Ag)和鎳(Ni)中任一個所形成。
[0034]第一和第二連接電極160和162可形成為使得第一和第二連接電極160和162與第一和第二貫穿電極120和122的分別布置于第一表面IlOa和第二表面IlOb之上的各端部連接。具體而言，第一連接電極160形成在與各第一、第二和第三貫穿電極120、122和124的一端部電連接的各個接合焊墊112之上。第二連接電極162形成在布置在第二表面IlOb之上的各第一和第三貫穿電極120和124的另一端部的上方的部分散熱層150a和150b之上，且形成于沒被散熱層150a和150b覆蓋的第二貫穿電極122的另一端部之上。第一和第二連接電極160和162可以分別是前凸塊和后凸塊，并且可由焊料(solder)、鎳、銅、錫及其合金中的任一個形成。
[0035]在根據(jù)實施例的半導體芯片100的情況中，在操作半導體芯片100期間由熱點(hot spot)產(chǎn)生的熱被吸收到散熱層150a和150b，從而快速地分散。另外，由于散熱層150a和150b連接至功率電極和接地電極(即，第一和第三貫穿電極120和124)，在操作半導體芯片100的期間產(chǎn)生的熱通過第一和第三貫穿電極120和124而有效地被排放到外面。因此，根據(jù)實施例的半導體芯片100具有超薄散熱結構，其可有效防止由于操作期間產(chǎn)生的熱造成的不良操作(poor operat1n)。再者，因為散熱層150a和150b沒有與第二貫穿電極122電連接,所以可以防止第二貫穿電極122之間的電短路(electric shorts)。
[0036]另外,在根據(jù)實施例的半導體芯片100的情況下,簡單地形成散熱層150a和150b是足夠的，因此沒有必要形成另外的結構用于散熱。另外，為功率電極和接地電極的第一和第三貫穿電極120和124可以用作散熱用的電極，即熱通路，因此沒有必要形成另外的熱通路，因此能減少增加芯片尺寸的問題。
[0037]因此，根據(jù)實施例的半導體芯片100具有能輕易散熱的結構，而不增加芯片尺寸。芯片尺寸通過選擇性地形成散熱層150a和150b而得到控制。
[0038]下面參照圖3A至3E說明制造根據(jù)實施例的半導體芯片100的工藝步驟。
[0039]參見圖3A，提供了一結構，其中電路單元形成于半導體芯片體110的內(nèi)部、鄰近半導體芯片體I1的第一表面110a，第一貫穿電極120、第二貫穿電極122和第三貫穿電極(例如，參見圖1)形成于半導體芯片體110中，使得這些電極的一端部與電路單元連接。多個接合焊墊112形成于第一表面IlOa之上，以致該多個接合焊墊112與電路單元連接。第一連接電極160形成于各接合焊墊112與半導體芯片體110的第一表面IlOa之上。半導體芯片體110的第一表面可形成有第一連接電極160，其通過粘合層172附著至載體基板170。
[0040]半導體芯片體110包含第一表面IlOa和與該第一表面IlOa相對的第二表面IlOb0使用薄化(thinning)工藝,可去除半導體芯片體110的第二表面IlOb—預定厚度。該薄化工藝可通過背面研磨(back grinding)來實現(xiàn)。
[0041]舉例而言，第一貫穿電極120、第二貫穿電極122和第三貫穿電極可以柱狀形成。第一貫穿電極120、第二貫穿電極122和第三貫穿電極可以通過使用由金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鉻(Cr)和鎢(w)中任一者構成的導電層而形成，而導電層可在施加導電膏(conductive paste)后通過電鍍、真空蒸發(fā)、派射、化學氣相沉積法或焙燒法中任一者形成。第一貫穿電極120可以為功率電極或接地電極。第二貫穿電極122可以為信號電極。第三貫穿電極可以為接地電極或功率電極，其具有與第一貫穿電極120不同的電位。
[0042]電路單元可包含，例如，用于存儲數(shù)據(jù)的數(shù)據(jù)存儲單元和用于處理數(shù)據(jù)的數(shù)據(jù)處理單元。多個接合焊墊112以兩列布置于半導體芯片體110的第一表面IlOa的中間部分。鈍化層114可形成于第一表面IlOa之上，致使形成的鈍化層114使各接合焊墊112暴露。第一連接電極160可以是前凸塊且由焊料、鎳、銅、錫及其合金中任一者形成。
[0043]載體基板170用以支撐晶片；也可使用玻璃晶片支撐系統(tǒng)?？墒褂靡环N能輕易附著與脫離載體基板170的材料作為粘合層172。例如，粘合層172可以是通過紫外線照射或加熱而容易失去粘合性的薄膜型或液體型材料。
[0044]其后，通過凹槽工藝去除半導體芯片體110的第二表面IlOb的部分厚度，使得各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的另一端部從半導體芯片體110突出。在半導體芯片體110上進行的凹槽工藝可以運用反應離子蝕刻(RIE)、干法蝕刻、濕法蝕刻或化學機械拋光法(CMP)來實施。突出各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的另一端部的高度可以是幾個微米。
[0045]參見圖3B，絕緣層140形成于半導體芯片體110的第二表面IlOb之上，使得第一貫穿電極120、第二貫穿電極122和第三貫穿電極被絕緣層140覆蓋。絕緣層140可以由氧化硅膜、氮化硅膜、感光膜和聚合物膜中任一個形成。
[0046]參見圖3，利用CMP工藝拋光絕緣層140，使得各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的布置于半導體芯片體110的第二表面IlOb之上的另一端部暴露。因此，絕緣層140形成于半導體芯片體110的第二表面IlOb之上，以致絕緣層140不會覆蓋各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的另一端部。
[0047]替代地，雖然未顯示于圖中，仍省略半導體芯片體110的第二表面IlOb上的凹槽工藝，以致各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的另一端部不會從半導體芯片體110的第二表面IlOb突出。如果省略凹槽工藝，則在形成絕緣層140之后，可蝕刻絕緣層140，以致各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的另一端部暴露。
[0048]參見圖3D，薄的散熱材料層形成于絕緣層140和各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的暴露的另一端部之上，接著散熱材料層可被圖案化，使得散熱層150a和150b形成于絕緣層140、第一貫穿電極120和第三貫穿電極之上。散熱層150a和150b可包含第一散熱層150a與第二散熱層150b。第一散熱層150a可形成為覆蓋作為功率電極或接地電極的第一貫穿電極120，第二散熱層150b可形成為覆蓋作為接地電極或功率電極的第三貫穿電極。第三貫穿電極可具有與第一貫穿電極120不同的電位。
[0049]在本實施例中，散熱層150a和150b可通過在絕緣層140的另一端部與各第一貫穿電極120、第二貫穿電極122和第三貫穿電極的暴露的另一端部之上施加以及然后圖案化具有高導熱系數(shù)的材料(例如具有500至5000W/mK的導熱系數(shù)的石墨烯)至0.3至6微米厚度而形成。或者，散熱層150a和150b可通過形成以及然后圖案化薄膜而形成，該薄膜由銅(Cu)、金(Au)、銀(Ag)、及鎳(Ni)中至少一個(而非石墨烯)構成。
[0050]此外，第一散熱層150a可形成為連接至所有的多個第一貫穿電極120。相反，第一和第二散熱層150a和150b形成為使得第一和第二散熱層150a和150b未連接至第二貫穿電極(即信號電極)。
[0051]參見圖3E，至少一個第二連接電極162在散熱層150a的在各第一貫穿電極120和第三貫穿電極的另一端部上方的各部分，以及第二貫穿電極122的另一端部之上形成。第二連接電極160可以是后凸塊且可由焊料、鎳、銅、錫及其合金中任一個形成。接著，從半導體芯片體110去除載體基板170，因此完成根據(jù)實施例的半導體芯片100的制造。粘合層172可受熱或紫外線照射而部分去除載體基板170。
[0052]盡管第二連接電極162在去除載體基板170之前形成，但第二連接電極162也可在去除載體基板170之后形成。
[0053]參照圖4A和4B將說明根據(jù)本發(fā)明的實施例的半導體芯片。在此，將省略與先前實施例相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0054]參見圖4A和4B，該實施例中的第一和第二散熱層150a和150b可形成為鄰近各第一和第三貫穿電極120和124的另一端部,與先前實施例的不同之處在于,第一和第二散熱層150a和150b形成為覆蓋各第一和第三貫穿電極120和124的另一端部?；蛘?，第一和第二散熱層150a和150b可形成為鄰近在第一和第三貫穿電極120和124的另一端部之上形成的第二連接電極162。
[0055]參照圖5A和5B說明根據(jù)本發(fā)明實施例的半導體芯片。在此，將省略和先前實施例相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0056]參見圖5A和5B，根據(jù)本發(fā)明實施例的半導體芯片100可包含半導體芯片體110、多個第一貫穿電極120、多個第二貫穿電極122、多個第三貫穿電極124、絕緣層140、散熱層150a和150b、多個第一連接電極160、及多個第二連接電極162。
[0057]如同前述實施例，散熱層150a和150b可以由石墨烯、銅(Cu)、金(Au)、銀(Ag)和鎳(Ni)中的至少一個構成。然而，不同于前述各實施例，本實施例中的散熱層150a和150b只在絕緣層140之上形成為一薄膜，以致散熱層150a和150b未直接接觸到第一和第三貫穿電極120和124。
[0058]通常，當兩種材料被放置在預定的距離，即比該兩種材料之間允許傳熱的最大距離短的距離，熱可以從具有較高溫度的材料傳送到具有較低溫度的材料。從而，散熱層150a和150b布置為使得散熱層150a和150b的鄰近第一、第二和第三貫穿電極120、122和124的端部設置為離第一、第二和第三貫穿電極120、122和124有100微米以下的距離，優(yōu)選是在5微米和100微米之間的距離。結果，本實施例也允許通過散熱層150a和150b而快速分散在操作半導體芯片期間產(chǎn)生的熱。另外，熱從散熱層150a和150b傳遞至第一貫穿電極120或第三貫穿電極124 (即功率電極或接地電極)，因此可有效地排放到外面。
[0059]多個第二連接電極162可以形成在布置于半導體芯片體110的第二表面IlOb之上的各第一、第二和第三貫穿電極120、122和124的另一端部之上。尤其是，在本實施例中，第二連接電極162并非形成于散熱層150a和150b之上，而是只覆蓋各第一、第二和第三貫穿電極120、122和124的另一端部。
[0060]如上所述，如同前述各實施例，根據(jù)本實施例的半導體芯片具有一結構，其中通過形成散熱層而有效分散在操作半導體芯片期間產(chǎn)生的熱。另外，由于該實施例包含其中散熱層與第一和第三貫穿電極隔開但仍可傳送熱至第一和第三貫穿電極的結構，因此根據(jù)本實施例的半導體芯片可迅速將熱排到外面。因此，根據(jù)本實施例的半導體芯片100也可有效防止由于在操作半導體芯片期間所產(chǎn)生的熱所造成的不良操作。
[0061]參照圖6說明根據(jù)本發(fā)明實施例的半導體芯片。在此，將省略和先前實施例相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0062]在根據(jù)所述實施例的半導體芯片100中，散熱層150a和150b具有一形式，其中在第一、第二和第三貫穿電極120、122和124之間，散熱層150a和150b的端部以一預定距離(即低于100微米的距離，優(yōu)選在5微米至100微米之間)圍繞第一、第二和第三貫穿電極120、122和124。即，散熱層150a和150b形成為使得在第一、第二和第三貫穿電極120、122和124的端部與散熱層150a和150b的端部之間，散熱層150a和150b的端部以一預定距離圍繞第一、第二和第三貫穿電極120、122和124。
[0063]此外，在所述實施例中，在操作半導體芯片100期間產(chǎn)生的熱通過散熱層150a和150b而迅速分散。另外，熱從散熱層150a和150b傳送到第一貫穿電極120或第三貫穿電極124 (即功率電極或接地電極)，因此可有效地排放到外面。
[0064]下面，參照圖7說明通過堆疊至少二個根據(jù)實施例的半導體芯片而制造的根據(jù)實施例的層疊型半導體封裝。在此，將省略與圖2相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0065]如圖所示，根據(jù)實施例的層疊型半導體封裝700包含第一半導體芯片100和至少一個堆疊在第一半導體芯片100之上的第二半導體芯片200。此外，根據(jù)實施例的層疊型半導體封裝700可又包含連接構件164，其電連接第一半導體芯片100和第二半導體芯片200。
[0066]如上所述，第一半導體芯片100包含:半導體芯片體110、多個第一貫穿電極120、多個第二貫穿電極122和多個第三貫穿電極(例如，參見圖6)，第一、第二和第三貫穿電極形成于半導體芯片體110內(nèi)部；絕緣層140，形成于半導體芯片體110的第二表面IlOb之上；散熱層150a和150b,形成于絕緣層140和第一貫穿電極120、第三貫穿電極的另一端部之上；以及多個第一和第二連接電極160和162，形成于第一貫穿電極120、第二貫穿電極122和第三貫穿電極的各一端部與另一端部之上。
[0067]第二半導體芯片200具有基本上和第一半導體芯片100—樣的結構。具體而言，第二半導體芯片200可包含:半導體芯片體210,其具有第一表面210a和與第一表面210a相對的第二表面210b，多個第一貫穿電極220，多個第二貫穿電極222，及多個第三貫穿電極(未示出)，第一、第二和第三貫穿電極形成在半導體芯片體210內(nèi)部；在半導體芯片體210的第二表面210b之上形成的絕緣層240 ;在絕緣層240與第一貫穿電極220和第三貫穿電極的另一端部之上形成的散熱層250a和250b ；以及多個第一和第二連接電極260和262，其在第一貫穿電極220、第二貫穿電極222和第三貫穿電極各一端部與另一端部之上形成。
[0068]連接構件164可插入第一半導體芯片100的第二連接電極162與第二半導體芯片200的第一連接電極260之間。當至少二個第二半導體芯片200堆疊在第一半導體芯片100上時，連接構件164還可插入下面的第二半導體芯片200的第二連接電極262與上面的第二半導體芯片200的第一連接電極260之間。連接構件164可以是，例如，具有低熔點的焊料或包括樹脂和微細導電球(fine conductive ball)的各向異性導電膜(ACF)。
[0069]在根據(jù)實施例的層疊型半導體封裝中，堆疊的第一和第二半導體芯片各包含與第一和第三貫穿電極(即功率電極和接地電極)連接的散熱層，各半導體芯片中的第一和第三貫穿電極相互連接。從而，在根據(jù)實施例的層疊型半導體封裝的情況下，操作半導體芯片期間產(chǎn)生的熱可通過散熱層和第一貫穿電極而有效地被排放。尤其是，可有效地防止由于下面的半導體芯片產(chǎn)生的熱傳送到上面的半導體芯片所造成的上面的半導體芯片的操作錯誤。
[0070]參照圖8說明根據(jù)實施例的層疊型半導體封裝。在此，將省略與圖7所示實施例相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0071]與先前實施例相比，根據(jù)本實施例的層疊型半導體封裝700還可包含在第二半導體芯片200之上形成的鈍化層270。另外，根據(jù)本實施例的層疊型半導體封裝700還可包含附于鈍化層700上的散熱片280。此外，根據(jù)本實施例的層疊型半導體封裝700還可包含插入鈍化層270和散熱片280之間的熱界面材料(TIM) 272。
[0072]鈍化層270可形成于第二半導體芯片200的半導體芯片體210的第二表面210b之上，或者在至少有二個第二半導體芯片200堆疊時在最上面的第二半導體芯片200的半導體芯片體210的第二表面210b之上，使得鈍化層270覆蓋散熱層250a和250b及第二連接電極262。該鈍化層270例如可以由絕緣樹脂構成。
[0073]散熱片280用于將高速操作半導體芯片100和200期間所產(chǎn)生的散熱。散熱片280可以由具有優(yōu)異導熱性和散熱特性的金屬材料構成。
[0074]熱界面材料(TIM) 272可由，例如通過熱或光硬化的硬化劑、粘合劑、及熱傳導材料所構成。在替代實施例中，可省略熱界面材料(TIM) 272。如果省略熱界面材料(TIM) 272，則在沒有插入熱界面材料(--Μ)272的情況下，散熱片280可直接附著在最上面的第二半導體芯片200的鈍化層270上。
[0075]由于散熱片附著在最上面的第二半導體芯片上，則與前述實施例相比，根據(jù)此實施例的層疊型半導體封裝具有改進的散熱特性。
[0076]參照圖9說明根據(jù)實施例的層疊型半導體封裝。在此，將省略與圖7所示實施例相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0077]當與前一實施例相比時，根據(jù)本實施例的層疊型半導體封裝700還可包含堆疊在最上面的第二半導體芯片200之上的第三半導體芯片300。此外，根據(jù)本實施例的層疊型半導體封裝700還可包含第一另外連接構件364，其電連接第二半導體芯片200與第三半導體芯片300。
[0078]第三半導體芯片300可包含半導體芯片體310,其具有第一表面310a和與第一表面310a相對的第二表面310b。第三半導體芯片310可包含在其內(nèi)部形成的電路單元(未示出)。另外，第三半導體芯片300可包含多個接合焊墊360，其布置于第三半導體芯片300的有源表面(即第一表面310a)之上，并與第二半導體芯片200的各個第二連接電極262電連接。在此，各接合焊墊360可單獨連接至形成于半導體芯片體310內(nèi)部的電路單元。
[0079]第一另外連接構件364可以插入第二半導體芯片200的第二連接電極262與第三半導體芯片300的接合焊墊360之間。第一另外連接構件364可以是，例如，具有低熔點的焊料或包括樹脂和微細導電球的各向異性導電膜(ACF)。
[0080]根據(jù)本實施例的層疊型半導體封裝可采用與第一和第二半導體芯片不同類型的半導體芯片作為第三半導體芯片。從而，根據(jù)本實施例的半導體封裝的優(yōu)點在于可構造芯片上系統(tǒng)(SoC)，其采用存儲器芯片作為第一和第二半導體芯片，并采用邏輯芯片作為第三半導體芯片。
[0081]參照圖10說明一種根據(jù)實施例的層疊型半導體封裝。在此，將省略與圖9所示實施例相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0082]當與前述實施例相比，根據(jù)本實施例的層疊型半導體封裝700還可包含形成于第三半導體芯片300之上的熱界面材料(--Μ) 370和附著在熱界面材料(--Μ) 270上的散熱片380。從而，根據(jù)本實施例的層疊型半導體封裝700的優(yōu)點在于半導體封裝700可包含具有改進的散熱特性的芯片上系統(tǒng)(SoC)。
[0083]參照圖11說明一種根據(jù)實施例的層疊型半導體封裝。在此，將省略與圖9所示實施例相同的部件的重復說明，且相同的參考數(shù)字用于指定相同的部件。
[0084]與圖9的實施例相比，根據(jù)本實施例的層疊型半導體封裝700還可包含結構體402。此外，根據(jù)本實施例的層疊型半導體封裝700還可包含第二另外連接構件464。另外，根據(jù)此實施例的層疊型半導體封裝700還可包含底填構件(underfill member)420、封裝構件430和外部安裝構件440。
[0085]結構體402可布置于第一半導體芯片100下方。結構體402可為插入體(interposer)、附加半導體芯片、半導體封裝或印刷電路中的任一個。例如，結構體402可為印刷電路板,其包含具有上表面410a和下表面410b的基板體410、布置于基板體410上表面410a之上的接合指(bond finger) 412、及布置于基板主體410下表面410b之上的球座(ball land) 414。在此,接合指412與球座414可通過在基板體中形成的通路引線(viawiring)(未示出)而一對一相連。
[0086]半導體芯片100、200和300之間的電連接可通過連接構件164、第一另外連接構件364和第二另外連接構件464來建立。具體而言，連接構件164電連接第一半導體芯片100和第二半導體芯片200。第一另外連接構件364電連接第二半導體芯片200與第三半導體芯片300。第二另外連接構件464電連接第一半導體芯片100與結構體402。尤其是，第二另外連接構件464插入在第一半導體芯片100的第一連接電極160與結構體402的接合指412之間。如同第一另外連接構件364，第二另外連接構件464可以是，例如，具有低熔點的焊料或包括樹脂和微細導電球的各向異性導電膜(ACF)。
[0087]底填構件420形成為使得底填構件420填充在結構體402和第一半導體芯片100之間的空間，填充在第一半導體芯片100和第二半導體芯片200之間的空間，以及填充在第二半導體芯片200和第三半導體芯片300之間的空間。封裝構件430可形成于結構體402的上表面410a之上，使得封裝構件430覆蓋堆疊的第一、第二和第三半導體芯片100、200和300。封裝構件430可包含環(huán)氧模塑料(EMC)。外部安裝構件440可附著于結構體402的球座414上。外部安裝構件440例如可以是焊球。外部安裝構件440可呈針狀而非球狀。
[0088]層疊型半導體封裝700還可包含附著于封裝構件430的散熱片。
[0089]另外，雖然未被示出且未被說明，但層疊型半導體封裝仍可通過堆疊至少二個圖8至10所示實施例的半導體芯片而以圖7至11所示的形式構造。
[0090]根據(jù)各實施例的半導體芯片可應用于各種半導體裝置和具有該半導體裝置的封裝模塊。
[0091]參見圖12,根據(jù)各實施例的半導體芯片可應用于電子系統(tǒng)。電子系統(tǒng)1000可包含控制器1100、輸入/輸出單元1200和存儲器裝置1300?？刂破?100、輸入/輸出單元1200、及存儲器1300可經(jīng)由總線1500相互連接?？偩€1500用作轉(zhuǎn)移數(shù)據(jù)的路徑。
[0092]舉例而言，控制器1100可包含以下中的至少一個:一個或多個微處理器、一個或多個數(shù)字信號處理器、一個或多個微控制器，以及能夠執(zhí)行與這些元件同樣功能的邏輯裝置。輸入/輸出單元1200可包含從小鍵盤、鍵盤、顯示器等中選擇的至少一個。
[0093]存儲器1300可包含根據(jù)本發(fā)明各實施例的層疊型半導體封裝。存儲器裝置1300可存儲數(shù)據(jù)和/或由控制器1100執(zhí)行的指令等。存儲器裝置1300可包含易失性存儲器裝置和/或非易失性存儲器裝置，例如快閃存儲器。例如，應用本發(fā)明技術的快閃存儲器可被安裝到信息處理系統(tǒng)，例如移動終端設備或桌上型電腦?？扉W存儲器可以由固態(tài)驅(qū)動器(SSD)構成。在此情況下，電子系統(tǒng)1000可以穩(wěn)定地存儲快閃存儲器系統(tǒng)中的大量數(shù)據(jù)。
[0094]電子系統(tǒng)1000還可包含接口 1400，其構造為從通信網(wǎng)絡發(fā)送和接收數(shù)數(shù)據(jù)。接口 1400可以是有線或無線類型。例如，接口 1400可包含天線或有線(或無線)的收發(fā)器。接口 1400可與總線1500連接。
[0095]雖然未被示出，但電子系統(tǒng)1000還可包含應用芯片組、照相圖像處理(CameraImage Process, CIP)和輸入/輸出裝置等。
[0096]電子系統(tǒng)1000可以實現(xiàn)為可移動系統(tǒng)、個人電腦、工業(yè)電腦或執(zhí)行各種功能的邏輯系統(tǒng)。例如，可移動系統(tǒng)可以是個人數(shù)字助理(PDA)、便攜式電腦、網(wǎng)絡平板、可移動電話、智能手機、無線電話、筆記本電腦、存儲器卡、數(shù)字音樂系統(tǒng)和信息傳輸/接收系統(tǒng)。
[0097]如果電子系統(tǒng)1000是一種能進行無線通信的設備，則電子系統(tǒng)1000可用于通信系統(tǒng)，例如CDMA (分碼多址)，GSM (全球移動通信系統(tǒng))、NADC(北美數(shù)字蜂窩)、E_TDMA (增強型時分多址)、WCDAM(寬頻碼分多址)、CDMA2000、LTE (長期演進)、及WiBro (無線寬頻網(wǎng))。
[0098]參見圖13，根據(jù)各實施例的半導體芯片可以存儲器卡2000形式被提供。例如，存儲器卡2000可包含存儲器2100 (例如非易失性存儲器裝置)和存儲器控制器2200。存儲器2100與存儲器控制器2200可以存儲數(shù)據(jù)或讀取存儲的數(shù)據(jù)。
[0099]存儲器2100可包含至少任一個應用了本發(fā)明實施例的封裝技術的非易失性存儲器裝置。存儲器控制器2200可以控制存儲器2100，從而讀出所存儲的數(shù)據(jù)或存儲數(shù)據(jù)，以回應來自主機2300的讀/寫請求。
[0100]盡管關于特定實施例描述了本發(fā)明，但是本領域技術人員清楚可進行各種變更與修改，而不會脫離如所附權利要求限定的本發(fā)明的精神與范圍。
【權利要求】
1.一種半導體芯片,包括: 半導體芯片體，具有形成有多個接合焊墊的第一表面和與該第一表面相對的第二表面； 多個第一和第二貫穿電極，其通過該半導體芯片體且其一端部電連接至該接合焊墊； 絕緣層，其形成于該半導體芯片體的第二表面之上，使得該第一和第二貫穿電極的另一端部不被該絕緣層覆蓋；及 第一散熱層，其在該絕緣層之上形成。
2.如權利要求1所述的半導體芯片，其中，該第一散熱層由石墨烯形成。
3.如權利要求1所述的半導體芯片，其中，該第一散熱層形成為使得該第一散熱層直接接觸該第一貫穿電極，而沒有接觸該第二貫穿電極。
4.如權利要求3所述的半導體芯片，其中，該第一散熱層形成為使得該第一散熱層覆蓋該第一貫穿電極。
5.如權利要求3所述的半導體芯片，其中，該第一貫穿電極為功率電極或接地電極，該第二貫穿電極為信號電極。
6.如權利要求3所述的半導體芯片，還包括: 多個第三貫穿電極，其形成于該半導體芯片體中，在該第三貫穿電極的一端部處電連接至該接合焊墊，并具有與該第一貫穿電極不同的電位；及 第二散熱層，其形成于該絕緣層之上，使得該第二散熱層直接接觸該第三貫穿電極。
7.如權利要求1所述的半導體芯片，其中，該第一散熱層形成為沒有直接接觸該第一和第二貫穿電極。
8.如權利要求7所述的半導體芯片，其中，該第一散熱層形成為使得其鄰近該第一和第二貫穿電極的端部安置為離該第一和第二貫穿電極5至100微米。
9.如權利要求1所述的半導體芯片，還包括: 第一連接電極，形成于各接合焊墊之上；及 第二連接電極，形成于該第一和第二貫穿電極的各另一端部之上。
10.一種層疊型半導體封裝，包括: 半導體芯片，包含具有形成有多個接合焊墊的第一表面和與該第一表面相對的第二表面的半導體芯片體、多個通過該半導體芯片體且其一端部電連接至該接合焊墊的第一和第二貫穿電極、在該半導體芯片體的第二表面之上形成的絕緣層，使得該第一和第二貫穿電極的另一端部不被該絕緣層覆蓋、及在該絕緣層之上形成的第一散熱層； 至少一個第二半導體芯片，堆疊于該第一半導體芯片之上，并具有與該第一半導體芯片實質(zhì)上一樣的構造；及 連接構件，插入該第一半導體芯片和該第二半導體芯片之間，且在堆疊的二個或更多個第二半導體芯片之間。
【文檔編號】H01L23/367GK104282640SQ201410061332
【公開日】2015年1月14日 申請日期:2014年2月24日 優(yōu)先權日:2013年7月5日
【發(fā)明者】金鐘薰, 孫在現(xiàn), 李丙燾, 全國鎮(zhèn), 崔雄楏 申請人:愛思開海力士有限公司, 首爾大學校產(chǎn)學協(xié)力團