對選擇柵極和部分替換柵極的柵電介質(zhì)使用熱氧化物的制作方法
【專利摘要】本發(fā)明涉及對選擇柵極和部分替換柵極的柵電介質(zhì)使用熱氧化物。熱生長的含氧介電層形成于NVM區(qū)域內(nèi)的控制柵極上，高k柵極介電層和阻擋層形成于邏輯區(qū)域內(nèi)。多晶硅層形成于所述熱生長的含氧介電層和所述阻擋層上并且被平面化。第一掩模層形成于所述多晶硅層和控制柵極上并且限定了橫向相鄰于所述控制柵極的選擇柵極位置。第二掩模層被形成以限定邏輯柵極位置。所述多晶硅層的暴露部分被移除使得第一部分保留在所述選擇柵極位置處以及多晶硅層部分保留在所述邏輯柵極位置處。介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的周圍。移除所述多晶硅層以在所述邏輯柵極位置處導(dǎo)致暴露了所述阻擋層的開口。
【專利說明】對選擇柵極和部分替換柵極的柵電介質(zhì)使用熱氧化物
【技術(shù)領(lǐng)域】
[0001]本公開通常涉及非易失性存儲器，更具體地說涉及在同一集成電路上集成非易失性存儲器和邏輯晶體管。
【背景技術(shù)】
[0002]很多半導(dǎo)體器件在同一集成電路(IC)上包括或嵌入具有其它晶體管類型的非易失性存儲器。不同晶體管類型的制作工藝可能不相同，要求工藝被集成。例如，為了集成NVM和CMOS (互補金屬氧化物半導(dǎo)體)，CMOS工藝可以被修改以包括制作NVM存儲單元和支持器件所必需的工藝步驟。
[0003]閃存NVM通常被嵌入到例如有CMOS邏輯電路的片上系統(tǒng)(SoC)集成電路。閃存NVM可能包括含多晶硅的浮動?xùn)艠O，或使用包括納米晶體或0N0(氧化物-氮化物-氧化物)層的電荷存儲層。。存儲單元可能還包括控制柵極，所述控制柵極包括多晶硅、金屬、或兩者。此外，可能希望使用邏輯晶體管內(nèi)的高k (其中k指材料的介電常數(shù))柵極介電層。在同一集成電路上集成非易失性存儲單元和有金屬柵極和高k柵極介電層的邏輯晶體管可能要求很多附加工藝步驟。
[0004]所需要的是一種工藝集成方法以有效地對NVM單元陣列嵌入金屬柵極/高k介電質(zhì)邏輯晶體管。
【專利附圖】

【附圖說明】
[0005]本發(fā)明通過舉例的方式說明并不被附圖所限制，在附圖中類似的參考符號表示相同的元素。附圖中的元素說明是為了簡便以及清晰，不一定按比例繪制。
[0006]圖1根據(jù)一個實施例，是在加工中的一個階段的半導(dǎo)體器件的橫截面；
[0007]圖2是在加工的一個隨后階段的圖1的半導(dǎo)體器件的橫截面；
[0008]圖3是在加工的一個隨后階段的圖2的半導(dǎo)體器件的橫截面；
[0009]圖4是更詳細顯示了圖3中顯示的半導(dǎo)體器件的一部分；
[0010]圖5是在加工的一個隨后階段的圖3的半導(dǎo)體器件的橫截面；
[0011]圖6是在加工的一個隨后階段的圖5的半導(dǎo)體器件的橫截面；
[0012]圖7是在加工的一個隨后階段的圖6的半導(dǎo)體器件的橫截面；
[0013]圖8是在加工的一個隨后階段的圖7的半導(dǎo)體器件的橫截面；
[0014]圖9是在加工的一個隨后階段的圖8的半導(dǎo)體器件的橫截面；
[0015]圖10是在加工的一個隨后階段的圖9的半導(dǎo)體器件的橫截面；
[0016]圖11是在加工的一個隨后階段的圖10的半導(dǎo)體器件的橫截面；
[0017]圖12是在加工的一個隨后階段的圖11的半導(dǎo)體器件的橫截面；
[0018]圖13是在加工的一個隨后階段的圖12的半導(dǎo)體器件的橫截面；
[0019]圖14是在加工的一個隨后階段的圖13的半導(dǎo)體器件的橫截面；
[0020]圖15是在加工的一個隨后階段的圖14的半導(dǎo)體器件的橫截面；[0021]圖16是在加工的一個隨后階段的圖15的半導(dǎo)體器件的橫截面；
[0022]圖17是在加工的一個隨后階段的圖16的半導(dǎo)體器件的橫截面；以及
[0023]圖18是在加工的一個隨后階段的圖17的半導(dǎo)體器件的橫截面。
【具體實施方式】
[0024]一方面，非易失性存儲(NVM)單元和邏輯晶體管的集成有效地在單一的集成電路上集成了 NVM和邏輯。這個集成技術(shù)利用熱氧化物用于選擇柵極和部分替換柵極的柵極介電層以獲得邏輯器件的金屬柵極。通過參考附圖和下面的描述可以更好地理解。
[0025]本發(fā)明所描述的半導(dǎo)體襯底可以是具有可熱氧化的頂面的任何半導(dǎo)體襯底。
[0026]圖1顯不的是半導(dǎo)體器件10。所述器件有半導(dǎo)體襯底16、位于襯底16的一部分內(nèi)或一部分之上的NVM區(qū)域12、位于襯底16的一部分內(nèi)或一部分之上的邏輯區(qū)域14、以及位于襯底16之上的硬掩模層18。在同一襯底16內(nèi)或之上,可以也有其它區(qū)域。用于形成單一邏輯晶體管和單一 NVM單元的工藝將在隨后的附圖中顯示并且是將在這些區(qū)域內(nèi)形成的其它晶體管和存儲單元的示范。硬掩模層18可以是氮化物并且可以約100埃厚。其它材料和厚度也可以被使用。
[0027]圖2顯示的是在從NVM區(qū)域12移除硬掩模層18之后的半導(dǎo)體器件10。未顯示的掩膜被用于進行這個蝕刻。
[0028]圖3顯示的是在襯底16上的NVM區(qū)域12之上和掩模層18上的邏輯區(qū)域14之上沉積電荷存儲層20之后的半導(dǎo)體器件10。
[0029]圖4顯示的是更詳細的電荷存儲層20。電荷存儲層20有位于襯底16上的介電層22、多個位于介電層22上的包括示范的納米晶體28的納米晶體24、以及位于介電層22上和位于納米晶體24上或圍繞納米晶體24的介電層26。介電層22和26最好是氧化物。介電層22是其中電荷通過其中流入納米晶體24以用于編程的介電層以及納米晶體24和溝道之間的柵極介電層。介電層26是電荷從納米晶體24流出其中以用于擦除的介電層。納米晶體24最好是硅以能夠經(jīng)受隨后的熱氧化步驟。
[0030]圖5顯示的是在NVM區(qū)域12和邏輯區(qū)域14內(nèi)的電荷存儲層20上形成一種柵極材料30之后的半導(dǎo)體器件。柵極材料30可以有約800-1000埃的厚度。柵極材料30可以是金屬。所述金屬可以在多晶硅上提供益處。多晶硅也可以被使用。柵極材料30還可以是導(dǎo)電材料的堆疊。所述導(dǎo)電材料可以包括金屬和多晶硅。
[0031]圖6顯示的是在蝕刻柵極材料30和電荷存儲層20之后的半導(dǎo)體器件10。除了圖案化柵極材料30，不需要對柵極材料30做任何改變，但結(jié)果是NVM區(qū)域12內(nèi)用作功能結(jié)構(gòu)的控制柵極32。柵極材料30、電荷存儲層20、以及硬掩模層18從邏輯區(qū)域14移除使得襯底16的頂面在邏輯區(qū)域14內(nèi)被暴露。襯底16的頂部部分也在NVM區(qū)域12內(nèi)被暴露，除了控制柵極32存在的部分。
[0032]圖7顯示的是在NVM區(qū)域12和邏輯區(qū)域14的所述暴露部分上以及控制柵極32上形成介電層21之后的半導(dǎo)體器件10。襯底16上的介電層21被熱生長并且可以被稱為熱氧化物層，其中它是使用熱來生長的氧化物層而不是沉積的氧化物層。控制柵極上的介電層21也是氧化物，但是大部分是沉積的氧化物層。因此，介電層21可以被稱為氧化物層
21?？刂茤艠O32上的氧化物層21是通過首先沉積共形氧化物層隨后用各向異性蝕刻來形成的，其中該各向異性蝕刻在控制柵極32周圍形成了側(cè)壁間隔物并且從襯底16移除了共形氧化物層。然后進行熱氧化步驟，這導(dǎo)致氧化物層21在襯底16上生長。在襯底16上的氧化物層21的生長是在相對高的溫度下進行的；如果金屬層已先前被形成，該溫度大于可能會導(dǎo)致?lián)p壞金屬層的溫度。其結(jié)果是襯底16上的氧化物層21是高品質(zhì)的并且有效作為將要被形成的選擇柵極的柵極電介質(zhì)。氧化物層21在控制柵極32上可以比在襯底16上更厚，在控制柵極32上它幾乎全部被沉積并且僅略微生長，而在襯底16上它可以僅生長。多晶硅的層23形成于NVM區(qū)域12和邏輯區(qū)域14內(nèi)的氧化物層21上。多晶硅層23比氧化物層21厚，但比控制柵極32的高度顯著地更薄。在邏輯區(qū)域14的處理期間，層23起到硬掩模的作用，并且在保護氧化物層21方面特別重要，在此它位于襯底16上并且起到將要被形成的選擇柵極的柵極電介質(zhì)的作用。
[0033]圖8顯示的是在從邏輯區(qū)域14移除氧化物層21和多晶硅層23以及沉積高k介電層34和金屬層35之后的半導(dǎo)體器件10，其中所述金屬層35將起到將要被形成的邏輯晶體管的功函數(shù)設(shè)置層的作用。
[0034]圖9顯示的是在從NVM區(qū)域12移除高k介電層34和金屬層35之后的半導(dǎo)體器件10。
[0035]圖10顯示的是在形成多晶硅層36之后的半導(dǎo)體器件10，其中它是由沉積多晶硅層而得到的，多晶硅層在NVM區(qū)域12內(nèi)與多晶硅層23合并的，但在邏輯區(qū)域14內(nèi)僅僅在金屬層35之上沉積。結(jié)果就是在NVM區(qū)域12內(nèi)多晶硅層36比在邏輯區(qū)域14之上的更厚。
[0036]圖11顯示的是在層36上執(zhí)行平面化過程，例如化學(xué)機械拋光(CMP)以使層36位于有與控制柵極32的高度相同的高度的平面形式中之后的半導(dǎo)體器件10，其中多晶硅層23和36合并到單一層。CMP過程的前面可以是首先沉積犧牲層以支持突出物，并且由此減小突出物所在地方故障的可能性。
[0037]圖12顯示的是在形成圖案化的光致抗蝕劑38之后的半導(dǎo)體器件10，其中圖案化的光致抗蝕劑38具有在控制柵極32之上在NVM區(qū)域12內(nèi)的第一部分，所述控制柵極32具有遠離控制柵極32的第一側(cè)壁33延伸以限定選擇柵極的第一側(cè)壁39。在NVM區(qū)域12內(nèi)的圖案化的光致抗蝕劑38的第一部分具有基本上與氧化物層21對齊的第二側(cè)壁41，在此氧化物層21沿著控制柵極32的第二側(cè)壁37?？刂茤艠O32的第二側(cè)壁37與控制柵極32的第一側(cè)壁33相對。沿著控制柵極32的側(cè)壁的氧化物層21的水平厚度最好至少是NVM區(qū)域12內(nèi)的光致抗蝕劑38的第二側(cè)壁41的對準(zhǔn)公差的兩倍，使得NVM區(qū)域12內(nèi)的光致抗蝕劑38的第二側(cè)壁41既不位于控制柵極32之上也不位于多晶硅層36之上但僅僅在沿著控制柵極32的第二側(cè)壁37的氧化物層21之上。圖案化的光致抗蝕劑38在邏輯區(qū)域14內(nèi)有被用于限定邏輯晶體管的柵極的第二部分。
[0038]圖13顯示的是在將圖案化的光致抗蝕劑38用作掩膜執(zhí)行蝕刻以使NVM區(qū)域12內(nèi)的多晶硅層36的第一部分相鄰于NVM區(qū)域12內(nèi)的控制柵極32以及使多晶硅層36的第二部分位于邏輯區(qū)域14內(nèi)之后的半導(dǎo)體器件10，其中所述第一部分是選擇柵極并且可以被稱為選擇柵極61，而所述第二部分可以被稱為偽柵極63。還移除的是氧化物層21的沒有被圖案化的光致抗蝕劑38覆蓋的部分。氧化物層21可以保留在控制柵極32之上。在隨后工藝期間偽柵極63將被一種金屬填料替代。在替代實施例中，圖案化選擇柵極和偽邏輯柵極的步驟可以在單獨的步驟中完成。[0039]圖14顯示的是在形成側(cè)壁間隔物并且以典型的方式執(zhí)行注入以用于形成晶體管之后的半導(dǎo)體器件10，這導(dǎo)致多晶硅層36和控制柵極32的第一部分的周圍的側(cè)壁間隔物40、實質(zhì)上對齊到選擇柵極61的第一側(cè)壁的襯底16內(nèi)的源極/漏極區(qū)域44、實質(zhì)上對齊到控制柵極32的第二側(cè)壁的源極/漏極區(qū)域46、圍繞偽柵極63的側(cè)壁間隔物42、實質(zhì)上對齊到偽柵極63的第一側(cè)壁的源極/漏極區(qū)域48、以及實質(zhì)上對齊到偽柵極63的第二側(cè)壁的源極/漏極區(qū)域50。形成源極/漏極之后，柵極和源極/漏極區(qū)域通過使用傳統(tǒng)工藝可以被硅化(silicided)。側(cè)壁間隔物40和42可以附加地有位于柵極和間隔物之間的襯層。在替代實施例中，源極/漏極區(qū)域44和46的形成可以與源極/漏極區(qū)域48和50的形成分開。
[0040]圖15顯示的是通過沉積形成層間介電質(zhì)(ILD)52接著CMP之后的半導(dǎo)體器件10。因此圖15顯示了 ILD52在側(cè)壁間隔物40和42周圍具有若干部分。CMP導(dǎo)致選擇柵極61、控制柵極32以及偽柵極被暴露。在側(cè)壁間隔物40和42形成期間，CMP移除了可能形成于選擇柵極61和控制柵極32的頂部部分之間的小間隙區(qū)域。
[0041]圖16顯示的是在NVM區(qū)域12之上形成硬掩膜層43并且隨后移除偽柵極63之后的半導(dǎo)體器件10。硬掩膜層43可以包括氮化硅。偽柵極63的移除可以在沒有掩膜的情況下完成。硬掩膜層43可以通過覆蓋沉積(blanket deposit1n)形成,然后移除該覆蓋沉積的在邏輯區(qū)域之上的部分。偽柵極63的移除在側(cè)壁間隔物42內(nèi)側(cè)以及金屬層35的頂面留下了開口 45，該金屬層35是暴露的功函數(shù)設(shè)置層。
[0042]圖17顯示的是在形成填充開口 45的柵極材料56之后的半導(dǎo)體器件10，該開口45是通過圖16所示的移除偽柵極63形成的。柵極材料56可以是金屬或金屬和多晶硅的某種組合。
[0043]圖18顯示的是在執(zhí)行CMP之后的半導(dǎo)體器件10。結(jié)果是硬掩膜層43和柵極材料56在NVM區(qū)域12內(nèi)被移除，并且柵極材料56在ILD52之上的邏輯區(qū)域14內(nèi)被移除。這使得在包含于圖16顯示的在側(cè)壁間隔物42內(nèi)側(cè)的開口 45內(nèi)的邏輯區(qū)域14內(nèi)留下了邏輯柵極56。這導(dǎo)致在NVM區(qū)域12內(nèi)有完成的NVM單元以及在邏輯區(qū)域14內(nèi)有完成的邏輯晶體管。
[0044]因此形成NVM存儲單元和邏輯晶體管的有效方式被實現(xiàn)。其中柵極介電質(zhì)可以是熱生長的或高k的，柵極可以是多晶硅或金屬，并且存儲層可以是多晶硅或金屬納米晶體。在替代實施例中，存儲層可以是氮化物。
[0045]目前應(yīng)了解公開了一種在襯底的邏輯區(qū)域內(nèi)制作邏輯晶體管以及在所述襯底的NVM區(qū)域內(nèi)制作非易失性存儲(NVM)單元的方法，所述方法包括在所述NVM區(qū)域內(nèi)的襯底之上形成覆蓋電荷存儲層上的控制柵極。所述方法還包括在所述NVM區(qū)域內(nèi)的所述襯底上、所述控制柵極上以及所述邏輯區(qū)域內(nèi)的所述襯底上熱生長的含氧介電層。所述方法還包括從所述邏輯區(qū)域移除所述含氧介電層。所述方法還包括在所述邏輯區(qū)域內(nèi)的所述襯底上形成高k柵極介電層。所述方法還包括在所述邏輯區(qū)域內(nèi)的所述高k柵極介電層上形成阻擋層。所述方法還包括在所述NVM區(qū)域內(nèi)的所述熱生長的含氧介電層以及在所述邏輯區(qū)域內(nèi)的所述阻擋層上形成多晶硅層。所述方法還包括平面化所述多晶硅層。所述方法還包括在所述NVM區(qū)域內(nèi)的所述多晶硅層和控制柵極上形成第一掩模層(masking layer)，其中所述第一掩模層在所述NVM區(qū)域內(nèi)限定了橫向相鄰于所述控制柵極的選擇柵極位置。所述方法還包括在所述邏輯區(qū)域內(nèi)的所述多晶硅層上形成第二掩模層，其中所述第二掩模層在所述邏輯區(qū)域內(nèi)限定了邏輯柵極位置。所述方法還包括使用所述第一掩模層以移除在所述NVM區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極。所述方法還包括使用所述第二掩模層以移除在所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第二部分保留在所述邏輯柵極位置處。所述方法還包括在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的所述第二部分上。所述方法還包括平面化所述介電層以暴露所述多晶硅層的所述第二部分。所述方法還包括移除所述多晶硅層的所述第二部分以在所述邏輯柵極位置處導(dǎo)致開口，其中所述開口暴露了所述阻擋層。所述方法可以被認為形成所述第一掩模層的所述步驟被執(zhí)行使得所述第一掩模層直接位于所述控制柵極上，以及所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述多晶硅層以在所述NVM區(qū)域內(nèi)限定橫向相鄰于所述控制柵極的所述選擇柵極位置。所述方法可以被認為在所述NVM區(qū)域內(nèi)的所述選擇柵極和所述控制柵極上形成保護層，其中所述保護層暴露了所述邏輯區(qū)域。所述方法還可以包括在形成所述熱生長的含氧介電層的所述步驟之前，在所述控制柵極的側(cè)壁上形成氧化物間隔物。所述方法可以被認為所述第一掩模層和所述第二掩模層是相同圖案化的掩模層的部分，并且其中使用所述第一掩模層以移除在所述NVM區(qū)域內(nèi)的所述多晶硅層的暴露部分以及使用所述第二掩模層以移除在所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分的所述步驟同時被執(zhí)行。所述方法可以被認為所述阻擋層包括功函數(shù)設(shè)置金屬。所述方法可以被認為其中在所述NVM區(qū)域內(nèi)的所述襯底上形成覆在所述電荷存儲層上的所述控制柵極的所述步驟包括在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述襯底上形成所述電荷存儲層；在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述電荷存儲層上形成第二多晶硅層；圖案化所述第二多晶硅層和所述電荷存儲層以在所述NVM區(qū)域內(nèi)形成所述控制柵極并且從所述邏輯區(qū)域移除所述第二多晶硅層和所述電荷存儲層。所述方法可以被認為在形成所述選擇柵極之后，所述熱生長的含氧介電層的一部分位于所述選擇柵極和所述控制柵極之間。所述方法可以被認為在使用所述第一和第二掩模層以移除在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分的所述步驟之后，所述方法還包括:在橫向相鄰于所述選擇柵極的所述襯底內(nèi)形成第一源極/漏極區(qū)域以及在橫向相鄰于所述控制柵極的所述襯底內(nèi)形成第二源極/漏極區(qū)域，使得所述選擇柵極和所述控制柵極位于所述第一和第二源極/漏極區(qū)域之間；以及在橫向相鄰于所述多晶硅層的所述第二部分的第一側(cè)壁的所述襯底內(nèi)形成第三源極/漏極區(qū)域以及在橫向相鄰于所述多晶硅層的所述第二部分的第二側(cè)壁的所述襯底內(nèi)形成第四源極/漏極區(qū)域。所述方法可以被認為在使用所述第一和第二掩模層以移除在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分的所述步驟之后，所述方法還包括形成圍繞所述選擇柵極和所述控制柵極的外側(cè)壁的第一側(cè)壁間隔物以及形成圍繞所述多晶硅層的所述第二部分的第二側(cè)壁間隔物。所述方法還可以包括在從所述邏輯區(qū)域移除所述熱生長的含氧介電層的所述步驟之前，在所述熱生長的含氧介電層上形成第二多晶硅層，其中所述多晶硅層形成于所述第二多晶硅層上，以及移除所述熱生長的含氧介電層的所述步驟還包括從所述邏輯區(qū)域移除所述第二多晶硅層。所述方法可以被認為形成所述高k柵極介電層和形成所述阻擋層的所述步驟包括在所述NVM區(qū)域內(nèi)的所述第二多晶硅層和所述邏輯區(qū)域內(nèi)的所述襯底上形成所述高k柵極介電層；在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述高k柵極介電層上形成所述阻擋層；以及從所述NVM區(qū)域移除所述高k柵極介電層和所述阻擋層。所述方法可以被認為所述電荷存儲層包括納米晶體或氮化物中的至少一個。所述方法可以被認為在移除所述多晶硅層的所述第二部分的以在所述邏輯柵極位置處導(dǎo)致所述開口的所述步驟之后，所述方法還包括在所述NVM區(qū)域內(nèi)的所述保護層上以及所述邏輯區(qū)域內(nèi)的所述阻擋層上的所述開口內(nèi)形成邏輯柵極層；以及平面化所述邏輯柵極層以在所述邏輯柵極位置處導(dǎo)致邏輯柵極，其中所述平面化從所述NVM區(qū)域移除了所述保護層。
[0046]還公開的是一種在襯底的邏輯區(qū)域內(nèi)制作邏輯晶體管以及在所述襯底的NVM區(qū)域內(nèi)制作非易失性存儲(NVM)單元的方法。所述方法包括在所述NVM區(qū)域內(nèi)的所述襯底之上形成覆蓋電荷存儲層上的控制柵極，其中所述控制柵極包括多晶硅。所述方法還包括在所述控制柵極的側(cè)壁上形成氧化物間隔物。所述方法還包括在所述NVM區(qū)域內(nèi)的所述襯底上、所述控制柵極上以及所述邏輯區(qū)域內(nèi)的所述襯底上熱生長的含氧介電層。所述方法還包括從所述邏輯區(qū)域移除所述含氧介電層。所述方法還包括在所述邏輯區(qū)域內(nèi)的所述襯底上形成高k柵極介電層。所述方法還包括在所述邏輯區(qū)域內(nèi)的所述高k柵極介電層上形成阻擋層。所述方法還包括在所述NVM區(qū)域內(nèi)的所述熱生長的含氧介電層以及在所述邏輯區(qū)域內(nèi)的所述阻擋層上形成多晶硅層。所述方法還包括平面化所述多晶硅層，其中所述熱生長的含氧介電層包括沿著所述控制柵極的側(cè)壁放置的側(cè)壁部分。所述方法還包括在所述NVM區(qū)域內(nèi)的所述多晶硅層和控制柵極上形成第一掩模層，其中所述第一掩模層在所述NVM區(qū)域內(nèi)限定了橫向相鄰于所述控制柵極的選擇柵極位置，其中所述第一掩模層直接位于所述控制柵極上，以及所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述多晶硅層以在所述NVM區(qū)域內(nèi)限定橫向相鄰于所述控制柵極的所述選擇柵極位置。所述方法還包括在所述邏輯區(qū)域內(nèi)的所述多晶硅層上形成第二掩模層，其中所述第二掩模層在所述邏輯區(qū)域內(nèi)限定了邏輯柵極位置。所述方法還包括使用所述第一掩模層以移除在所述NVM區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極。所述方法還包括使用所述第二掩模層以移除在所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第二部分保留在所述邏輯柵極位置處。所述方法還包括在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的所述第二部分上。所述方法還包括平面化所述介電層以暴露所述多晶硅層的所述第二部分。所述方法還包括在所述NVM區(qū)域內(nèi)的所述選擇柵極和所述控制柵極上形成保護層，其中所述保護層暴露了所述邏輯區(qū)域。所述方法還包括移除所述多晶硅層的所述第二部分以在所述邏輯柵極位置處導(dǎo)致開口，其中所述開口暴露了所述阻擋層。所述方法還包括在所述NVM區(qū)域內(nèi)的所述保護層上以及所述邏輯區(qū)域內(nèi)的所述阻擋層上的所述開口內(nèi)形成邏輯柵極層。所述方法還包括平面化所述邏輯柵極層以在所述邏輯柵極位置處導(dǎo)致邏輯柵極，其中所述平面化從所述NVM區(qū)域移除了所述保護層。所述方法還可以包括在從所述邏輯區(qū)域移除所述熱生長的含氧介電層的所述步驟之前，在所述熱生長的含氧介電層上形成第二多晶硅層，以及其中移除所述熱生長的含氧介電層的所述步驟還包括從所述邏輯區(qū)域移除所述第二多晶硅層。所述方法可以被認為形成所述高k柵極介電層和形成所述阻擋層的所述步驟包括在所述NVM區(qū)域內(nèi)的所述第二多晶硅層和所述邏輯區(qū)域內(nèi)的所述襯底上形成所述高k柵極介電層；在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述高k柵極介電層上形成所述阻擋層；以及從所述NVM區(qū)域移除所述高k柵極介電層和所述阻擋層。所述方法可以被認為在使用所述圖案化的掩模層以移除所述多晶硅層的暴露部分的所述步驟之后以及在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成所述保護層的所述步驟之前，所述方法還包括在橫向相鄰于所述選擇柵極的所述襯底內(nèi)形成第一源極/漏極區(qū)域以及在橫向相鄰于所述控制柵極的所述襯底內(nèi)形成第二源極/漏極區(qū)域，使得所述選擇柵極和所述控制柵極位于所述第一和第二源極/漏極區(qū)域之間；在橫向相鄰于所述多晶硅層的所述第二部分的第一側(cè)壁的所述襯底內(nèi)形成第三源極/漏極區(qū)域以及在橫向相鄰于所述多晶硅層的所述第二部分的第二側(cè)壁的所述襯底內(nèi)形成第四源極/漏極區(qū)域；以及形成圍繞所述選擇柵極和所述控制柵極的外側(cè)壁的第一側(cè)壁間隔物。所述方法還可以被認為所述阻擋層包括功函數(shù)設(shè)置金屬。
[0047]還公開的是一種在襯底的邏輯區(qū)域內(nèi)制作邏輯晶體管以及在所述襯底的NVM區(qū)域內(nèi)制作非易失性存儲(NVM)單元的方法。所述方法包括在所述NVM區(qū)域內(nèi)的所述襯底上形成覆在電荷存儲層上的控制柵極，其中所述控制柵極包括多晶硅以及所述電荷存儲層包括納米晶體或氮化物中的至少一個。所述方法還包括在所述NVM區(qū)域內(nèi)的所述襯底和所述控制柵極上以及所述邏輯區(qū)域內(nèi)的所述襯底上形成熱生長的含氧介電層。所述方法還包括在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述熱生長的含氧介電層上形成第一多晶硅層。所述方法還包括從所述邏輯區(qū)域移除所述含氧介電層和所述第一多晶硅層。所述方法還包括在所述NVM區(qū)域的所述第一多晶硅層上和所述邏輯區(qū)域內(nèi)的所述襯底上形成高k柵極介電層。所述方法還包括在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述高k柵極介電層上形成阻擋層。所述方法還包括從所述NVM區(qū)域移除所述高k柵極介電層和所述阻擋層。所述方法還包括在所述NVM區(qū)域的所述第一多晶硅層上和所述邏輯區(qū)域內(nèi)的所述阻擋層上形成第二多晶硅層。所述方法還包括平面化所述第二多晶硅層，其中所述熱生長的含氧介電層包括沿著所述控制柵極的側(cè)壁放置的側(cè)壁部分。所述方法還包括在所述NVM區(qū)域內(nèi)的所述多晶硅層和控制柵極上形成第一掩模層，其中所述第一掩模層在所述NVM區(qū)域內(nèi)限定了橫向相鄰于所述控制柵極的選擇柵極位置，其中所述第一掩模層直接位于所述控制柵極上，以及所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述多晶硅層以在所述NVM區(qū)域內(nèi)限定橫向相鄰于所述控制柵極的所述選擇柵極位置。所述方法還包括在所述邏輯區(qū)域內(nèi)的所述第二多晶硅層上形成第二掩模層，其中所述第二掩模層在所述邏輯區(qū)域內(nèi)限定了邏輯柵極位置。所述方法還包括使用所述第一掩模層以移除在所述NVM區(qū)域內(nèi)的所述第二多晶硅層的暴露部分，其中所述第二多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極。所述方法還包括使用所述第二掩模層以移除在所述邏輯區(qū)域內(nèi)的所述第二多晶硅層的暴露部分，其中所述第二多晶硅層的第二部分保留在所述邏輯柵極位置處。所述方法還包括在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述第二多晶硅層的所述第二部分上。所述方法還包括平面化所述介電層以暴露所述第二多晶硅層的所述第二部分。所述方法還包括在所述NVM區(qū)域內(nèi)的所述選擇柵極和所述控制柵極上形成保護層，其中所述保護層暴露了所述邏輯區(qū)域。所述方法還包括移除所述第二多晶硅層的所述第二部分以在所述邏輯柵極位置處導(dǎo)致開口，其中所述開口暴露了所述阻擋層。所述方法還包括在所述NVM區(qū)域內(nèi)的所述保護層上以及所述邏輯區(qū)域內(nèi)的所述阻擋層上的所述開口內(nèi)形成邏輯柵極層。所述方法還包括平面化所述邏輯柵極層以在所述邏輯柵極位置處導(dǎo)致邏輯柵極，其中所述平面化從所述NVM區(qū)域移除了所述保護層。
[0048]雖然本發(fā)明的描述參照具體實施例，正如隨附權(quán)利要求書所陳述的，在不脫離本發(fā)明范圍的情況下，可以進行各種修改及變化。例如，各種尺寸可以不同于那些描述的。因此，說明書以及附圖被認為是說明性而不是限制性的，并且所有這些修改是要列入本發(fā)明范圍內(nèi)。關(guān)于具體實施例，本發(fā)明所描述的任何好處、優(yōu)點或解決方法都不旨在被解釋為任何或所有保護范圍的首要的、必需的、或必不可少的特征或元素。
[0049]此外，本文所用的詞語“a”或“an”(“一”或“一個”)被限定為一個或多個。并且，在權(quán)利要求書中所用的導(dǎo)入詞組如“至少一個”和“一個或多個”不應(yīng)被解釋為暗示通過不定冠詞“a”或“an”(“一”或“一個”)引入的其它要求保護的元素限制含有該引入的要求保護的元素任何特定權(quán)利要求公開了僅含有一個這樣的元素，即使當(dāng)同一權(quán)利要求中包括導(dǎo)入詞組“一個或多個”或“至少一個”和不定冠詞例如“a”或“an”(“一”或“一個”)。定冠詞的使用也是如此。
[0050]除非另有說明，使用術(shù)語如“第一”以及“第二”是用于任意區(qū)分這些術(shù)語描述的元素的。因此，這些術(shù)語不一定表示時間或這些元素的其它優(yōu)先次序。
【權(quán)利要求】
1.一種在襯底的邏輯區(qū)域內(nèi)制作邏輯晶體管以及在所述襯底的非易失性存儲NVM區(qū)域內(nèi)制作非易失性存儲NVM單元的方法，包括: 在所述NVM區(qū)域內(nèi)的所述襯底之上形成覆在電荷存儲層上的控制柵極； 在所述NVM區(qū)域內(nèi)的所述襯底和所述控制柵極上以及在所述邏輯區(qū)域內(nèi)的所述襯底上形成熱生長的含氧介電層； 從所述邏輯區(qū)域移除所述熱生長的含氧介電層； 在所述邏輯區(qū)域內(nèi)的所述襯底之上形成高k柵極介電層； 在所述邏輯區(qū)域內(nèi)的所述高k柵極介電層之上形成阻擋層； 在所述NVM區(qū)域內(nèi)的所述熱生長的含氧介電層之上以及在所述邏輯區(qū)域內(nèi)的所述阻擋層之上形成多晶硅層； 平面化所述多晶硅層； 在所述NVM區(qū)域內(nèi)的所述多晶硅層和控制柵極之上形成第一掩模層，其中所述第一掩模層在所述NVM區(qū)域內(nèi)限定了橫向相鄰于所述控制柵極的選擇柵極位置； 在所述邏輯區(qū)域內(nèi)的所述多晶硅層之上形成第二掩模層，其中所述第二掩模層在所述邏輯區(qū)域內(nèi)限定了邏輯柵極位置； 使用所述第一掩模層來移除在所述NVM區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極； 使用所述第二掩模層來移除在所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第二部分保留在所述邏輯柵極位置處； 在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的所述第二部分之上； 平面化所述介電層以暴露所述多晶硅層的所述第二部分；以及移除所述多晶硅層的所述第二部分以在所述邏輯柵極位置處導(dǎo)致開口，其中所述開口暴露了所述阻擋層。
2.根據(jù)權(quán)利要求1所述的方法，其中形成所述第一掩模層的步驟被執(zhí)行使得: 所述第一掩模層直接位于所述控制柵極之上，以及 所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述多晶硅層上以在所述NVM區(qū)域內(nèi)限定橫向相鄰于所述控制柵極的所述選擇柵極位置。
3.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述NVM區(qū)域內(nèi)的所述選擇柵極和所述控制柵極之上形成保護層，其中所述保護層暴露了所述邏輯區(qū)域。
4.根據(jù)權(quán)利要求1所述的方法，還包括: 在形成所述熱生長的含氧介電層的步驟之前，在所述控制柵極的側(cè)壁上形成氧化物間隔物。
5.根據(jù)權(quán)利要求1所述的方法，其中所述第一掩模層和所述第二掩模層是相同圖案化的掩模層的部分，并且其中使用所述第一掩模層來移除在所述NVM區(qū)域內(nèi)的所述多晶硅層的暴露部分以及使用所述第二掩模層來移除在所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分的步驟被同時執(zhí)行。
6.根據(jù)權(quán)利要求1所述的方法，其中所述阻擋層包括功函數(shù)設(shè)置金屬。
7.根據(jù)權(quán)利要求1所述的方法，其中在所述NVM區(qū)域內(nèi)的所述襯底之上形成覆在所述電荷存儲層上的所述控制柵極的步驟包括: 在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述襯底之上形成所述電荷存儲層； 在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述電荷存儲層之上形成第二多晶硅層；以及圖案化所述第二多晶硅層和所述電荷存儲層以在所述NVM區(qū)域內(nèi)形成所述控制柵極并且從所述邏輯區(qū)域移除所述第二多晶硅層和所述電荷存儲層。
8.根據(jù)權(quán)利要求1所述的方法，其中在形成所述選擇柵極之后，所述熱生長的含氧介電層的一部分位于所述選擇柵極和所述控制柵極之間。
9.根據(jù)權(quán)利要求1所述的方法，其中在使用所述第一和第二掩模層來移除在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分的步驟之后，所述方法還包括: 在橫向相鄰于所述選擇柵極的所述襯底內(nèi)形成第一源極/漏極區(qū)域以及在橫向相鄰于所述控制柵極的所述襯底內(nèi)形成第二源極/漏極區(qū)域，使得所述選擇柵極和所述控制柵極位于所述第一和第二源極/漏極區(qū)域之間；以及 在橫向相鄰于所述多晶硅層的所述第二部分的第一側(cè)壁的所述襯底內(nèi)形成第三源極/漏極區(qū)域以及在橫向相鄰于所述多晶硅層的所述第二部分的第二側(cè)壁的所述襯底內(nèi)形成第四源極/漏極區(qū)域。
10.根據(jù)權(quán)利要 求9所述的方法，其中在使用所述第一和第二掩模層來移除在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分的步驟之后，所述方法還包括: 形成圍繞所述選擇柵極和所述控制柵極的外側(cè)壁的第一側(cè)壁間隔物以及形成圍繞所述多晶硅層的所述第二部分的第二側(cè)壁間隔物。
11.根據(jù)權(quán)利要求1所述的方法，還包括: 在從所述邏輯區(qū)域移除所述熱生長的含氧介電層的步驟之前，在所述熱生長的含氧介電層之上形成第二多晶硅層，其中所述多晶硅層形成于所述第二多晶硅層之上，以及 其中移除所述熱生長的含氧介電層的步驟還包括從所述邏輯區(qū)域移除所述第二多晶娃層。
12.根據(jù)權(quán)利要求11所述的方法，其中形成所述高k柵極介電層和形成所述阻擋層的步驟包括: 在所述NVM區(qū)域內(nèi)的所述第二多晶硅層之上和所述邏輯區(qū)域內(nèi)的所述襯底之上形成所述高k柵極介電層； 在所述NVM區(qū)域內(nèi)和所述邏輯區(qū)域內(nèi)的所述高k柵極介電層之上形成所述阻擋層；以及 從所述NVM區(qū)域移除所述高k柵極介電層和所述阻擋層。
13.根據(jù)權(quán)利要求1所述的方法，其中所述電荷存儲層包括納米晶體或氮化物中的至少一個。
14.根據(jù)權(quán)利要求3所述的方法，其中在移除所述多晶硅層的所述第二部分的以在所述邏輯柵極位置處導(dǎo)致所述開口的步驟之后，所述方法還包括: 在所述NVM區(qū)域內(nèi)的所述保護層之上以及所述邏輯區(qū)域內(nèi)的所述阻擋層上的所述開口之內(nèi)形成邏輯柵極層；以及 平面化所述邏輯柵極層以在所述邏輯柵極位置處導(dǎo)致邏輯柵極，其中所述平面化從所述NVM區(qū)域移除了所述保護層。
15.一種在襯底的邏輯區(qū)域內(nèi)制作邏輯晶體管以及在所述襯底的非易失性存儲NVM區(qū)域內(nèi)制作非易失性存儲NVM單元的方法，包括: 在所述NVM區(qū)域內(nèi)的所述襯底之上形成覆在電荷存儲層上的控制柵極，其中所述控制柵極包括多晶硅； 在所述控制柵極的側(cè)壁上形成氧化物間隔物； 在所述NVM區(qū)域內(nèi)的所述襯底上、所述控制柵極上以及所述邏輯區(qū)域內(nèi)的所述襯底上熱生長的含氧介電層； 從所述邏輯區(qū)域移除所述熱生長的含氧介電層； 在所述邏輯區(qū)域內(nèi)的所述襯底之上形成高k柵極介電層； 在所述邏輯區(qū)域內(nèi)的所述高k柵極介電層之上形成阻擋層； 在所述NVM區(qū)域內(nèi)的所述含氧介電層之上以及在所述邏輯區(qū)域內(nèi)的所述阻擋層之上形成多晶硅層； 平面化所述多晶硅層，其中所述含氧介電層包括位于沿著所述控制柵極的側(cè)壁的側(cè)壁部分； 在所述NVM區(qū)域內(nèi)的所述多晶硅層和控制柵極之上形成第一掩模層，其中所述第一掩模層在所述NVM區(qū)域內(nèi)限定了橫向相鄰于所述控制柵極的選擇柵極位置，其中: 所述第一掩模層直接位于所述控制柵極之上，并且所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述多晶硅層上以在所述NVM區(qū)域內(nèi)限定橫向相鄰于所述控制柵極的所述選擇柵極位置； 在所述邏輯區(qū)域內(nèi)的所述多晶硅層之上形成第二掩模層，其中所述第二掩模層在所述邏輯區(qū)域內(nèi)限定了邏輯柵極位置； 使用所述第一掩模層來移除在所述NVM區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極； 使用所述第二掩模層來移除在所述邏輯區(qū)域內(nèi)的所述多晶硅層的暴露部分，其中所述多晶硅層的第二部分保留在所述邏輯柵極位置處； 在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的所述第二部分之上； 平面化所述介電層以暴露所述多晶硅層的所述第二部分； 在所述NVM區(qū)域內(nèi)的所述選擇柵極和所述控制柵極之上形成保護層，其中所述保護層暴露了所述邏輯區(qū)域； 移除所述多晶硅層的所述第二部分以在所述邏輯柵極位置處導(dǎo)致開口，其中所述開口暴露了所述阻擋層； 在所述NVM區(qū)域內(nèi)的所述保護層之上以及所述邏輯區(qū)域內(nèi)的所述阻擋層上的所述開口之內(nèi)形成邏輯柵極層；以及 平面化所述邏輯柵極層以在所述邏輯柵極位置處導(dǎo)致邏輯柵極，其中所述平面化從所述NVM區(qū)域移除了所述保護層。
16.根據(jù)權(quán)利要求15所述的方法，還包括: 在從所述邏輯區(qū)域移除所述含氧介電層的步驟之前，在所述熱生長的含氧介電層之上形成第二多晶硅層，以及 其中移除所述含氧介電層的步驟還包括從所述邏輯區(qū)域移除所述第二多晶硅層。
17.根據(jù)權(quán)利要求16所述的方法，其中形成所述高k柵極介電層和形成所述阻擋層的步驟包括: 在所述NVM區(qū)域內(nèi)的所述第二多晶硅層之上和所述邏輯區(qū)域內(nèi)的所述襯底之上形成所述高k柵極介電層； 在所述NVM區(qū)域內(nèi)和所述邏輯區(qū)域內(nèi)的所述高k柵極介電層之上形成所述阻擋層；以及 從所述NVM區(qū)域移除所述高k柵極介電層和所述阻擋層。
18.根據(jù)權(quán)利要求15所述的方法，其中在使用所述圖案化的掩模層來移除所述多晶硅層的暴露部分的步驟之后以及在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成所述保護層的步驟之前，所述方法還包括: 在橫向相鄰于所述選擇柵極的所述襯底內(nèi)形成第一源極/漏極區(qū)域以及在橫向相鄰于所述控制柵極的所述襯底內(nèi)形成第二源極/漏極區(qū)域，使得所述選擇柵極和所述控制柵極位于所述第一和第二源極/漏極區(qū)域之間； 在橫向相鄰于所述多晶硅層的所述第二部分的第一側(cè)壁的所述襯底內(nèi)形成第三源極/漏極區(qū)域以及在橫向相鄰于所述多晶硅層的所述第二部分的第二側(cè)壁的所述襯底內(nèi)形成第四源極/漏極區(qū)域；以及 形成圍繞所述選擇柵極和所述控制柵極的外側(cè)壁的第一側(cè)壁間隔物。
19.根據(jù)權(quán)利要求15所述的方法，其中所述阻擋層包括功函數(shù)設(shè)置金屬。
20.一種在襯底的邏輯區(qū)域內(nèi)制作邏輯晶體管以及在所述襯底的非易失性存儲NVM區(qū)域內(nèi)制作非易失性存儲NVM單元的方法，包括: 在所述NVM區(qū)域內(nèi)的所述襯底之上形成覆在電荷存儲層上的控制柵極，其中所述控制柵極包括多晶硅并且所述電荷存儲層包括納米晶體或氮化物中的至少一個； 在所述NVM區(qū)域內(nèi)的所述襯底和所述控制柵極上以及所述邏輯區(qū)域內(nèi)的所述襯底上形成熱生長的含氧介電層； 在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)的所述熱生長的含氧介電層之上形成第一多晶硅層； 從所述邏輯區(qū)域移除所述熱生長的含氧介電層和所述第一多晶硅層； 在所述NVM區(qū)域內(nèi)的所述第一多晶硅層之上和所述邏輯區(qū)域內(nèi)的所述襯底之上形成高k柵極介電層； 在所述NVM區(qū)域內(nèi)和所述邏輯區(qū)域內(nèi)的所述高k柵極介電層之上形成阻擋層； 從所述NVM區(qū)域移除所述高k柵極介電層和所述阻擋層； 在所述NVM區(qū)域內(nèi)的所述第一多晶硅層之上和所述邏輯區(qū)域內(nèi)的所述阻擋層之上形成第二多晶硅層； 平面化所述第二多晶硅層，其中所述熱生長的含氧介電層包括位于沿著所述控制柵極的側(cè)壁的側(cè)壁部分； 在所述NVM區(qū)域內(nèi)的所述多晶硅層和控制柵極之上形成第一掩模層，其中所述第一掩模層在所述NVM區(qū)域內(nèi)限定了橫向相鄰于所述控制柵極的選擇柵極位置，其中:所述第一掩模層直接位于所述控制柵極之上，并且所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述第二多晶硅層上以在所述NVM區(qū)域內(nèi)限定橫向相鄰于所述控制柵極的所述選擇柵極位置； 在所述邏輯區(qū)域內(nèi)的所述第二多晶硅層之上形成第二掩模層，其中所述第二掩模層在所述邏輯區(qū)域內(nèi)限定了邏輯柵極位置； 使用所述第一掩模層來移除在所述NVM區(qū)域內(nèi)的所述第二多晶硅層的暴露部分，其中所述第二多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極； 使用所述第二掩模層來移除在所述邏輯區(qū)域內(nèi)的所述第二多晶硅層的暴露部分，其中所述第二多晶硅層的第二部分保留在所述邏輯柵極位置處； 在所述NVM區(qū)域和所述邏輯區(qū)域內(nèi)形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述第二多晶硅層的所述第二部分之上； 平面化所述介電層以暴露所述第二多晶硅層的所述第二部分； 在所述NVM區(qū)域內(nèi)的所述選擇柵極和所述控制柵極之上形成保護層，其中所述保護層暴露了所述邏輯區(qū)域； 移除所述第二多晶硅層的所述第二部分以在所述邏輯柵極位置處導(dǎo)致開口，其中所述開口暴露了所述阻擋層； 在所述NVM區(qū)域內(nèi)的所述保護層之上以及所述邏輯區(qū)域內(nèi)的所述阻擋層上的所述開口之內(nèi)形成邏輯柵極層； 以及 平面化所述邏輯柵極層以在所述邏輯柵極位置導(dǎo)致邏輯柵極，其中所述平面化從所述NVM區(qū)域移除了所述保護層。
【文檔編號】H01L21/8247GK104037131SQ201410061231
【公開日】2014年9月10日 申請日期:2014年2月24日 優(yōu)先權(quán)日:2013年3月8日
【發(fā)明者】M·D·霍爾, M·D·施羅夫, F·K·小巴克爾 申請人:飛思卡爾半導(dǎo)體公司