半導(dǎo)體裝置及其制造方法
【專利摘要】本發(fā)明為半導(dǎo)體裝置及其制造方法。半導(dǎo)體裝置具備：n型第一GaN系半導(dǎo)體層；p型第二GaN系半導(dǎo)體層，位于第一GaN系半導(dǎo)體層上，具有第一GaN系半導(dǎo)體層側(cè)的低雜質(zhì)濃度區(qū)域和第一GaN系半導(dǎo)體層相反側(cè)的高雜質(zhì)濃度區(qū)域；n型第三GaN系半導(dǎo)體層，位于第二GaN系半導(dǎo)體層的與第一GaN系半導(dǎo)體層相反的一側(cè)；柵電極，一端位于第三GaN系半導(dǎo)體層或第三GaN系半導(dǎo)體層上方，另一端位于第一GaN系半導(dǎo)體層，經(jīng)由柵極絕緣膜與第三GaN系半導(dǎo)體層、低雜質(zhì)濃度區(qū)域及第一GaN系半導(dǎo)體層相鄰；第三GaN系半導(dǎo)體層上的第一電極；高雜質(zhì)濃度區(qū)域上的第二電極；第一GaN系半導(dǎo)體層的與第二GaN系半導(dǎo)體層相反側(cè)的第三電極。
【專利說明】半導(dǎo)體裝置及其制造方法
[0001]相關(guān)申請的交叉引用:本申請享受以日本專利申請2013 — 188369號(申請日:2013年9月11日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含該基礎(chǔ)申請的全部內(nèi)容。

【技術(shù)領(lǐng)域】
[0002]本發(fā)明的實施方式涉及半導(dǎo)體裝置及其制造方法。

【背景技術(shù)】
[0003]具有高的絕緣破壞強度的GaN系半導(dǎo)體被期待著應(yīng)用到功率電子用半導(dǎo)體裝置或高頻功率半導(dǎo)體裝置等中。并且，為了實現(xiàn)更高的耐壓或者更高的集成度，提出了具備溝槽構(gòu)造的縱型器件。
[0004]另一方面，在P型的GaN系半導(dǎo)體中，提高活性化率是很困難的。因此，存在p型的GaN系半導(dǎo)體上的電極與半導(dǎo)體之間的接觸電阻變高的問題。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的實施方式提供一種能夠減少向P型的GaN系半導(dǎo)體的接觸電阻的半導(dǎo)體裝置及其制造方法。
[0006]實施方式的半導(dǎo)體裝置具備:n型的第一 GaN系半導(dǎo)體層；p型的第二 GaN系半導(dǎo)體層，設(shè)置在第一 GaN系半導(dǎo)體層上，具有第一 GaN系半導(dǎo)體層側(cè)的低雜質(zhì)濃度區(qū)域和與第一 GaN系半導(dǎo)體層相反一側(cè)的高雜質(zhì)濃度區(qū)域；n型的第三GaN系半導(dǎo)體層，設(shè)置在第二GaN系半導(dǎo)體層的與第一 GaN系半導(dǎo)體層相反的一側(cè)；柵電極，一端位于比第三GaN系半導(dǎo)體層或者第三GaN系半導(dǎo)體層靠上的位置，另一端位于第一 GaN系半導(dǎo)體層，經(jīng)由柵極絕緣膜與第三GaN系半導(dǎo)體層、低雜質(zhì)濃度區(qū)域、第一GaN系半導(dǎo)體層相鄰地設(shè)置；第一電極，設(shè)置在第三GaN系半導(dǎo)體層上；第二電極，設(shè)置在高雜質(zhì)濃度區(qū)域上；以及第三電極，設(shè)置在第一 GaN系半導(dǎo)體層的與第二 GaN系半導(dǎo)體層相反的一側(cè)。

【專利附圖】

【附圖說明】
[0007]圖1是表示第一實施方式的半導(dǎo)體裝置的模式截面圖。
[0008]圖2是表示第一實施方式的變形例的半導(dǎo)體裝置的模式截面圖。
[0009]圖3是表示第一實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0010]圖4是表示第一實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0011]圖5是表示第一實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0012]圖6是表示第一實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0013]圖7是表示第二實施方式的半導(dǎo)體裝置的模式截面圖。
[0014]圖8是表示第三實施方式的半導(dǎo)體裝置的模式截面圖。
[0015]圖9是表示第三實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0016]圖10是表示第三實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0017]圖11是表示第五實施方式的半導(dǎo)體裝置的模式截面圖。
[0018]圖12是表示第五實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0019]圖13是表示第六實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0020]圖14是表示第六實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。

【具體實施方式】
[0021]以下，參照附圖對本發(fā)明的實施方式進行說明。另外，在以下的說明中，對相同的構(gòu)件等賦予相同的附圖標(biāo)記，對于已經(jīng)說明過的構(gòu)件等適當(dāng)?shù)厥÷云湔f明。
[0022]本說明書中，所謂“GaN系半導(dǎo)體”是指具備GaN (氮化鎵)、A1N (氮化鋁)、InN (氮化銦)及它們的中間組成的半導(dǎo)體的通稱。此外，本說明書中，所謂AlGaN是指由AlxGanN(O < X < I)的組成式來表示的半導(dǎo)體。
[0023]此外，在以下的說明中，η +、η、η—及p+、p、p —的表達方式表示各導(dǎo)電型中的雜質(zhì)濃度的相對高低。即表示η +與η相比η型的雜質(zhì)濃度相對地高，η 一與η相比η型的雜質(zhì)濃度相對地低。此外，表示P +與P相比P型的雜質(zhì)濃度相對地高，P 一與P相比P型的雜質(zhì)濃度相對地低。另外，有時也將η +型、η —型僅記作η型，將P +型、P —型僅記作ρ型。
[0024](第一實施方式)
[0025]本實施方式的半導(dǎo)體裝置具備:η型的第一 GaN系半導(dǎo)體層；ρ型的第二 GaN系半導(dǎo)體層，設(shè)置在第一 GaN系半導(dǎo)體層上，具有第一 GaN系半導(dǎo)體層側(cè)的低雜質(zhì)濃度區(qū)域和與第一 GaN系半導(dǎo)體層相反一側(cè)的高雜質(zhì)濃度區(qū)域；η型的第三GaN系半導(dǎo)體層，設(shè)置在第二GaN系半導(dǎo)體層的與第一 GaN系半導(dǎo)體層相反的一側(cè)；柵電極，一端位于第三GaN系半導(dǎo)體層或者比第三GaN系半導(dǎo)體層靠上的位置，另一端位于第一 GaN系半導(dǎo)體層，經(jīng)由柵極絕緣膜而與第三GaN系半導(dǎo)體層、低雜質(zhì)濃度區(qū)域、第一 GaN系半導(dǎo)體層相鄰地設(shè)置；第一電極，設(shè)置在第三GaN系半導(dǎo)體層上；第二電極，設(shè)置在高雜質(zhì)濃度區(qū)域上；以及第三電極，設(shè)置在第一 GaN系半導(dǎo)體層的與第二 GaN系半導(dǎo)體層相反的一側(cè)。
[0026]圖1是表示作為本實施方式的半導(dǎo)體裝置的MOSFET的構(gòu)成的模式截面圖。該MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金屬氧化物半導(dǎo)體場效應(yīng)晶體管)100是以電子為載流體的η溝道型晶體管。此外，M0SFET100是使載流體在半導(dǎo)體基板的表面?zhèn)鹊脑措姌O與背面?zhèn)鹊穆╇姌O之間移動的縱型晶體管。
[0027]該MOSFET100在η型的GaN基板(GaN系半導(dǎo)體)12上具備η型的GaN層(第一 GaN系半導(dǎo)體層)14。
[0028]η型的GaN基板12例如是(0001)基板。也可以是相對于(0001)偏置的基板。此夕卜，也可以是具備(0001)基板以外的面方位的基板。
[0029]GaN基板12作為M0SFET100的漏極區(qū)域發(fā)揮功能。GaN基板12例如含有Si (娃)來作為η型雜質(zhì)。
[0030]GaN基板12的η型雜質(zhì)濃度例如為lX1018cm —3以上lX102°cm —3以下。GaN基板12的厚度例如為50 μ m以上200 μ m以下。
[0031]η型的GaN層(第一 GaN系半導(dǎo)體層)14是所謂的漂移層。η型的GaN層14例如含有Si (硅)來作為η型雜質(zhì)。GaN層14的η型雜質(zhì)濃度例如為5Χ 115以上5Χ 116Cm一3以下。η型的GaN層14的η型雜質(zhì)濃度比GaN基板12的η型雜質(zhì)濃度低。η型的GaN層14的膜厚例如為4μπι以上25 μ m以下。
[0032]在η型的GaN層14之上，具備ρ型的GaN層(第二 GaN系半導(dǎo)體層)16。ρ型的GaN層16例如含有Mg (鎂)來作為ρ型雜質(zhì)。ρ型的GaN層16是外延生長層。
[0033]ρ型的GaN層16具備:η型的GaN層14側(cè)的低雜質(zhì)濃度區(qū)域16a ；以及與η型的GaN層14相反一側(cè)的高雜質(zhì)濃度區(qū)域16b。低雜質(zhì)濃度區(qū)域16a作為M0SFET100的溝道區(qū)域發(fā)揮功能。此外，高雜質(zhì)濃度區(qū)域16b作為用于形成與溝道區(qū)域連接的電極的溝道接觸區(qū)域發(fā)揮功能。
[0034]低雜質(zhì)濃度區(qū)域16a的ρ型雜質(zhì)濃度例如為5X 115以上5X 1016cm —3以下。此夕卜，高雜質(zhì)濃度區(qū)域16b的ρ型雜質(zhì)濃度例如為IXlO18以上lX 1022cm —3以下。
[0035]低雜質(zhì)濃度區(qū)域16a的膜厚例如為0.5μπι以上2.0ym以下。高雜質(zhì)濃度區(qū)域16b的膜厚例如為50nm以上300nm以下。
[0036]在P型的GaN層(第二 GaN系半導(dǎo)體層)16的與η型的GaN層14相反的一側(cè)，設(shè)有η型的GaN層(第三GaN系半導(dǎo)體層)18。η型的GaN層(第三GaN系半導(dǎo)體層)18作為MOSFET100的源極區(qū)域發(fā)揮功能。
[0037]η型的GaN層18例如含有Si (硅)來作為η型雜質(zhì)。η型的GaN層(第三GaN系半導(dǎo)體層)18與η型的GaN層14相比η型雜質(zhì)濃度更高。η型的GaN層18的η型雜質(zhì)濃度例如為IXlO18以上lX 1022cm — 3以下。
[0038]MOSFET100具備溝槽50，該溝槽50的一端位于η型的GaN層(第三GaN系半導(dǎo)體層)18，另一端位于η型的GaN層(第一 GaN系半導(dǎo)體層)14。溝槽50從η型的GaN層18表面貫穿P型的GaN層16，底部達到η型的GaN層14。溝槽50的深度例如為1.0ym以上2.0 μ m以下。
[0039]并且，柵極絕緣膜28設(shè)置在溝槽50的內(nèi)壁的ρ型的GaN層(第二 GaN系半導(dǎo)體層)16上。柵極絕緣膜28在η型的GaN層18、低雜質(zhì)濃度區(qū)域16a、n型的GaN層14上連續(xù)地設(shè)置。柵極絕緣膜28例如為硅氧化膜。柵極絕緣膜28的膜厚例如為50nm以上200nm以下。
[0040]在柵極絕緣膜28上形成有柵電極30。柵電極30埋設(shè)在溝槽50內(nèi)。柵電極30例如是摻雜有B (硼)的ρ型多晶硅，或者摻雜有P (磷)的η型多晶硅。柵電極30除了能夠應(yīng)用多晶硅以外之外，還能夠應(yīng)用金屬硅化物、金屬等。
[0041]在柵電極30上形成有例如由硅氧化膜形成的層間絕緣膜32。
[0042]柵電極30構(gòu)成為，一端位于η型的GaN層(第三GaN系半導(dǎo)體層)18或者比η型的GaN層(第三GaN系半導(dǎo)體層)18靠上方，另一端位于η型的GaN層(第一 GaN系半導(dǎo)體層)14，經(jīng)由柵極絕緣膜28而與η型的GaN層(第三GaN系半導(dǎo)體層)18、低雜質(zhì)濃度區(qū)域16a、η型的GaN層(第一 GaN系半導(dǎo)體層)14相鄰地設(shè)置。
[0043]并且，在η型的GaN層(第三GaN系半導(dǎo)體層)18上設(shè)有第一電極(第一源電極)22。第一電極(第一源電極)22具備例如Ti (鈦)/Α1 (鋁)/Ti (鈦)的層疊構(gòu)造。
[0044]此外，在ρ型的GaN層(第二 GaN系半導(dǎo)體層)16的高雜質(zhì)濃度區(qū)域16b上設(shè)有第二電極(第二源電極)24。第二電極(第二源電極)24具備例如Ni (鎳)/Ag (銀)/Ti (鈦)的層疊構(gòu)造。
[0045]而且，設(shè)置有用于將第一電極(第一源電極)22和第二電極(第二源電極)24電連接的墊片電極26。墊片電極26具備例如Ti (鈦)/Α1 (鋁)的層疊構(gòu)造。
[0046]此外，在η型的GaN層14的與P型的GaN層(第二 GaN系半導(dǎo)體層)16相反的一側(cè)、η型的GaN基板12的與η型的GaN層14相反的一側(cè)，設(shè)置有第三電極(漏電極)36。第三電極(漏電極)36具備例如Ti (鈦)/Α1 (鋁)/Ti (鈦)的層疊構(gòu)造。
[0047]圖2是表示作為本實施方式的變形例的半導(dǎo)體裝置的MOSFET的構(gòu)成的模式截面圖。如圖所示，柵電極30的一端與η型的GaN層(第三GaN系半導(dǎo)體層)18的上端位于同一面。
[0048]接下來，對本實施方式的半導(dǎo)體裝置的制造方法進行說明。
[0049]本實施方式的半導(dǎo)體裝置的制造方法中，在η型的第一 GaN系半導(dǎo)體層上，通過使源氣中的P型雜質(zhì)濃度從低濃度向高濃度變化，從而，利用外延生長法形成具有第一 GaN系半導(dǎo)體層側(cè)的低雜質(zhì)濃度區(qū)域和與第一 GaN系半導(dǎo)體層相反一側(cè)的高雜質(zhì)濃度區(qū)域的ρ型的第二 GaN系半導(dǎo)體層，形成設(shè)置于第二 GaN系半導(dǎo)體層的與第一 GaN系半導(dǎo)體層相反的一側(cè)的η型的第三GaN系半導(dǎo)體層,形成一端位于第三GaN系半導(dǎo)體層、另一端位于第一GaN系半導(dǎo)體層的第一溝槽，在第一溝槽的內(nèi)壁的第三GaN系半導(dǎo)體層、低雜質(zhì)濃度區(qū)域及第一 GaN系半導(dǎo)體層上形成柵極絕緣膜，在柵極絕緣膜上形成柵電極，在第三GaN系半導(dǎo)體層上形成第一電極，在高雜質(zhì)濃度區(qū)域上形成第二電極，在第一 GaN系半導(dǎo)體層的與第二GaN系半導(dǎo)體層相反的一側(cè)形成第三電極。
[0050]圖3?圖6是表示本實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0051]首先，作為η型雜質(zhì)，準(zhǔn)備包含例如IX 1018cm — 3以上lX102°cm —3以下的Si (硅)的η型的GaN基板12。
[0052]接下來，在η型的GaN基板12上，利用外延生長法，形成作為η型雜質(zhì)而包含例如5 X 115以上5Χ 1016cm — 3以下的S1、且膜厚為例如5μπι以上20 μ m以下的高電阻的η型的GaN層(第一 GaN系半導(dǎo)體層)14。外延生長例如通過MOCVD (Metal Organic ChemicalVapor Deposit1n:金屬有機化學(xué)氣相沉積)法來進行。
[0053]然后，在η型的GaN層14上，利用外延生長法，形成P型的GaN層(第二 GaN系半導(dǎo)體層)16。在形成ρ型的GaN層(第二 GaN系半導(dǎo)體層)16時,通過使源氣中的ρ型雜質(zhì)濃度從低濃度向高濃度變化，來形成η型的GaN層14側(cè)的低雜質(zhì)濃度區(qū)域16a和與η型的GaN層14相反一側(cè)的高雜質(zhì)濃度區(qū)域16b (圖3)。
[0054]ρ型雜質(zhì)例如為Mg (鎂)。此外，源氣例如為三甲基鎵(TMG)、氨氣(NH3),源氣中的P型摻雜劑例如是雙環(huán)戊二烯基鎂(Cp2Mg)。
[0055]調(diào)整源氣中的ρ型雜質(zhì)濃度，以使低雜質(zhì)濃度區(qū)域16a中的ρ型雜質(zhì)濃度例如為5X 115以上5XlO16cnT3以下。之后，切換源氣中的ρ型雜質(zhì)濃度，以使高雜質(zhì)濃度區(qū)域16b中的ρ型雜質(zhì)濃度例如為IXlO18以上lX 1022cm — 3以下。
[0056]低雜質(zhì)濃度區(qū)域16a的膜厚例如設(shè)為0.5 μ m以上2.0 μ m以下。高雜質(zhì)濃度區(qū)域16b的膜厚例如設(shè)為50nm以上300nm以下。
[0057]然后，形成η型的GaN層(第三GaN系半導(dǎo)體層)18,該η型的GaN層(第三GaN系半導(dǎo)體層)18設(shè)置在ρ型的GaN層(第二 GaN系半導(dǎo)體層)16的與η型的GaN層14相反的一側(cè)，與η型的GaN層(第一 GaN系半導(dǎo)體層)14相比η型雜質(zhì)濃度更高。
[0058]在形成η型的GaN層18時，首先，利用基于光刻和蝕刻的圖案形成，形成例如硅氧化膜的第一掩模構(gòu)件42。將該第一掩模構(gòu)件42作為離子注入掩模來使用，將作為η型雜質(zhì)的Si向ρ型的GaN層(第二 GaN系半導(dǎo)體層)16進行離子注入(圖4)。
[0059]結(jié)果，η型的GaN層(第三GaN系半導(dǎo)體層)18中含有與P型的GaN層(第二 GaN系半導(dǎo)體層)16、特別是高雜質(zhì)濃度區(qū)域16b大致相同濃度的ρ型雜質(zhì)。
[0060]接下來，為了 η型雜質(zhì)的活性化而進行退火。該退火例如將氬(Ar)氣體作為環(huán)境氣體來使用，使用了加熱溫度100(TC這樣的條件。
[0061]接下來,形成一端位于η型的GaN層(第三GaN系半導(dǎo)體層)18、另一端位于η型的GaN層(第一 GaN系半導(dǎo)體層)14的第一溝槽50 (圖5)。在形成第一溝槽50時，利用基于光刻和蝕刻的圖案形成，形成例如硅氧化膜的第二掩模構(gòu)件44。將該第二掩模構(gòu)件44作為掩模，利用例如RIE (Reactive 1n Etching:反應(yīng)離子蝕刻)法，以從η型的GaN層18表面貫穿P型的GaN層16、底部到達η型的GaN層14的方式形成第一溝槽50。溝槽50的深度例如為1.0 μ m以上2.0 μ m以下。
[0062]接下來，在第一溝槽50的內(nèi)壁的η型的GaN層(第三GaN系半導(dǎo)體層)18、低雜質(zhì)濃度區(qū)域16a及η型的GaN層(第一 GaN系半導(dǎo)體層)14上，形成柵極絕緣膜28。柵極絕緣膜 28 是通過利用例如 LPCVD (LowPressure Chemical Vapor Deposit1n:低壓化學(xué)氣相沉積)法堆積硅氧化膜來形成的。柵極絕緣膜28的膜厚例如為50nm以上200nm以下。
[0063]接下來，在柵極絕緣膜28上形成柵電極30 (圖6)。在柵電極30的形成時，利用例如 LPCVD (Low Pressure Chemical Vapor Deposit1n)法,對慘雜有 B (硼)的 P 型多晶硅進行堆積。然后，通過光刻和蝕刻，進行P型多晶硅的圖案形成。
[0064]接下來，在η型的GaN層(第三GaN系半導(dǎo)體層)18上形成第一電極(第一源電極)22。在第一電極(第一源電極)22的形成時，通過光刻和蝕刻將柵極絕緣膜28的一部分除去。然后，利用例如濺射法，對例如Ti (鈦)/Α1 (鋁)/Ti (鈦)進行堆積。然后，通過光刻和蝕刻，對Ti (鈦)/Α1 (鋁)/Ti (鈦)進行圖案形成。然后，利用RTA (Rappid ThermalAnneal:快速熱退火)法來進行例如700°C的退火。
[0065]接下來，在P型的GaN層(第二 GaN系半導(dǎo)體層)16的高雜質(zhì)濃度區(qū)域16b上形成第二電極(第二源電極)24。在第二電極(第二源電極)24的形成時，通過光刻和蝕刻，將柵極絕緣膜28的一部分除去。然后，在抗蝕劑的剝離前，通過例如真空蒸鍍來對Ni (鎳)/Ag (銀)/Ti (鈦)進行堆積。然后，利用剝離法，以在高雜質(zhì)濃度區(qū)域16b上留下Ni (鎳)/Ag (銀)/Ti (鈦)的方式對Ni (鎳)/Ag (銀)/Ti (鈦)進行剝離。然后，利用RTA (RappidThermal Anneal)法來進行例如60CTC的退火。
[0066]然后，在柵電極30上形成層間絕緣膜32。層間絕緣膜32是通過利用例如PECVD(Plasma Enhanced Chemical Vapor Deposit1n:等離子體增強化學(xué)氣相沉積)法對娃氧化膜進行堆積來形成的。
[0067]接下來，形成用于將第一電極(第一源電極)22和第二電極(第二源電極)24電連接的墊片電極26。在形成墊片電極26時，例如，通過光刻和蝕刻對第一電極22上和第二電極24上的層間絕緣膜32形成開口。然后，利用濺射法，對例如Ti (鈦)/Α1 (鋁)進行堆積。然后，利用RTA (RappidThermal Anneal)法進行例如70CTC的退火。
[0068]接下來，在η型的GaN層(第一 GaN系半導(dǎo)體層)14的與P型的GaN層(第二 GaN系半導(dǎo)體層)16相反的一側(cè)，形成第三電極(漏電極)36。換言之,在η型的GaN基板12的背面形成第三電極(漏電極)36。
[0069]例如，在η型的GaN基板12的背面，通過真空蒸鍍，對Ti (鈦)/Al (招)/Ti (鈦)進行堆積。然后，利用激光退火法進行加熱處理。
[0070]另夕卜，也可以在形成第三電極(漏電極)36之前，利用例如CMP (ChemicalMecahanical Polishing:化學(xué)機械拋光)法對η型的GaN基板12的背面進行薄膜化。例如，對η型的GaN基板12的膜厚進行薄膜化，以使其成為50 μ m以上200 μ m以下。
[0071]通過以上的制造方法，形成了圖1所示的M0SFET100。
[0072]在本實施方式中，利用外延生長法形成了包含有高雜質(zhì)濃度區(qū)域16b的ρ型的GaN層(第二 GaN系半導(dǎo)體層)16。由此，提高了高雜質(zhì)濃度區(qū)域16b中的ρ型雜質(zhì)的活性化率。因此，第二電極(第二源電極)24與高雜質(zhì)濃度區(qū)域16b之間的接觸電阻減少。此外，高雜質(zhì)濃度區(qū)域16b的電阻也減少。因此，能夠使作為M0SFET100的溝道區(qū)域發(fā)揮功能的低雜質(zhì)濃度區(qū)域16a的電位穩(wěn)定化。因此，能夠?qū)崿F(xiàn)動作穩(wěn)定的M0SFET100。
[0073]例如，在利用離子注入法向GaN系半導(dǎo)體中導(dǎo)入P型雜質(zhì)來形成P型雜質(zhì)層的情況下，即使進行用于活性化的熱處理，也很難實現(xiàn)高的活性化率。這是因為，由熱處理帶來的GaN系半導(dǎo)體中的ρ型雜質(zhì)的擴散變慢，ρ型雜質(zhì)不易進入到結(jié)晶柵格的位點(site)。該情況下，無法減少與形成于P型雜質(zhì)層上的電極、例如金屬電極之間的接觸電阻。
[0074]另一方面，在利用外延生長法形成ρ型雜質(zhì)層的情況下，由于是來自氣相的生長，所以P型雜質(zhì)容易進入到結(jié)晶柵格的位點。因此，能夠提高P型雜質(zhì)層中的P型雜質(zhì)的活性化率。因此，能夠減少與形成于P型雜質(zhì)層上的電極、例如金屬電極之間的接觸電阻。
[0075]此外，在本實施方式中，不是利用離子注入法而是利用外延生長法來形成ρ型的GaN層(第二 GaN系半導(dǎo)體層)16，由此，能夠排除掉因離子注入而引起的結(jié)晶缺陷。因此，能夠?qū)崿F(xiàn)接合泄漏電流減少等，能夠?qū)崿F(xiàn)特性優(yōu)良的M0SFET100。
[0076]此外，在本實施方式中，第一電極22和第二電極24由不同材料形成。通過選擇具備分別最適合于η型雜質(zhì)層、ρ型雜質(zhì)層的工作函數(shù)的材料，能夠進一步減少第二電極(第二源電極)24與高雜質(zhì)濃度區(qū)域16b之間的接觸電阻。
[0077](第二實施方式)
[0078]本實施方式的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法除了第一電極和第二電極是相同材料之外，與第一實施方式同樣。因此，對于與第一實施方式重復(fù)的內(nèi)容，省略描述。
[0079]圖7是表示作為本實施方式的半導(dǎo)體裝置的MOSFET的構(gòu)成的模式截面圖。
[0080]M0SFET200中，η型的GaN層(第三GaN系半導(dǎo)體層)18上的第一電極(第一源電極)22與ρ型的GaN層(第二 GaN系半導(dǎo)體層)16的高雜質(zhì)濃度區(qū)域16b上的第二電極(第二源電極)24是相同材料。第一電極22及第二電極24具備例如Ti (鈦)/Α1 (鋁)/Ti (鈦)的層疊構(gòu)造。并且，第一電極(第一源電極)22與第二電極(第二源電極)24由相同的層來形成。
[0081]根據(jù)本實施方式，第一電極22與第二電極24為相同材料，由此能夠簡化M0SFET200的制造工序。因此，能夠?qū)崿F(xiàn)生產(chǎn)性優(yōu)良、低成本的M0SFET200。
[0082](第三實施方式)
[0083]本實施方式的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法除了第三GaN系半導(dǎo)體層為外延生長層之外，與第一實施方式同樣。因此，對于與第一實施方式重復(fù)的內(nèi)容，省略描述。
[0084]圖8是表示作為本實施方式的半導(dǎo)體裝置的MOSFET的構(gòu)成的模式截面圖。M0SFET300中，η型的GaN層(第三GaN系半導(dǎo)體層)18為外延生長層。
[0085]接下來，對本實施方式的半導(dǎo)體裝置的制造方法進行說明。
[0086]本實施方式的半導(dǎo)體裝置的制造方法中，在第一溝槽的形成之前，在第二 GaN系半導(dǎo)體層形成不達到第一 GaN系半導(dǎo)體層的深度的第二溝槽，在第二溝槽內(nèi)，利用外延生長法形成GaN系半導(dǎo)體層，由此，形成第三GaN系半導(dǎo)體層。
[0087]圖9、圖10是表示本實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0088]到ρ型的GaN層(第二 GaN系半導(dǎo)體層)16的形成為止是與第一實施方式相同的。然后，在第一溝槽50的形成之前，在ρ型的GaN層(第二 GaN系半導(dǎo)體層)16形成不達到η型的GaN層(第一 GaN系半導(dǎo)體層)14的深度的第二溝槽52 (圖9)。
[0089]在形成第二溝槽52時，利用基于光刻和蝕刻的圖案形成，形成例如硅氧化膜的第三掩模構(gòu)件46。將該第三掩模構(gòu)件46作為掩模，例如從η型的GaN層18表面起，以底部達到P型的低雜質(zhì)區(qū)域16a并且底部不達到η型的GaN層14的深度，形成第二溝槽52。第二溝槽52的深度例如為0.5 μ m以上且小于1.0 μ m。
[0090]然后，在第二溝槽52內(nèi)，利用外延生長法，選擇性地形成η型的GaN層(第三GaN系半導(dǎo)體層)18。然后,將第三掩模構(gòu)件46除去(圖10)。之后的工序與第一實施方式同樣。
[0091]根據(jù)本實施方式，利用外延生長法形成η型的GaN層(第三GaN系半導(dǎo)體層)18，由此，提高了 η型雜質(zhì)的活性化率。因此，第一電極(第一源電極)22與η型的GaN層(第三GaN系半導(dǎo)體層)18之間的接觸電阻減少。此外，η型的GaN層(第三GaN系半導(dǎo)體層)18的擴散層電阻也減少。因此，M0SFET300的導(dǎo)通電阻減少。因此，能夠?qū)崿F(xiàn)導(dǎo)通電流高的M0SFET300。
[0092]此外,不是利用離子注入法而是利用外延生長法來形成η型的GaN層(第三GaN系半導(dǎo)體層)18，由此，能夠排除掉因離子注入引起的結(jié)晶缺陷。因此，能夠?qū)崿F(xiàn)接合泄漏電流減少等那樣特性優(yōu)良的M0SFET300。
[0093](第四實施方式)
[0094]本實施方式的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法除了第三GaN系半導(dǎo)體層為AlGaN層之外，與第三實施方式同樣。因此，對于與第三實施方式重復(fù)的內(nèi)容，省略描述。
[0095]本實施方式的MOSFET中，第三GaN系半導(dǎo)體層18為η型的AlGaN (氮化鋁鎵)層。η型的AlGaN層例如含有Si (硅)來作為η型雜質(zhì)。
[0096]本實施方式的MOSFET能夠通過在第二溝槽52內(nèi)、利用外延生長法除了第三實施方式的η型的GaN層之外還選擇性地形成η型的AlGaN層來制造。
[0097]在本實施方式的MOSFET中，第三GaN系半導(dǎo)體層18與第二 GaN系半導(dǎo)體層16的界面為GaN/AlGaN的異質(zhì)接合。因此，在該界面產(chǎn)生二維電子氣體(2DEG)。因此，源極區(qū)域中的電子密度及電子移動度提高。因此，能夠?qū)崿F(xiàn)導(dǎo)通電流高的M0SFET。
[0098](第五實施方式)
[0099]本實施方式的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法除了第三GaN系半導(dǎo)體層為第二 GaN系半導(dǎo)體層側(cè)的GaN層與GaN層上的AlGaN層的層疊構(gòu)造之外，與第三實施方式同樣。因此，對于與第三實施方式重復(fù)的內(nèi)容，省略描述。
[0100]圖11是表示作為本實施方式的半導(dǎo)體裝置的MOSFET的構(gòu)成的模式截面圖。M0SFET400中，第三GaN系半導(dǎo)體層18為無摻雜(i型)的GaN層18a與η型的AlGaN (氮化鋁鎵)層18b的層疊構(gòu)造。η型的AlGaN層18b含有例如Si (硅)來作為η型雜質(zhì)。
[0101]圖12是表示本實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。本實施方式的M0SFET400能夠通過在第二溝槽52內(nèi)、利用外延生長法除了第三實施方式的η型的GaN層之外還連續(xù)地選擇性地形成i型的GaN層18a與η型的AlGaN層18b來制造。
[0102]在本實施方式的M0SFET400中，無摻雜(i型)的GaN層18a與η型的AlGaN (氮化鋁鎵)層18b的界面成為GaN/AlGaN的異質(zhì)接合。因此，在該界面產(chǎn)生二維電子氣體(2DEG)。因此，源極區(qū)域中的電子密度及電子移動度提高。因此，能夠?qū)崿F(xiàn)導(dǎo)通電流高的M0SFET400。
[0103]另外，也可以通過多次交替地層疊GaN層和AlGaN層來形成多個GaN/AlGaN的異質(zhì)接合。該情況下，在多個界面產(chǎn)生二維電子氣體(2DEG)，由此，能夠?qū)崿F(xiàn)導(dǎo)通電流更高的M0SFET400。
[0104](第六實施方式)
[0105]本實施方式的半導(dǎo)體裝置的制造方法除了在Si (硅)基板中形成MOSFET之外，與第一實施方式同樣。因此，對于與第一實施方式重復(fù)的內(nèi)容，省略描述。
[0106]圖13、圖14是表示本實施方式的半導(dǎo)體裝置的制造方法的模式截面圖。
[0107]首先，準(zhǔn)備Si (硅)基板10。Si (硅)基板10的表面例如是(111)面。表面也可以相對于(111)面偏置。
[0108]接下來，在Si (硅)基板10上，利用外延生長法形成緩沖層11。緩沖層11例如為AlN (氮化鋁)。緩沖層11利用例如MOCVD法來形成。
[0109]接下來，在緩沖層11上，利用外延生長法形成η型的GaN基板(GaN系半導(dǎo)體)12。并且，在η型的GaN基板12上形成有η型的GaN層(第一 GaN系半導(dǎo)體層)14、ρ型的GaN層(第二 GaN系半導(dǎo)體層)16 (圖13)。
[0110]然后，利用與第一實施方式同樣的制造方法，形成有柵電極30 (圖14)。然后，第三電極(漏電極)36的形成之前，與第一實施方式同樣地進行制造。
[0111]并且，在第三電極(漏電極)36的形成之前,利用例如CMP (Chemical MecahanicalPolishing)法將Si (硅)基板10及緩沖層11除去。
[0112]然后，在露出的η型的GaN基板12的背面形成第三電極(漏電極)36。
[0113]通過本實施方式的半導(dǎo)體裝置的制造方法，也能夠與第一實施方式同樣地實現(xiàn)動作穩(wěn)定的MOSFET。
[0114]在實施方式中以MOSFET為例進行了說明，但是也能夠?qū)⒈景l(fā)明應(yīng)用到MOSFET以外的器件中，例如在縱型IGBT等中也能夠應(yīng)用本發(fā)明。
[0115]以上說明了本發(fā)明的幾個實施方式，但是這些實施方式指示作為例子而提示，并不意欲限定發(fā)明的范圍。這些新的實施方式能夠以其他各種方式來實施，在不脫離發(fā)明的宗旨的范圍內(nèi)能夠進行各種省略、置換及變更。這些實施方式及其變形包含在發(fā)明的范圍及宗旨內(nèi)，并且包含在權(quán)利要求書所記載的發(fā)明及其等同的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于，具備: η型的第一 GaN系半導(dǎo)體層； P型的第二 GaN系半導(dǎo)體層，設(shè)置在所述第一 GaN系半導(dǎo)體層上，具有所述第一 GaN系半導(dǎo)體層側(cè)的低雜質(zhì)濃度區(qū)域和與所述第一 GaN系半導(dǎo)體層相反一側(cè)的高雜質(zhì)濃度區(qū)域；η型的第三GaN系半導(dǎo)體層，設(shè)置在所述第二 GaN系半導(dǎo)體層的與所述第一 GaN系半導(dǎo)體層相反的一側(cè)； 柵電極，一端位于所述第三GaN系半導(dǎo)體層或者比所述第三GaN系半導(dǎo)體層靠上方，另一端位于所述第一 GaN系半導(dǎo)體層，經(jīng)由柵極絕緣膜與所述第三GaN系半導(dǎo)體層、所述低雜質(zhì)濃度區(qū)域、所述第一 GaN系半導(dǎo)體層相鄰地設(shè)置； 第一電極，設(shè)置在所述第三GaN系半導(dǎo)體層上； 第二電極，設(shè)置在所述高雜質(zhì)濃度區(qū)域上；以及 第三電極，設(shè)置在所述第一 GaN系半導(dǎo)體層的與所述第二 GaN系半導(dǎo)體層相反的一側(cè)。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第二 GaN系半導(dǎo)體層為外延生長層。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第三GaN系半導(dǎo)體層中含有P型雜質(zhì)。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第三GaN系半導(dǎo)體層中包含AlGaN層。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 所述第三GaN系半導(dǎo)體層為所述第二 GaN系半導(dǎo)體層側(cè)的GaN層與所述GaN層上的所述AlGaN層的層疊構(gòu)造。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第一電極與所述第二電極為相同材料。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第一電極與所述第二電極為不同材料。
8.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第三GaN系半導(dǎo)體層為外延生長層。
9.一種半導(dǎo)體裝置，其特征在于，具備: η型的第一 GaN系半導(dǎo)體層； P型的第二 GaN系半導(dǎo)體層，設(shè)置在所述第一 GaN系半導(dǎo)體層上，具有所述第一 GaN系半導(dǎo)體層側(cè)的低雜質(zhì)濃度區(qū)域和與所述第一 GaN系半導(dǎo)體層相反一側(cè)的高雜質(zhì)濃度區(qū)域；η型的第三GaN系半導(dǎo)體層，設(shè)置在所述第二 GaN系半導(dǎo)體層的與所述第一 GaN系半導(dǎo)體層相反的一側(cè)； 溝槽，一端位于所述第三GaN系半導(dǎo)體層，另一端位于所述第一 GaN系半導(dǎo)體層； 柵極絕緣膜，設(shè)置在所述溝槽的內(nèi)壁的、所述第三GaN系半導(dǎo)體層、所述低雜質(zhì)濃度區(qū)域及所述第一 GaN系半導(dǎo)體層上； 柵電極，設(shè)置在所述柵極絕緣膜上； 第一電極，設(shè)置在所述第三GaN系半導(dǎo)體層上； 第二電極，設(shè)置在所述高雜質(zhì)濃度區(qū)域上；以及 第三電極，設(shè)置在所述第一 GaN系半導(dǎo)體層的與所述第二 GaN系半導(dǎo)體層相反的一側(cè)。
10.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于， 所述第二 GaN系半導(dǎo)體層為外延生長層。
11.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于， 所述第三GaN系半導(dǎo)體層中含有P型雜質(zhì)。
12.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于， 所述第三GaN系半導(dǎo)體層中包含AlGaN層。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于， 所述第三GaN系半導(dǎo)體層為所述第二 GaN系半導(dǎo)體層側(cè)的GaN層與所述GaN層上的所述AlGaN層的層疊構(gòu)造。
14.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于， 所述第一電極與所述第二電極為相同材料。
15.如權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于， 所述第一電極與所述第二電極為不同材料。
16.一種半導(dǎo)體裝置的制造方法，其特征在于， 在η型的第一 GaN系半導(dǎo)體層上，通過使源氣中的P型雜質(zhì)濃度從低濃度向高濃度變化，來利用外延生長法形成具有所述第一 GaN系半導(dǎo)體層側(cè)的低雜質(zhì)濃度區(qū)域和與所述第一 GaN系半導(dǎo)體層相反一側(cè)的高雜質(zhì)濃度區(qū)域的P型的第二 GaN系半導(dǎo)體層； 形成在所述第二 GaN系半導(dǎo)體層的與所述第一 GaN系半導(dǎo)體層相反的一側(cè)設(shè)置的η型的第三GaN系半導(dǎo)體層； 形成一端位于所述第三GaN系半導(dǎo)體層、另一端位于所述第一 GaN系半導(dǎo)體層的第一溝槽； 在所述第一溝槽的內(nèi)壁的所述第三GaN系半導(dǎo)體層、所述低雜質(zhì)濃度區(qū)域及所述第一GaN系半導(dǎo)體層上形成柵極絕緣膜； 在所述柵極絕緣膜上形成柵電極； 在所述第三GaN系半導(dǎo)體層上形成第一電極； 在所述高雜質(zhì)濃度區(qū)域上形成第二電極； 在所述第一 GaN系半導(dǎo)體層的與所述第二 GaN系半導(dǎo)體層相反的一側(cè)形成第三電極。
17.如權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其特征在于， 通過向所述第二 GaN系半導(dǎo)體層離子注入η型雜質(zhì)，來形成所述第三GaN系半導(dǎo)體層。
18.如權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其特征在于， 在所述第一溝槽形成之前，在所述第二 GaN系半導(dǎo)體層形成未到達所述第一 GaN系半導(dǎo)體層的深度的第二溝槽，在所述第二溝槽內(nèi)利用外延生長法形成GaN系半導(dǎo)體層，由此，形成所述第三GaN系半導(dǎo)體層。
19.如權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述GaN系半導(dǎo)體層為AlGaN層。
20.如權(quán)利要求18所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述GaN系半導(dǎo)體層為GaN層與所述GaN層上的AlGaN層的層疊構(gòu)造。
【文檔編號】H01L21/336GK104425570SQ201410051942
【公開日】2015年3月18日 申請日期:2014年2月14日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】吉岡啟, 杉山亨, 齊藤泰伸, 津田邦男 申請人:株式會社東芝