半導體裝置制造方法
【專利摘要】本發(fā)明提供防止多層布線工藝中因熔絲開口部引起的水分浸入帶來的長期可靠性的變差的半導體裝置。為了防止水分從熔絲開口部侵入，蝕刻由氧化膜構成的層間絕緣膜使得留下等離子體TEOS氧化膜層的一部分，其后淀積鈍化氮化膜并構圖后，通過部分地除去鈍化氮化膜，形成以鈍化氮化膜覆蓋熔絲開口部的層間絕緣膜的側壁及側底面的構造。由此，可抑制水分從層疊的層間絕緣膜的界面或SOG層浸入，可防止因水分導致的IC特性的變差。
【專利說明】半導體裝置【技術領域】
[0001]本發(fā)明涉及具有CMOS晶體管、電阻以及激光微調(diào)用的熔絲的半導體裝置。
【背景技術】
[0002]在電壓檢測器等的高精度的模擬IC中，為了組合晶體管和電阻器而得到期望的特性，例如一般采用如下的措施:通過用激光照射來熔斷由多晶硅的薄膜構成的激光微調(diào)用的熔絲調(diào)節(jié)電阻器的組合圖案，調(diào)節(jié)因作為半導體晶片的加工工序的先前工序的制造偏差而帶來的特性偏差或電路的目標值。
[0003]參考圖4至圖6說明這樣的模擬IC中的激光微調(diào)用的熔絲。圖4是平面圖，圖5是沿切斷線C-C的截面示意圖，而圖6是沿切斷線D-D的截面示意圖。在形成于P型半導體襯底201表面的場絕緣膜203之上配置由多晶硅的薄膜電阻構成的熔絲206。為了從表面部分地蝕刻作為保護膜的氮化膜220、氧化膜219及多層布線間的層間絕緣膜216、214以能夠向熔絲206照射激光，形成了熔絲開口部222，但在熔絲開口部222中氮化膜、層間絕緣膜的側壁裸露出來。這里，在雙金屬工藝或其以上的多層布線工藝中，作為平坦化的I個技術，例如使用覆蓋由SOG (Spin on Glass:旋涂玻璃)構成的SOG層后進行回蝕的技術。SOG作為回蝕所用的材料具有優(yōu)異的特性，但一般具有吸濕性高的特征。因此，回蝕后，由于殘留有層疊的層間絕緣膜間的SOG層217，水分從該SOG層浸入，發(fā)生IC的元件特性變動，產(chǎn)生與長期可靠性相關的問題。特別為人所知的是，在PMOS晶體管中的高溫狀態(tài)下，因在施加負的柵極偏置時發(fā)生的NBTI (Negative Bias Temperature Instability:負偏壓溫度不穩(wěn)定性)而產(chǎn)生晶體管的閾值電壓偏移。
[0004]進一步說明熔絲開口部。在用光刻構圖熔絲開口部222后進行蝕刻，調(diào)節(jié)熔絲上的層間絕緣膜的膜厚，不會產(chǎn)生激光微調(diào)時的切屑等的微調(diào)不良現(xiàn)象。而且在現(xiàn)有構造中，在淀積作為最終保護膜的鈍化氮化膜220后，部分地除去熔絲開口 222和未圖示的Pad(焊點)部的鈍化氮化膜220后，進行蝕刻，再次使熔絲上部的層間絕緣膜成為固定的厚度。
[0005]此外，在熔絲開口部222和IC芯片間配置用防止水分侵入的第I及第2金屬布線形成的保護環(huán)221。由于具有該保護環(huán)221，如圖5所示，作為層間絕緣膜使用的SOG層217被切斷，而不會到達芯片內(nèi)部。
[0006]然而，在熔絲開口部的層間絕緣膜的側壁中，作為絕緣膜的氧化膜處于露出的狀態(tài)，在進行SOG回蝕的絕緣膜層中，SOG層露出，因而發(fā)生水分浸入，不僅產(chǎn)生NBTI，還產(chǎn)生金屬布線的腐蝕等，有導致IC的特性變差的可能性。
[0007]為了不因從該熔絲開口部侵入的水分而導致長期可靠性變差，例如，在專利文獻I及專利文獻2中公開了如下的對策:利用熔絲開口部，在IC的內(nèi)部使用金屬形成保護環(huán)以使其成為障壁，防止水分的侵入。
[0008]現(xiàn)有技術文獻 專利文獻
專利文獻1:日本特開平05-63091號公報； 專利文獻2:日本特開平07-22508號公報。

【發(fā)明內(nèi)容】

[0009]在模擬IC中，芯片尺寸縮小，必須縮小各單元電路部，但為了抑制因水分從熔絲部浸入而導致元件特性的變動或金屬布線的腐蝕，確保離熔絲開口部的距離，則芯片尺寸放大，失去競爭力。
[0010]另外，作為防止水分經(jīng)由SOG浸入的對策，在形成用金屬布線形成障壁的保護環(huán)的方法中，對因NBTI等導致的特性偏移的抑制也有效果，但在熔絲開口部露出SOG層，因而具有金屬布線的保護環(huán)發(fā)生布線腐蝕的可能性。
[0011]因此本發(fā)明的目的在于，提供可防止因熔絲開口部導致的水分浸入帶來的長期可靠性的變差及布線腐蝕的半導體裝置。
[0012]為了達到該目的，半導體裝置的特征在于，具有:
半導體襯底；
設于所述半導體襯底的表面的場絕緣膜；
配置在所述場絕緣膜之上的電阻器及熔絲；
設于所述熔絲之上的第一層間絕緣膜；
設于所述第一層間絕緣膜之上的第二層間絕緣膜；
設于所述第二層間絕緣膜之上的、其間具有SOG層的第三層間絕緣膜；
形成于所述第三層間絕緣膜上的鈍化氧化膜；
在所述熔絲之上，通過從所述鈍化氧化膜到所述第二層間絕緣膜的中途為止除去其間的膜而設置的熔絲開口部；以及
覆蓋所述鈍化氧化膜之上和所述熔絲開口部的側面及側底面的鈍化氮化膜，
在所述熔絲開口部的底面，以所述第二層間絕緣膜從所述鈍化氮化膜露出的方式，除去所述鈍化氮化膜。
[0013]另外，半導體裝置的特征在于，所述熔絲由第一多晶硅形成。
[0014]另外，半導體裝置的特征在于，所述電阻器由與所述第一多晶硅不同的第二多晶娃形成。
[0015]另外，半導體裝置的特征在于，所述第一層間絕緣膜由BPSG及NSG層形成，所述第二層間絕緣膜由等離子體TEOS氧化硅膜形成，所述第三層間絕緣膜由等離子體TEOS氧化硅膜、SOG和等離子體TEOS氧化硅膜構成。
[0016]另外，半導體裝置的特征在于，還具有包圍所述熔絲開口部的周圍的、由金屬布線材料構成的保護環(huán)。
[0017]在形成多層布線的IC中，可靠地截斷引起長期可靠性變差的、從熔絲開口部到層疊的層間絕緣膜側壁的水分進入路徑，能夠防止因NBTI及布線腐蝕帶來的IC的特性變差。
【專利附圖】

【附圖說明】
[0018]圖1是本發(fā)明的實施例1涉及的熔絲部的示意平面圖；
圖2是沿著包含本發(fā)明的實施例1涉及的熔絲部的半導體裝置的A-A的示意截面圖； 圖3是沿著包含本發(fā)明的實施例1涉及的熔絲部的半導體裝置的B-B的示意截面圖； 圖4是現(xiàn)有的熔絲部的示意平面圖；
圖5是沿著包含現(xiàn)有的熔絲部的半導體裝置的C-C的示意截面圖；
圖6是沿著包含現(xiàn)有的熔絲部的半導體裝置的D-D的示意截面圖；
圖7是本發(fā)明的實施例2涉及的熔絲部的示意平面圖；
圖8是沿著包含本發(fā)明的實施例2涉及的熔絲部的半導體裝置的A-A的示意截面圖； 圖9是沿著包含本發(fā)明的實施例2涉及的熔絲部的半導體裝置的B-B的示意截面圖； 圖10是本發(fā)明的實施例3涉及的熔絲部的示意平面圖；
圖11是本發(fā)明的實施例3的變形例涉及的熔絲部的示意平面圖。
【具體實施方式】
[0019]以下基于【專利附圖】

【附圖說明】本發(fā)明的實施方式。
[0020]實施例1
圖1示出作為本發(fā)明的實施例的半導體裝置的熔絲部的平面圖，在圖2及圖3示出同一半導體裝置的示意截面圖。
[0021]圖2是圖1的切斷線A-A的半導體裝置的示意截面圖，圖3是圖1的切斷線B-B的半導體裝置的示意截面圖。在P型硅半導體襯底101上，將在PMOS區(qū)域形成的N型阱擴散層102，以及雖未特別記載但在NMOS區(qū)域形成P型阱擴散層并利用LOCOS法形成的氧化膜的場絕緣膜103，形成為例如4000?8000 左右。
[0022]然后，采用熱氧化形成100?400 左右的柵極絕緣膜104，在進行離子注入以得到期望的閾值電壓后，用CVD法使成為柵極電極的多晶硅膜淀積，用光致抗蝕劑實施構圖而形成柵極電極105和用激光微調(diào)進行切割的熔絲106。此時在成為柵極電極105及熔絲106的多晶硅膜中，用離子注入或摻雜CVD法使磷及硼擴散，使電極的極性為N型或P型。其后，淀積第2多晶硅，向第2多晶硅離子注入低濃度雜質(zhì)，使其成為電阻器。這里，不論是P型電阻器還是N型電阻器，形成任一種均可。另外，也可用摻雜CVD法進行形成。其后，在光刻工序后，實施蝕刻而形成圖案，生成高電阻電阻器107。
[0023]其后，形成成為PMOS晶體管的漏極/源極的P型高濃度雜質(zhì)區(qū)域108，以及雖未特別圖示但成為NMOS晶體管的源極及漏極的N型高濃度雜質(zhì)區(qū)域。另外，為了實現(xiàn)電阻器的接觸部部分的低電阻化，同時對電阻器的低濃度區(qū)域109進行P型或N型的高濃度雜質(zhì)的離子注入，在電阻器的兩端形成高濃度區(qū)域110。
[0024]接著，例如用常壓CVD法使第一層間絕緣膜111淀積為5000?20000 的厚度來進行形成。第一層間絕緣膜可用包含硼和磷的BPSG膜的單層構造，或非摻雜的NSG膜和BPSG膜的2層構造來構成。而且在層疊第一層間絕緣膜后，設為在CMP工序中進行平坦化處理的期望的厚度，例如從硅襯底起10000 的厚度。此外，這里，使用CMP作為平坦化處理，但也可用以往使用的回流處理進行平坦化。
[0025]其后，形成連接孔112 (接觸孔)，形成埋入例如鎢等的高熔點金屬的所謂的插塞構造，例如用濺射法淀積3000 ?8000 的第I金屬布線113。為了防止接觸部的刺突，也可在埋入前涂敷由Ti及TiN構成的阻擋金屬層。金屬布線113可使用Al-S1、Al-S1-Cu或者Al-Cu。然后，用光刻、蝕刻工序形成第I金屬布線113。
[0026]接著，為了形成多層布線，用例如采用等離子體CVD法的TEOS氧化膜以5000?15000的厚度形成第二層間絕緣膜114，與第一層間絕緣膜時同樣，以采用CMP工序的處理進行平坦化，形成成為例如5000 程度的期望的厚度的層間絕緣膜。其后，形成用于與第I金屬布線連接的連接孔，并形成埋入例如鎢等的高融點金屬的插塞構造后，以例如濺射法按3000 ?8000的厚度淀積第2金屬布線115。在形成插塞構造前，也可涂敷由Ti及TiN構成的阻擋金屬層，對金屬布線115使用Al-S1、Al-S1-Cu或者Al_Cu。而且用光刻工序及蝕刻工序形成第2金屬布線115的圖案。
[0027]在形成第2金屬布線115后，以采用等離子體CVD法的TEOS氧化膜淀積第三層間絕緣膜116。此時，在第三層間絕緣膜的表面，為了平坦化，采用在覆蓋S0G(Spin On Glass)層117后實施回蝕，進而淀積TEOS氧化膜116的構造。SOG法中，為了對CMP工序簡單地進行平坦化，在多層布線工藝中，有時對淀積最上層的金屬布線的層間絕緣膜使用SOG法。
[0028]然后，在由等離子體CVD法形成的TEOS氧化膜和由SOG層構成的第三層間絕緣膜形成連接孔，在形成埋入例如鎢等的高融點金屬的插塞構造后，與第I及第2金屬布線同樣，例如用濺射法以3000?30000 的厚度淀積第3金屬布線118。第3金屬布線118例如也可以是Al-S1、Al-S1-Cu或者Al-Cu。然后，用光刻工序及蝕刻工序形成第3金屬布線118的圖案。
[0029]然后，經(jīng)過作為最終保護膜的鈍化氧化膜119和鈍化氮化膜120的2層鈍化膜的形成，以及Pad開口部及熔絲開口部122中的鈍化氧化膜、絕緣膜及鈍化氮化膜的構圖，形成半導體裝置。
[0030]這里，在熔絲開口部122的周圍，為了防止水分從熔絲開口部122侵入IC芯片內(nèi)部，以包圍熔絲開口部122的方式，矩形狀地配置由第I及第2金屬布線形成的保護環(huán)121。通過配置該保護環(huán)121，如圖2中所示，以作為層間絕緣膜使用的SOG層117向IC芯片內(nèi)部直接延伸而不到達的方式，切斷SOG層117。
[0031]而且，在本實施例中，如圖1、圖2及圖3所示，采用以鈍化氮化膜120覆蓋熔絲開口部122的層間絕緣膜露出的側壁以及作為底面和側壁相交的底面熔絲周邊區(qū)域的側底面的構造。在熔絲開口部122的底面(除側底面外)除去鈍化氮化膜120。鈍化氮化膜120在熔絲開口部122的底面中，具有與熔絲開口部122不同形狀的開口部123。因此，在熔絲開口部122露出的膜，僅是除去了側底面的底面的第二層間絕緣膜。通過這樣的結構，可防止由于層疊的第一、第二及第三層間絕緣膜的界面的密合性下降而經(jīng)由產(chǎn)生的間隙的水分浸入。另外，對SOG層也同樣采用以鈍化氮化膜120覆蓋的構造，也能夠抑制經(jīng)由SOG層的水分浸入。
[0032]另外，熔絲開口部122的蝕刻在第二層間絕緣膜的中途停止。這是因為，在到達第一層間絕緣膜時，具有吸濕性的BPSG層露出，即使用鈍化氮化膜120覆蓋側壁，水分也容易經(jīng)由BPSG層浸入IC芯片內(nèi)。另外，在第三層間絕緣膜116止住熔絲開口部122的蝕刻時，SOG層117最終露出而可能成為水分浸入路徑，但通過在作為即使是氧化膜但水分浸入也少的等離子體TEOS層的第二層間絕緣膜停止開口的蝕刻，可抑制熔絲調(diào)節(jié)不良，并防止因水分浸入帶來的IC特性的變差。
[0033]雖未圖示本實施例示出的半導體裝置的制造方法，但在形成第3金屬布線后，在2層鈍化膜中首先用等離子體CVD法淀積鈍化氧化膜119后，將熔絲的開口蝕刻到第二層間絕緣膜的中途為止而形成熔絲開口部122。其后在淀積鈍化氮化膜后，為了形成Pad和熔絲部分的開口，通過部分地除去鈍化氮化膜，由本實施例示出的半導體裝置成為最終方式。
[0034]實施例2
接著，使用圖7至圖9說明作為實施例2的、從上述實施例1所示的實施方式的變形例。圖7是示出變形例的熔絲部的平面圖，圖8是圖7的切斷線A-A的半導體裝置的示意截面圖，圖9是圖7的切斷線B-B的半導體裝置的示意截面圖。
[0035]從圖7可知，在本變形例中，在熔絲開口部的周圍未配置由第I及第2金屬布線形成的保護環(huán)(圖1至圖3中如符號121所示)。而且，關于其他的部分，與實施例1為同樣的結構。這是因為，在能夠確認對鈍化氮化膜120的水分的浸入的耐性足夠時，可省略作為對水分的浸入的二重防御之一的、由第I及第2金屬布線形成的保護環(huán)。在熔絲開口部的周圍沒有保護環(huán)時，SOG層未被切斷，如圖8及圖9所示那樣，有SOG層向IC芯片內(nèi)部延伸的可能性，但在熔絲開口部形成的鈍化氮化膜120充分地防止水分的浸入，因而不需要擔心水分經(jīng)由SOG層浸入。
[0036]在實施例2的結構中，具有如下的效果:可對沿著切斷線A-A的熔絲整體的長度，在制造工序中容許的范圍內(nèi)縮短省略了保護環(huán)的量。
[0037]實施例3
接著，使用圖10及圖11說明實施例3。圖10是示出實施例3的熔絲部的平面圖，圖11是示出作為其變形例的熔絲部的平面圖。在實施例3中，將各個熔絲中獨立的開口部配置成決定熔絲開口部的最終形狀的鈍化氮化膜120的開口部123的形狀。各個熔絲中的開口部123的形狀在圖10中是矩形(長方形)，在作為變形例的圖11中為圓形。開口部123的形狀由鈍化氮化膜120的構圖決定，因而不產(chǎn)生追加的工序。通過這樣配置在各個熔絲中獨立的開口，可露出在激光微調(diào)中切斷的熔絲的部分的量，其周圍由鈍化氮化膜120覆蓋，因高溫熔斷的熔絲的殘渣帶來的污染的影響變小，而且還具有抑制因熔斷的熔絲的周圍的溫度上升帶來的膨脹的影響的效果。
[0038]在以上所示的實施例中，以3層的金屬布線工藝為例進行了說明，但當然在4層以上的多層布線工藝中也可同樣適用本發(fā)明。
[0039]附圖標記說明 101,201 P型硅半導體襯底 102 N型阱擴散層 103、203場絕緣膜
104柵極絕緣膜
105柵極電極
106熔絲
107高電阻電阻器
108P型高濃度雜質(zhì)區(qū)域
109電阻器的低濃度區(qū)域
110電阻器的高濃度區(qū)域 111、211第一層間絕緣膜
112連接孔
113第一金屬布線114,214第二層間絕緣膜
115第二金屬布線116、216第三層間絕緣膜
117,217SOG 層
118第三金屬布線
119、219鈍化氧化膜
120、220鈍化氮化膜121,221保護環(huán)122,222熔絲開口部
123鈍化氮化膜的開口部。
【權利要求】
1.一種半導體裝置，其特征在于，具有: 半導體襯底； 設于所述半導體襯底的表面的場絕緣膜； 配置在所述場絕緣膜之上的電阻器及熔絲； 設于所述熔絲之上的第一層間絕緣膜； 設于所述第一層間絕緣膜之上的第二層間絕緣膜； 設于所述第二層間絕緣膜之上的、其間具有SOG層的第三層間絕緣膜； 形成于所述第三層間絕緣膜上的鈍化氧化膜； 在所述熔絲之上，通過從所述鈍化氧化膜到所述第二層間絕緣膜的中途為止除去其間的膜而設置的熔絲開口部；以及 覆蓋所述鈍化氧化膜之上和所述熔絲開口部的側面及側底面的鈍化氮化膜， 在所述熔絲開口部的底面，以所述第二層間絕緣膜從所述鈍化氮化膜露出的方式，除去所述鈍化氮化膜，所述鈍化氮化膜具有與所述熔絲開口部不同形狀的開口部。
2.如權利要求1所述的半導體裝置，其特征在于，所述熔絲利用第一多晶硅形成。
3.如權利要求2所述的半導體裝置，其特征在于，所述電阻器由與所述第一多晶硅不同的第二多晶硅形成。
4.如權利要求1至3的任一項所述的半導體裝置，其特征在于，還具有包圍所述熔絲開口部的周圍的、由金屬布線材料構成的保護環(huán)。
5.如權利要求1至4的任一項所述的半導體裝置，其特征在于，配置多個所述熔絲，所述鈍化氮化膜具有的所述開口部成為在各個所述熔絲中獨立的開口部。
6.如權利要求1至5的任一項所述的半導體裝置，其特征在于，所述第一層間絕緣膜由BPSG及NSG層形成，所述第二層間絕緣膜由等離子體TEOS氧化硅膜形成，所述第三層間絕緣膜由等離子體TEOS氧化硅膜、SOG和等離子體TEOS氧化硅膜構成。
【文檔編號】H01L23/525GK103972211SQ201410033375
【公開日】2014年8月6日 申請日期:2014年1月24日 優(yōu)先權日:2013年1月25日
【發(fā)明者】長谷川尚 申請人:精工電子有限公司