一種全芯片靜電放電保護(hù)電路的制作方法
【專利摘要】本實(shí)用新型提供了一種全芯片靜電放電保護(hù)電路，包括：第一靜電放電保護(hù)模塊、第一電源箝位模塊、第二靜電放電保護(hù)模塊、第二電源箝位模塊、第一輸入端口保護(hù)模塊、第二輸入端口保護(hù)模塊、輸出端口保護(hù)模塊。與現(xiàn)有技術(shù)相比，采用本實(shí)用新型提供的技術(shù)方案具有如下優(yōu)點(diǎn)：通過(guò)采用2個(gè)NMOS管結(jié)構(gòu)實(shí)現(xiàn)對(duì)高壓輸入管腳的靜電放電保護(hù)，有效的節(jié)約了芯片的面積，同時(shí)通過(guò)七個(gè)模塊組成一個(gè)靜電放電系統(tǒng)網(wǎng)絡(luò)，實(shí)現(xiàn)對(duì)全芯片進(jìn)行靜電放電保護(hù)。
【專利說(shuō)明】—種全芯片靜電放電保護(hù)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種全芯片靜電放電保護(hù)電路。
【背景技術(shù)】
[0002]集成電路的芯片，隨著制造的演進(jìn)，元件的尺寸已縮減到深亞微米階段，以增進(jìn)集成電路的性能及運(yùn)算速度以及降低每顆芯片的制造成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠性的問(wèn)題，如靜電放電(Electrostatic Discharge, ESD),因此,常需ESD保護(hù)電路。對(duì)于全芯片ESD保護(hù)來(lái)說(shuō)，IO (輸入輸出)口 ESD保護(hù)電路及電源的ESD電路必不可少。
[0003]傳統(tǒng)的ESD保護(hù)電路通常為高壓輸入管腳的ESD，采用的是多個(gè)二極管串聯(lián)結(jié)構(gòu)。而此類ESD保護(hù)電路存在以下問(wèn)題:1.多個(gè)二極管串聯(lián)結(jié)構(gòu)的會(huì)占用較大的芯片面積，增加成本，降低效率；2.1O鏈路需要通過(guò)較長(zhǎng)的路徑從電源ESD電路的功率鉗制電路進(jìn)行瀉放，而長(zhǎng)的瀉放路徑會(huì)引入一定的ESD壓降從而錯(cuò)誤提高了 IO鏈路的ESD電壓。
[0004]因此，希望提出一種可以在多電源供電的情況下，通過(guò)占用較小的芯片面積，選擇常規(guī)半導(dǎo)體器件，實(shí)現(xiàn)對(duì)全芯片的ESD保護(hù)電路。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種可以解決上述問(wèn)題的全芯片ESD保護(hù)電路，包括:
[0006]第一靜電放電保護(hù)模塊，位于芯片內(nèi)部模塊供電電源和芯片輸入/輸出模塊電源之間；
[0007]第一電源箝位模塊，位于芯片內(nèi)部模塊供電電源和內(nèi)部模塊供電地線之間；
[0008]第二靜電放電保護(hù)模塊，位于芯片內(nèi)部模塊供電地線和芯片輸入/輸出模塊地線之間；
[0009]第二電源箝位模塊，位于芯片內(nèi)部模塊供電電源和內(nèi)部模塊供電地線之間；
[0010]第一輸入端口保護(hù)模塊；
[0011 ] 第二輸入端口保護(hù)模塊；
[0012]輸出端口保護(hù)模塊。
[0013]與現(xiàn)有技術(shù)相比，采用本發(fā)明提供的技術(shù)方案具有如下優(yōu)點(diǎn):通過(guò)采用2個(gè)NMOS管結(jié)構(gòu)實(shí)現(xiàn)對(duì)高壓輸入管腳的ESD保護(hù)，有效的節(jié)約了芯片的面積，同時(shí)通過(guò)七個(gè)模塊組成一個(gè)ESD系統(tǒng)網(wǎng)絡(luò)，實(shí)現(xiàn)對(duì)全芯片進(jìn)行ESD保護(hù)。
【專利附圖】

【附圖說(shuō)明】
[0014]通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯。
[0015]圖1為根據(jù)本發(fā)明的實(shí)施例的一種全芯片進(jìn)行ESD保護(hù)電路示意圖?！揪唧w實(shí)施方式】
[0016]下面詳細(xì)描述本發(fā)明的實(shí)施例。
[0017]所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。
[0018]本發(fā)明提供了一種全芯片ESD保護(hù)電路。下面，將結(jié)合圖1通過(guò)本發(fā)明的一個(gè)實(shí)施例對(duì)此電路進(jìn)行具體描述。如圖1所示，本發(fā)明所提供的保護(hù)電路包括以下模塊:
[0019]第一靜電放電保護(hù)模塊I，位于芯片內(nèi)部模塊供電電源DVDD和芯片輸入/輸出模塊電源EVDD之間，所述芯片內(nèi)部模塊供電電源DVDD和芯片輸入/輸出模塊電源EVDD兩個(gè)管腳是由于通常芯片輸出管腳驅(qū)動(dòng)負(fù)載時(shí)，對(duì)芯片電源和地線有一定的沖擊和干擾，如果把這個(gè)管腳連接到芯片的內(nèi)部其他模塊，勢(shì)必會(huì)對(duì)這部分電路工作造成干擾，因此采用分開供電，即所述的芯片內(nèi)部模塊供電電源DVDD和芯片輸入/輸出模塊電源EVDD兩個(gè)管腳，這兩個(gè)管腳最終在封裝時(shí)候還是連到一起的。
[0020]所述第一靜電放電保護(hù)模塊I由第三二極管D3和第二二極管D2組成，且第三二極管D3和第二二極管D2方向相反，其中方向相反的意思是如果D3的正極接EVDD，負(fù)極接DVDD,則D2的負(fù)極結(jié)EVDD，正極接DVDD;如果D3的負(fù)極接EVDD，正極接DVDD，則D2的正極接EVDD，負(fù)極接DVDD，下文所述的方向相反意思相同不再贅述。所述第一靜電放電保護(hù)模塊I用于在EVDD、DVDD實(shí)現(xiàn)端口間ESD靜電瀉放通路。
[0021 ] 第一電源箝位模塊2，位于芯片內(nèi)部模塊供電電源DVDD和內(nèi)部模塊供電地線DVSS之間，由第O電容CO、第O電阻RO和第ON型場(chǎng)效應(yīng)管MO組成，如圖1所示，第O電容CO位于第ON型場(chǎng)效應(yīng)管MO的柵極和漏極通路上，且與第一靜電放電保護(hù)模塊I相連，第O電阻RO位于第ON型場(chǎng)效應(yīng)管MO的柵極和源極通路上，且與第二靜電放電保護(hù)模塊3相連。所述第一電源箝位模塊2用于實(shí)現(xiàn)DVDD和DVSS之間的電壓箝位電路。
[0022]第二靜電放電保護(hù)模塊3,位于芯片內(nèi)部模塊供電地線DVSS和芯片輸入/輸出模塊地線EVSS之間，第O 二極管DO和第一二極管Dl組成，且第O 二極管DO和第一二極管Dl方向相反，用于在實(shí)現(xiàn)EVSS、DVSS端口間ESD靜電瀉放通路。
[0023]第二電源箝位模塊4,位于芯片輸入/輸出模塊電源EVDD和芯片輸入/輸出模塊地線EVSS之間，由第一電容Cl、第一電阻Rl和第一N型場(chǎng)效應(yīng)管Ml成，如圖1所示，第一電容Cl位于第一 N型場(chǎng)效應(yīng)管Ml的柵極和漏極通路上,且與芯片輸入/輸出模塊電源EVDD相連，第一電阻Rl位于第一 N型場(chǎng)效應(yīng)管Ml的柵極和源極通路上,且與芯片輸入/輸出模塊地線EVSS相連。用于實(shí)現(xiàn)EVDD和EVSS之間的電壓箝位電路。
[0024]第一輸入端口保護(hù)模塊5，由第三電阻R3、第四電阻R4和第二 P型場(chǎng)效應(yīng)管M2、第三N型場(chǎng)效應(yīng)管M3組成，如圖1所示，第三電阻R3分別與第二 P型場(chǎng)效應(yīng)管M2的柵極和芯片輸入/輸出模塊電源EVDD相連,第二 P型場(chǎng)效應(yīng)管M2的源極與芯片輸入/輸出模塊電源EVDD相連，漏極分別和輸入PADl和第三N型場(chǎng)效應(yīng)管M3的漏極相連；第四電阻R4分別和第三N型場(chǎng)效應(yīng)管M3的柵極和芯片輸入/輸出模塊地線EVSS相連，第三N型場(chǎng)效應(yīng)管M3的源極與芯片輸入/輸出模塊地線EVSS相連。所述第一輸入端口保護(hù)模塊5用于實(shí)現(xiàn)輸入PADl同芯片輸入/輸出模塊電源EVDD和芯片輸入/輸出模塊地線EVSS間ESD靜電瀉放通路。
[0025]第二輸入端口保護(hù)模塊6，由第七電阻R7和第六N型場(chǎng)效應(yīng)管M6、第七N型場(chǎng)效應(yīng)管M7組成，如圖1所示，第七電阻R7的一端與第六N型場(chǎng)效應(yīng)管M6、第七N型場(chǎng)效應(yīng)管M7的柵極相連，另一端與芯片輸入/輸出模塊地線EVSS相連，第六N型場(chǎng)效應(yīng)管M6的漏極與芯片輸入/輸出模塊電源EVDD相連，源極分別與輸入PAD2和第七N型場(chǎng)效應(yīng)管M7的漏極相連，第七N型場(chǎng)效應(yīng)管M7的漏極分別與輸入PAD2和第六N型場(chǎng)效應(yīng)管M6的源極相連，源極與芯片輸入/輸出模塊地線EVSS相連。所述第二輸入端口保護(hù)模塊6實(shí)現(xiàn)輸入PAD2同芯片輸入/輸出模塊電源EVDD和地線EVSS間ESD靜電瀉放通路。
[0026]輸出端口保護(hù)模塊7，由第四P型場(chǎng)效應(yīng)管M4、第五N型場(chǎng)效應(yīng)管M5組成，如圖1所示，第四P型場(chǎng)效應(yīng)管M4的源漏分別與芯片輸入/輸出模塊電源EVDD和輸入PAD3相連，第五N型場(chǎng)效應(yīng)管M5的源漏分別于芯片輸入/輸出模塊地線EVSS和輸入PAD3相連。所述輸出端口保護(hù)模塊7用于實(shí)現(xiàn)輸入PAD3同芯片輸入/輸出模塊電源EVDD和芯片輸入/輸出模塊地線EVSS間ESD靜電瀉放通路。
[0027]其中，所述第一輸入端口保護(hù)模塊5的輸入電壓，即PADl上的電壓小于芯片輸入/輸出模塊電源EVDD,所述第二輸入端口保護(hù)模塊6的輸入電壓，即PAD2上的電壓大于芯片輸入/輸出模塊電源EVDD,小于NMOS漏區(qū)反向擊穿的電壓。這是因?yàn)镻ADl米用第一輸入端口保護(hù)模塊5對(duì)輸入管腳進(jìn)行保護(hù)，由一個(gè)PMOS和一個(gè)NMOS組成，這種結(jié)構(gòu)要求輸入PADl管腳的信號(hào)必須在OV?EVDD+0.7V之間，如果超過(guò)這個(gè)電壓范圍，寄生二極管正向?qū)?，信?hào)傳不過(guò)去。以上的原因，PAD2管腳輸入的信號(hào)是一個(gè)高壓信號(hào)，可能比EVDD要高幾伏，本發(fā)明采用模塊6所示的靜電放電保護(hù)模塊，由2個(gè)NMOS組成，PAD2輸入信號(hào)的最高電壓必須小于NMOS漏區(qū)反向擊穿的電壓。模塊5主要解決高壓輸入的問(wèn)題。
[0028]本發(fā)明通過(guò)七個(gè)模塊組成一個(gè)ESD系統(tǒng)網(wǎng)絡(luò)，實(shí)現(xiàn)對(duì)全芯片進(jìn)行ESD保護(hù)，但根據(jù)芯片的不同可選擇部分或全部模塊來(lái)組成所需要的ESD保護(hù)電路。比如通常芯片的管腳由電源、地線、輸入和輸出組成，電壓和地線一般必須保留，輸入和輸出可以根據(jù)管腳實(shí)際應(yīng)用，選擇適當(dāng)?shù)臄?shù)量和類型，也就是模塊1、2、3、4 一般來(lái)說(shuō)是必須要的，而模塊5、6、7可根據(jù)需要選擇。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):通過(guò)采用2個(gè)NMOS管結(jié)構(gòu)實(shí)現(xiàn)對(duì)高壓輸入管腳的ESD保護(hù)，有效的節(jié)約了芯片的面積，同時(shí)通過(guò)七個(gè)模塊組成一個(gè)ESD系統(tǒng)網(wǎng)絡(luò)，實(shí)現(xiàn)對(duì)全芯片進(jìn)行ESD保護(hù)。
[0030]雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說(shuō)明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。
[0031]此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種全芯片靜電放電保護(hù)電路，包括: 第一靜電放電保護(hù)模塊(I)，位于芯片內(nèi)部模塊供電電源(DVDD)和芯片輸入/輸出模塊電源(EVDD)之間； 第一電源箝位模塊(2)，位于芯片內(nèi)部模塊供電電源(DVDD)和芯片內(nèi)部模塊供電地線(DVSS)之間； 第二靜電放電保護(hù)模塊(3),位于芯片內(nèi)部模塊供電地線(DVSS)和芯片輸入/輸出模塊地線(EVSS)之間；以及 第二電源箝位模塊(4),位于芯片輸入/輸出模塊電源(EVDD)和芯片輸入/輸出模塊地線(EVSS)之間。
2.根據(jù)權(quán)利要求1所述的電路，其中在芯片輸入/輸出模塊電源(EVDD)和芯片輸入/輸出模塊地線(EVSS)之間還包括: 第一輸入端口保護(hù)模塊(5)； 第二輸入端口保護(hù)模塊(6);以及 輸出端口保護(hù)模塊(7)。
3.根據(jù)權(quán)利要求1所述的電路，其中所述第一靜電放電保護(hù)模塊(I)包括第三二極管(D3)和第二二極管(D2)，且第三二極管(D3)和第二二極管(D2)方向相反。
4.根據(jù)權(quán)利要求1所述的電路，其中所述第一電源箝位模塊(2)包括第O電容(CO)、第O電阻(RO)和第ON型場(chǎng)效應(yīng)管(MO)。
5.根據(jù)權(quán)利要求1所述的電路，其中所述第二靜電放電保護(hù)模塊(3)包括第O二極管(DO)和第一二極管(Dl),且第O 二極管(DO)和第一二極管(Dl)方向相反。
6.根據(jù)權(quán)利要求1所述的電路，其中所述第二電源箝位模塊(4)包括第一電容(Cl)、第一電阻(Rl)和第一 N型場(chǎng)效應(yīng)管(Ml)。
7.根據(jù)權(quán)利要求2所述的電路，其中所述第一輸入端口保護(hù)模塊(5)包括第三電阻(R3)、第四電阻(R4)和第二 P型場(chǎng)效應(yīng)管(M2)、第三N型場(chǎng)效應(yīng)管(M3)。
8.根據(jù)權(quán)利要求2所述的電路，其中所述第二輸入端口保護(hù)模塊(5)包括第六電阻(R6)、第六N型場(chǎng)效應(yīng)管(M6)和第七N型場(chǎng)效應(yīng)管(M7)。
9.根據(jù)權(quán)利要求2所述的電路，其中所述輸出端口保護(hù)模塊(7)包括第四P型場(chǎng)效應(yīng)管(M4)、第五N型場(chǎng)效應(yīng)管(M5)。
10.根據(jù)權(quán)利要求2所述的電路，其中所述第一輸入端口保護(hù)模塊(5)的輸入電壓小于芯片輸入/輸出模塊電源(EVDD)。
11.根據(jù)權(quán)利要求2所述的電路，其中所述第二輸入端口保護(hù)模塊(6)的輸入電壓大于芯片輸入/輸出模塊電源(EVDD)，小于NMOS漏區(qū)反向擊穿的電壓。
【文檔編號(hào)】H01L27/02GK203596352SQ201320798099
【公開日】2014年5月14日 申請(qǐng)日期:2013年12月6日 優(yōu)先權(quán)日:2013年12月6日
【發(fā)明者】張登軍 申請(qǐng)人:廣東博觀科技有限公司