用于集成電路中的器件的制作方法
【專利摘要】本實(shí)用新型的實(shí)施例公開了一種用于集成電路中的器件，所述器件包括：嵌入的氧化物區(qū)域，具有在其之上的保形氮化物層；以及硅化合物的無(wú)分面的外延生長(zhǎng)的區(qū)域，與所述嵌入的氧化物區(qū)域相鄰。本文呈現(xiàn)的一種這樣的技術(shù)是用SiN對(duì)隔離溝槽加襯以使得SiN襯墊提供在氧化物與其中將外延生長(zhǎng)的區(qū)域之間的屏障。
【專利說明】用于集成電路中的器件

【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容涉及集成電路MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)器件制作，并且具體地，涉及應(yīng)變硅器件。

【背景技術(shù)】
[0002]在硅襯底上構(gòu)建的集成電路通常并入場(chǎng)效應(yīng)晶體管(FET)，在這些FET中，電流響應(yīng)于向柵極施加的電壓流過在源極與漏極之間的半傳導(dǎo)溝道。應(yīng)變硅晶體管是MOSFET器件，這些MSOFET器件向硅襯底中引入壓縮應(yīng)變以增加半傳導(dǎo)溝道中的電荷載流子的遷移率。增加電荷遷移率造成對(duì)向柵極施加的電壓的改變的更快切換響應(yīng)。一種用于引入應(yīng)變的方式是用外延生長(zhǎng)的硅化合物替換源極和漏極區(qū)域中或者溝道本身中的體硅。
[0003]外延生長(zhǎng)是指在具有與下面的體硅的晶體結(jié)構(gòu)相似的晶體結(jié)構(gòu)的硅表面上生長(zhǎng)層。為了防止在外延層的邊界處的不連續(xù)，重要的是執(zhí)行“外延預(yù)清理”步驟以保證晶體表面無(wú)污染物。可以在外延生長(zhǎng)出現(xiàn)時(shí)通過在外延工藝步驟期間原位引入雜質(zhì)來?yè)诫s外延源極和漏極區(qū)域。
實(shí)用新型內(nèi)容
[0004]可能在外延生長(zhǎng)硅或者硅化合物(諸如鍺化硅(SiGe)或者碳化硅)期間出現(xiàn)的一個(gè)問題是分面化。在應(yīng)當(dāng)包含全生長(zhǎng)晶體的區(qū)域中存在分面和/或空隙表明缺陷或者某些材料邊界的存在已經(jīng)中斷晶體生長(zhǎng)。
[0005]根據(jù)本實(shí)用新型的一個(gè)方面，提供一種用于集成電路中的器件，所述器件包括:
[0006]嵌入的氧化物區(qū)域，具有在其之上的保形氮化物層；以及
[0007]硅化合物的無(wú)分面的外延生長(zhǎng)的區(qū)域，與所述嵌入的氧化物區(qū)域相鄰。
[0008]優(yōu)選地，所述嵌入的氧化物區(qū)域是隔離溝槽并且保形氮化物層是氮化硅溝槽襯墊。
[0009]優(yōu)選地，保形氮化物層的厚度在3nm-12nm的范圍內(nèi)。
[0010]優(yōu)選地,所述外延娃化合物是鍺化娃。
[0011]優(yōu)選地,所述外延娃化合物是碳化娃。
[0012]根據(jù)本實(shí)用新型的另一方面，提供一種晶體管，包括:
[0013]成對(duì)的溝槽，在硅襯底的表面以下延伸，所述溝槽用氮化硅襯墊來加襯，所述氮化硅襯墊限定所述襯底內(nèi)的氮化物-硅邊界；
[0014]柵極結(jié)構(gòu)，在所述溝槽之間形成于所述硅襯底的表面上，所述柵極結(jié)構(gòu)包括:
[0015]柵極電介質(zhì)；
[0016]體柵極層；
[0017]成對(duì)的間隔物；以及
[0018]外延的源極區(qū)域和漏極區(qū)域，在所述柵極結(jié)構(gòu)與所述溝槽之間延伸，所述源極區(qū)域和所述漏極區(qū)域在所述氮化物-硅邊界附近基本上無(wú)分面。
[0019]優(yōu)選地,所述氮化娃襯墊的厚度在約3nm-12nm的范圍內(nèi)。
[0020]根據(jù)本實(shí)用新型的又一方面，提供一種硅晶體管，包括:
[0021]用于通過用外延生長(zhǎng)的硅化合物的區(qū)域替換體硅區(qū)域來修改硅襯底中的電荷遷移率的裝置；
[0022]用于在外延生長(zhǎng)所述硅化合物期間基本上抑制與嵌入的氧化物結(jié)構(gòu)相鄰的分面化的裝置；以及
[0023]用于控制在所述外延生長(zhǎng)的區(qū)域之間的電流流動(dòng)的裝置。
[0024]優(yōu)選地，所述用于控制在所述外延生長(zhǎng)的區(qū)域之間的電流流動(dòng)的裝置包括通過柵極電介質(zhì)與所述硅襯底分離的柵極。
[0025]優(yōu)選地，用于基本上抑制與嵌入的氧化物結(jié)構(gòu)相鄰的分面化的裝置包括在所述嵌入的氧化物結(jié)構(gòu)周圍提供氮化物覆蓋物。
[0026]具體而言，已經(jīng)觀察到分面化在與氧化物邊界(例如二氧化硅(S12)，如圖1A中所示)相鄰生長(zhǎng)某些硅化合物的外延層時(shí)出現(xiàn)，但是分面化在與硅邊界相鄰(如圖1B中所示)或者與氮化物邊界(例如氮化硅(SiN))相鄰生長(zhǎng)外延層時(shí)未出現(xiàn)。由于硅化合物的外延生長(zhǎng)在用氧化物填充的隔離溝槽附近經(jīng)常有必要，所以用于抑制分面化的技術(shù)是希望的。本文呈現(xiàn)的一種這樣的技術(shù)是用SiN對(duì)隔離溝槽加襯，使得SiN襯墊提供在氧化物與其中將外延生長(zhǎng)的區(qū)域之間的屏障。

【專利附圖】

【附圖說明】
[0027]在附圖中，相同標(biāo)號(hào)標(biāo)識(shí)相似元件。未必按比例繪制附圖中的元件的尺寸和相對(duì)位置。
[0028]圖1A是在氧化物邊界附近表現(xiàn)分面化的現(xiàn)有技術(shù)外延硅化合物的從實(shí)際掃描電子顯微鏡圖像獲得的側(cè)視圖。
[0029]圖1B是現(xiàn)有技術(shù)外延硅化合物的從實(shí)際掃描電子顯微鏡圖像獲得的側(cè)視圖，在該外延硅化合物中已經(jīng)通過在氧化物邊界與其中將外延生長(zhǎng)的區(qū)域之間維持的硅屏障來抑制分面化。
[0030]圖2圖示用于形成圖1B中所示硅屏障的現(xiàn)有技術(shù)，在該技術(shù)中使用犧牲柵極結(jié)構(gòu)作為掩模。
[0031]圖3是根據(jù)本文描述的一個(gè)實(shí)施例的包括隔離溝槽的器件輪廓的側(cè)視圖，這些隔離溝槽具有氮化物襯墊。
[0032]圖4是圖示用于制作如本文描述的無(wú)分面外延源極/漏極晶體管的工藝的高級(jí)流程圖。
[0033]圖5A是示出可以用來在硅襯底中形成加襯隔離溝槽的工藝步驟序列的工藝流程圖。
[0034]圖5B是由圖5A中所示工藝流程形成的器件輪廓的側(cè)視圖。
[0035]圖6A是示出可以用來在硅襯底中完整形成隔離溝槽的又一工藝步驟序列的工藝流程圖。
[0036]圖6B是由圖6A中所示工藝流程形成的器件輪廓的側(cè)視圖。
[0037]圖7A是示出可以用來為本文描述的示例晶體管形成柵極和氮化物間隔物的又一工藝步驟序列的工藝流程圖。
[0038]圖7B和7C是由圖7A中所示工藝流程形成的無(wú)分面器件輪廓的側(cè)視圖。
[0039]圖8A是示出可以用來完整形成本文描述的無(wú)分面外延源極/漏極晶體管的又一工藝步驟序列的工藝流程圖。
[0040]圖8B和8C是由圖8A中所示工藝流程形成的無(wú)分面器件輪廓的側(cè)視圖。
[0041]圖9A、9B和9C是如本文描述的無(wú)分面器件輪廓的備選實(shí)施例的側(cè)視圖。

【具體實(shí)施方式】
[0042]將理解雖然本文出于示例的目的而描述本公開內(nèi)容的具體實(shí)施例，但是可以進(jìn)行各種修改而未脫離本公開內(nèi)容的精神實(shí)質(zhì)和范圍。因而本公開內(nèi)容除了受所附權(quán)利要求限制之外不受限制。
[0043]在以下描述中，闡述某些具體細(xì)節(jié)以便提供對(duì)公開的主題內(nèi)容的各種方面的透徹理解。然而無(wú)這些具體細(xì)節(jié)仍然可以實(shí)現(xiàn)公開的主題內(nèi)容。在一些實(shí)例中，尚未具體描述包括本文公開的主題內(nèi)容的實(shí)施例的公知結(jié)構(gòu)和半導(dǎo)體處理方法以免模糊本公開內(nèi)容的其它方面的描述。
[0044]除非上下文另有要求，貫穿說明書和所附權(quán)利要求，字眼“包括(comprise) ”及其變化，諸如“包括(comprises) ”和“包括(comprising) ”將在開放、包含意義上加以解釋，也就是解釋為“包括但不限于”。
[0045]貫穿說明書對(duì)“一個(gè)實(shí)施例”或者“一實(shí)施例”的引用意味著結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或者特性包含于至少一個(gè)實(shí)施例中。因此，短語(yǔ)“在一個(gè)實(shí)施例中”或者“在一實(shí)施例中”在貫穿說明書的各處的出現(xiàn)未必都指代相同方面。另外，可以在本公開內(nèi)容的一個(gè)或者多個(gè)方面中以任何適當(dāng)方式組合特定特征、結(jié)構(gòu)或者特性。
[0046]在以下描述中，闡述某些具體細(xì)節(jié)以便提供對(duì)公開的主題內(nèi)容的各種方面的透徹理解。然而無(wú)這些具體細(xì)節(jié)仍然可以實(shí)現(xiàn)公開的主題內(nèi)容。在一些實(shí)例中，尚未具體描述包括本文公開的主題內(nèi)容的實(shí)施例的公知結(jié)構(gòu)和半導(dǎo)體處理方法以免模糊本公開內(nèi)容的其它方面的描述。
[0047]除非上下文另有要求，貫穿說明書和所附權(quán)利要求，字眼“包括(comprise) ”及其變化，諸如“包括(comprises) ”和“包括(comprising) ”將在開放、包含意義上加以解釋，也就是解釋為“包括但不限于”。
[0048]貫穿說明書對(duì)絕緣材料或者半傳導(dǎo)材料的引用可以包括除了用來舉例說明呈現(xiàn)的晶體管器件的具體實(shí)施例的材料之外的各種材料。不應(yīng)狹義地解釋術(shù)語(yǔ)“外延硅化合物”使外延生長(zhǎng)的結(jié)構(gòu)例如限于Si或者SiGe，但是實(shí)際上，廣義地解釋術(shù)語(yǔ)“外延硅化合物”覆蓋可以從晶體娃表面外延生長(zhǎng)的任何化合物。
[0049]貫穿說明書對(duì)用于沉積氮化硅、二氧化硅、金屬或者相似材料的常規(guī)薄膜沉積技術(shù)的引用包括諸如化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、等離子體氣相沉積(PVD)、原子層沉積(ALD)、分子束外延(MBE)、電鍍、無(wú)電鍍等這樣的工藝。本文參照這樣的工藝的示例描述具體實(shí)施例。然而本公開內(nèi)容和對(duì)某些沉積技術(shù)的引用不應(yīng)限于描述的沉積技術(shù)。例如在一些境況中，可以備選地使用PVD來完成引用CVD的描述，或者可以備選地使用無(wú)電鍍來實(shí)現(xiàn)指定電鍍的描述。
[0050]貫穿說明書對(duì)半導(dǎo)體制作領(lǐng)域已知的用于選擇性去除多晶硅、氮化硅、二氧化硅、金屬、光刻膠、聚酰亞胺或者相似材料的常規(guī)蝕刻技術(shù)的引用包括諸如濕法化學(xué)蝕刻、反應(yīng)離子(等離子體)蝕刻(RIE)、清洗、濕法清理、預(yù)清理、噴射清理、化學(xué)機(jī)械平坦化(CMP)等這樣的工藝。本文參照這樣的工藝的示例描述具體實(shí)施例。然而本公開內(nèi)容和對(duì)某些沉積技術(shù)的引用不應(yīng)限于描述的沉積技術(shù)。在一些實(shí)例中，兩種這樣的技術(shù)可以可互換。例如剝離光刻膠可能需要在濕法化學(xué)浴器中浸潰樣本或者備選地向樣本上直接噴射濕化學(xué)劑。
[0051]本文參照已經(jīng)產(chǎn)生的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的示例描述具體實(shí)施例；然而本公開內(nèi)容以及對(duì)某些材料、尺度以及處理步驟的細(xì)節(jié)和排序的引用為舉例而不應(yīng)限于所示公開內(nèi)容和引用。
[0052]在圖中，相同標(biāo)號(hào)標(biāo)識(shí)相似特征或者元件。未必按比例繪制圖中的特征的尺寸和相對(duì)位置。
[0053]圖1A和IB呈現(xiàn)已經(jīng)觀測(cè)到在使用現(xiàn)有制作技術(shù)的SiGe或者SiC外延期間出現(xiàn)的多面化的示例。圖1A分別示出兩個(gè)現(xiàn)有技術(shù)應(yīng)變硅場(chǎng)效應(yīng)晶體管100和102。晶體管100包括覆蓋在分別由半傳導(dǎo)溝道110連接的外延源極和漏極區(qū)域106和108上面的柵極104。漏極108用作用于晶體管102的源極，晶體管102包括漏極112、柵極114和半傳導(dǎo)溝道116。源極/漏極區(qū)域106、108和112包含已經(jīng)與硅襯底118相鄰生長(zhǎng)的外延SiGe。
[0054]晶體管100位于如本領(lǐng)域熟知的那樣用絕緣材料(例如二氧化硅)填充的隔離溝槽120旁邊。虛設(shè)柵極122位于隔離溝槽120上方。源極106表現(xiàn)分面化124，其中SiGe的外延生長(zhǎng)遇到隔離溝槽120中的氧化物材料。源極/漏極區(qū)域108未鄰接氧化物填充的隔離溝槽并且未表現(xiàn)多面化。
[0055]圖1B示出現(xiàn)有技術(shù)應(yīng)變硅場(chǎng)效應(yīng)晶體管150，該晶體管包括覆蓋在由半傳導(dǎo)溝道160連接的源極區(qū)域156和漏極區(qū)域158上面的柵極154。源極/漏極區(qū)域156和158包含已經(jīng)與硅襯底168相鄰生長(zhǎng)的外延SiGe。與圖1A中所示晶體管100相似，晶體管150位于絕緣材料(例如二氧化硅)填充的隔離溝槽170旁邊。虛設(shè)柵極172位于隔離溝槽170上方。然而不同于晶體管100，晶體管150通過薄硅屏障174與隔離溝槽170間隔開。薄硅屏障174的存在通過分離外延生長(zhǎng)與隔離溝槽170內(nèi)的氧化物來抑制在源極區(qū)域156中外延生長(zhǎng)SiGe期間形成分面。
[0056]圖2圖示薄硅屏障174的形成方法的一個(gè)實(shí)施例。圖2示出分別包括柵極202以及外延源極和漏極區(qū)域204和206的應(yīng)變硅場(chǎng)效應(yīng)晶體管200。從襯底208生長(zhǎng)源極/漏極區(qū)域204和206。晶體管200位于兩個(gè)虛設(shè)柵極210與212之間。虛設(shè)柵極210和212分別覆蓋在隔離溝槽214和216上面?？梢允褂锰撛O(shè)柵極210和212作為用于向襯底208中蝕刻空隙的掩模，以后通過外延生長(zhǎng)來填充這些空隙以分別形成源極和漏極區(qū)域204和206。
[0057]第一薄硅屏障218分離隔離溝槽214與源極204。第一薄硅屏障218因此對(duì)應(yīng)于圖1B中的截面顯微圖中所示薄硅屏障174。第二薄硅屏障220分離隔離溝槽216與漏極206。薄硅屏障218和220中的每個(gè)薄硅屏障具有由對(duì)應(yīng)虛設(shè)柵極限定的寬度。例如第一薄硅屏障218的屏障寬度由虛設(shè)柵極210超出隔離溝槽214的邊緣延伸的重疊距離限定。類似地，第二薄硅屏障220的屏障寬度222由虛設(shè)柵極212超出隔離溝槽216的邊緣延伸的距離限定。
[0058]使用薄硅屏障218和220以在外延生長(zhǎng)SiGe源極/漏極區(qū)域204和206期間抑制多面化的一個(gè)缺點(diǎn)是由于屏障寬度(例如222)而引起的在集成電路芯片中基板面(realestate)的累積損失。即使每個(gè)硅屏障寬度222可以僅約為10nm，但是在考慮數(shù)以百萬(wàn)計(jì)的晶體管時(shí)，約為10 %的總電路密度損失可以與硅屏障方式關(guān)聯(lián)。
[0059]在圖3中圖示未引起電路密度減少的如本文描述的更簡(jiǎn)單和更有利方式。應(yīng)變硅場(chǎng)效應(yīng)晶體管300的一個(gè)實(shí)施例包括柵極302、源極304和漏極306。晶體管300形成于襯底308的由至少部分嵌入于襯底的表面以下并且用氧化物填充的一對(duì)隔離溝槽314和316界定的有源區(qū)域中。取代硅屏障218和220分離源極/漏極區(qū)域304和306與隔離溝槽，氮化硅襯墊324和326可以分別形成于溝槽314和316中以在沉積氧化物溝槽填充之前在襯底內(nèi)建立氮化物-硅邊界。
[0060]圖4呈現(xiàn)高級(jí)工藝流程400，該流程描述可以用來創(chuàng)建圖3中所示結(jié)構(gòu)的制作工藝中的基本動(dòng)作。以下在圖5A-8C中進(jìn)一步詳述圖4中所示步驟。在402，在硅襯底中蝕刻隔離溝槽并且沉積氮化物襯墊。在404，用氧化物填充隔離溝槽。在406，形成柵極結(jié)構(gòu)。在408，與柵極相鄰蝕刻并且用外延硅化合物替換體硅以形成源極和漏極區(qū)域。
[0061]以下參照?qǐng)D5A-8C，每組圖通過呈現(xiàn)更全面的工藝步驟序列和在完成該步驟序列時(shí)獲得的對(duì)應(yīng)側(cè)視圖來更具體示出來自圖4的工藝步驟之一。
[0062]圖5A和5B更具體圖示步驟402，根據(jù)一個(gè)實(shí)施例，在該步驟中形成隔離溝槽并且用保形氮化硅覆蓋物對(duì)隔離溝槽加襯。圖5A示出包括步驟502、504、506和508的工藝步驟序列，可以執(zhí)行這些步驟以形成圖5B中所示加襯隔離溝槽510。
[0063]首先可以使用常規(guī)沉積技術(shù)向硅襯底512上沉積掩蓋層堆疊，該堆疊包括焊盤氧化物層514，在該焊盤氧化物層上面是氮化物層516?？梢栽?02例如熱生長(zhǎng)或者沉積焊盤氧化物層514為約5-10nm厚度的薄層。在504，可以沉積具有在約20nm_50nm的范圍內(nèi)的厚度的氮化物層516。焊盤氧化物層514機(jī)械地隔離氮化物層516與硅襯底512以提供應(yīng)變消除，使得防止氮化物膜中的應(yīng)力在硅襯底512中引起破裂?？梢允褂脠D5B中所示氮化物層516作為用于使用常規(guī)光刻和蝕刻技術(shù)在下面的硅襯底512中圖案化隔離溝槽的硬掩模。
[0064]由于常規(guī)光刻為半導(dǎo)體處理領(lǐng)域技術(shù)人員所熟知，所以未在圖中明示它，但是將簡(jiǎn)要描述它。常規(guī)光刻需要在光刻膠上自旋、經(jīng)過圖案化的掩模使光刻膠的部分暴露于紫外線光并且顯影掉光刻膠的未暴露部分，由此向光刻膠傳送掩模圖案。在集成電路制作的上下文中，每個(gè)掩模圖案包含集成電路布局。光刻膠掩模然后可以用來向一個(gè)或者多個(gè)下面的層中蝕刻掩模圖案。通常，僅如果后續(xù)蝕刻相對(duì)淺，使用這樣的光刻膠掩模才是有效的，因?yàn)楣饪棠z可能在蝕刻工藝期間被消耗。如果所需蝕刻工藝如加襯隔離溝槽510的情況那樣深，則通常使用更耐受來自長(zhǎng)久等離子體(RIE)蝕刻的損壞的硬掩模(例如氮化物層 516)ο
[0065]在步驟506蝕刻隔離溝槽510之后，在508執(zhí)行附加氮化硅沉積以形成具有在約3nm-12nm的范圍內(nèi)的厚度的氮化硅溝槽襯墊518?？梢岳缭诩s630°C的溫度使用高溫工藝來沉積溝槽襯墊。
[0066]圖6A和6B更具體圖示步驟404，根據(jù)一個(gè)實(shí)施例，在該步驟中填充和平坦化隔離溝槽。圖6A示出包括步驟602、604和606的工藝步驟序列，可以執(zhí)行這些步驟以形成圖6B中所示填充的隔離溝槽610。
[0067]在602，可以用絕緣材料填充隔離溝槽510。絕緣體可以例如是二氧化硅，諸如高縱橫比工藝(HARP?)填充材料612?？梢允褂迷趶腟anta Clara, California的AppliedMaterials, Inc.可用的專用化學(xué)氣相沉積(CVD)設(shè)備上執(zhí)行的專有工藝來沉積這樣的HARP?填充材料612。
[0068]在604，可以使用在氮化物層516上停止的CMP工藝來平坦化HARP?填充材料612。
[0069]在606，可以使用等離子體(RIE)蝕刻工藝取代常規(guī)熱氮化磷去除步驟來去除氮化物層516以免侵蝕氮化硅隔離溝槽襯墊522。在去除氮化物層516之后，填充的隔離溝槽612可以在硅襯底512上方突出與氮化物層516的厚度近似相等的量。
[0070]圖7A、7B和7C更具體圖示步驟406，可以在該步驟中以常規(guī)方式執(zhí)行包括步驟702、704和706的工藝步驟序列以形成如圖7C中所示圖案化的柵極堆疊708和多層間隔物710。
[0071]在702,可以使用對(duì)娃襯底512有選擇性、侵蝕二氧化娃的濕法化學(xué)蝕刻劑(例如氫氟酸(HF))來去除焊盤氧化物層514。
[0072]在704，可以沉積柵極堆疊，該柵極堆疊包括柵極電介質(zhì)712、具有第一柵極層714和第二柵極層716的柵極以及硬掩模718。第一和第二柵極層714和716的實(shí)施例分別可以包括體柵極材料，諸如功函數(shù)金屬合金，例如氮化鉭(TaN)、氮化鈦(TiN)或者鋁化鈦(TiAl)。常規(guī)金屬沉積工藝可以用來沉積柵極層714和716，諸如CVD、PVD、電鍍工藝或者無(wú)電鍍工藝。備選地，可以沉積常規(guī)多晶硅柵極作為第一柵極層714，并且第二柵極層716可以是硅化物，諸如硅化鎳。柵極電介質(zhì)可以由二氧化硅、氮氧化物或者另一材料(諸如氧化鉿或者具有大于約4.0的高介電常數(shù)的另一電介質(zhì)材料)制成。然后可以使用單個(gè)常規(guī)光刻掩膜步驟和多步驟RIE工藝來圖案化柵極堆疊。
[0073]在706，可以通過掩?；綦x溝槽并且處理在隔離溝槽之間的區(qū)域來形成多層間隔物710。多層間隔物710可以包括第一氮化物間隔物層720、氧化物間隔物層722和第二氮化物間隔物層724?？梢岳缤ㄟ^簡(jiǎn)單地執(zhí)行保形氮化硅沉積步驟來形成第一氮化物間隔物層720，在該步驟中，第一氮化物間隔物層720的厚度在約20nm-50nm的范圍中。第一氮化物間隔物層720的厚度然后與在圖案化的柵極堆疊上面的硬掩模718的厚度相加?？梢酝ㄟ^執(zhí)行氧化物和氮化物在圖案化的柵極堆疊708之上的依次保形沉積、然后執(zhí)行多步驟各向異性(向下指向)蝕刻以形成圖7C中所示L形多層間隔物710來一起形成氧化物間隔物層722和第二氮化物間隔物層724。在一些實(shí)施例中，可以在形成第一氮化物間隔物層720之前在柵極側(cè)壁上生長(zhǎng)或者沉積具有多晶硅柵極的薄氧化物層。
[0074]圖8A、8B和8C更具體圖示步驟408，在該步驟中可以執(zhí)行包括步驟802、804和806的工藝步驟序列以用外延硅化合物替換在隔離溝槽與圖案化的柵極堆疊708之間的體硅。因此在硅襯底512中基本上嵌入外延硅化合物。所得結(jié)構(gòu)是如圖SC中所示基本上無(wú)分面外延晶體管808。
[0075]在802，可以在填充的隔離溝槽的任一側(cè)上的源極/漏極區(qū)域中蝕刻襯底512以產(chǎn)生圖8B中所示結(jié)構(gòu)，其中可以在不存在蝕刻停止層的情況下使用定時(shí)的濕法或者干法蝕亥IJ。可以在蝕刻襯底512之時(shí)使用包括圖案化的柵極堆疊708和多層間隔物710的柵極結(jié)構(gòu)作為硬掩模。可以通過朝著溝槽的底部向下延伸硅蝕刻來減輕氮化物襯底522在相鄰硅中引起破裂的傾向。
[0076]希望選擇對(duì)氧化物和氮化物二者高度地有選擇性的蝕刻化學(xué)劑。另外，可以制作蝕刻輪廓的形狀和下切程度以調(diào)整器件的性能特性。化學(xué)劑可以例如是產(chǎn)生基本上各向異性(向下指向)蝕刻以創(chuàng)建基本上豎直的輪廓的等離子體蝕刻(RIE)化學(xué)劑?；旧县Q直的輪廓可以在間隔物下面具有小的橫向下切，諸如圖8B的實(shí)施例中所示輪廓。備選地，輪廓可以豎直而基本上無(wú)橫向下切，諸如圖3的實(shí)施例中所示輪廓。備選地，可以增加多步驟蝕刻工藝的各向同性，使得輪廓變得圓化而在間隔物和/或柵極本身下面有顯著橫向下切，諸如圖9A的實(shí)施例中所示輪廓900。在一些實(shí)施例中，通過使用各向同性蝕刻、繼而使用產(chǎn)生矩形底部部分920 (圖9B)的各向異性蝕刻在柵極結(jié)構(gòu)附近圓化輪廓的頂部部分的形狀(910)可以是有利的。備選地，如果氮化物襯墊522足夠薄，則硅蝕刻輪廓可以如圖9C中所示更淺而并不引起襯底破裂的風(fēng)險(xiǎn)。此外，外延源極/漏極區(qū)域可以形成凸起源極/漏極，其中外延層930的高度可以與溝槽隔離填充材料612的高度一致，使得隔離溝槽與最終娃表面基本上齊平而不是在娃表面上方突出。
[0077]備選地，濕法化學(xué)蝕刻可以沿著晶體平面進(jìn)行，從而產(chǎn)生不同側(cè)壁輪廓，例如菱形輪廓(未示出)而不是圖3和8B中所示矩形輪廓或者圖9A、9B和9C中所示圓化輪廓。在804，可以執(zhí)行預(yù)清理以從硅襯底512的蝕刻的表面去除原生氧化物、雜質(zhì)等，以允許外延晶體生長(zhǎng)未受表面污染物阻礙地出現(xiàn)。預(yù)清理可以例如是HF浸潰或者硅-鈷-鎳(SiCoNi)預(yù)清理，這與本領(lǐng)域已知在硅化鎳形成之前預(yù)清理相似。
[0078]在806，可以從硅襯底512的表面生長(zhǎng)晶體外延硅化合物812以形成MOS器件的源極和漏極區(qū)域。外延硅化合物812可以例如是SiGe，其中鍺含量希望在約35% -55%的范圍內(nèi)以實(shí)現(xiàn)所需壓縮應(yīng)變水平，從而增加源極和漏極區(qū)域內(nèi)的載流子遷移率。備選地，外延硅化合物812可以是SiC，其中碳含量希望少于約5%?；蛘咂渌庋庸杌衔?12可以用來實(shí)現(xiàn)所需器件特性。如果希望，則可以通過在外延生長(zhǎng)期間引入雜質(zhì)(諸如硼或者磷)來實(shí)現(xiàn)原位摻雜。由于氮化硅隔離溝槽襯墊522存在，所以隨著晶體外延硅化合物812生長(zhǎng)，它將遇到襯底512內(nèi)的氮化物-硅邊界而不是氧化物-硅邊界，因此外延生長(zhǎng)的層將保持基本上無(wú)分面。外延硅化合物812的最終厚度希望使得它的頂表面處于填充的隔離溝槽612的頂表面或者在填充的隔離溝槽612的頂表面以下。
[0079]可以組合以上描述的各種實(shí)施例以提供更多實(shí)施例。在本說明書中引用的和/或在申請(qǐng)數(shù)據(jù)表中列舉的所有美國(guó)專利、美國(guó)專利申請(qǐng)公開、美國(guó)專利申請(qǐng)、外國(guó)專利、外國(guó)專利申請(qǐng)和非專利公開通過引用而完全并入于此?？梢匀鐬榱诉\(yùn)用各種專利、申請(qǐng)和公開的概念而必需的那樣修改實(shí)施例的方面以提供更多實(shí)施例。
[0080]可以按照以上詳述的描述對(duì)實(shí)施例進(jìn)行這些和其它改變。一般而言，在所附權(quán)利要求中，不應(yīng)解釋使用的術(shù)語(yǔ)使權(quán)利要求限于在說明書和權(quán)利要求中公開的具體實(shí)施例，但是應(yīng)當(dāng)解釋這些術(shù)語(yǔ)包括所有可能實(shí)施例以及這樣的權(quán)利要求有權(quán)具有的等效含義的完全范圍。因而，權(quán)利要求不受公開內(nèi)容限制。
【權(quán)利要求】
1.一種用于集成電路中的器件，其特征在于，所述器件包括: 嵌入的氧化物區(qū)域，具有在其之上的保形氮化物層；以及 硅化合物的無(wú)分面的外延生長(zhǎng)的區(qū)域，與所述嵌入的氧化物區(qū)域相鄰。
2.根據(jù)權(quán)利要求1所述的器件，其特征在于，所述嵌入的氧化物區(qū)域是隔離溝槽并且保形氮化物層是氮化硅溝槽襯墊。
3.根據(jù)權(quán)利要求1所述的器件，其特征在于，保形氮化物層的厚度在3nm-12nm的范圍內(nèi)。
4.根據(jù)權(quán)利要求1所述的器件，其特征在于，所述外延硅化合物是鍺化硅。
5.根據(jù)權(quán)利要求1所述的器件，其特征在于，所述外延硅化合物是碳化硅。
【文檔編號(hào)】H01L29/78GK204088325SQ201320625002
【公開日】2015年1月7日 申請(qǐng)日期:2013年10月8日 優(yōu)先權(quán)日:2012年12月3日
【發(fā)明者】N·勞貝特, P·卡雷, 柳青 申請(qǐng)人:意法半導(dǎo)體公司