輸出電路、集成電路、振動(dòng)器件、電子設(shè)備、移動(dòng)體的制作方法
【專(zhuān)利摘要】本發(fā)明提供輸出電路、集成電路、振動(dòng)器件、電子設(shè)備、移動(dòng)體，盡管使用MOS型的輸出晶體管也能不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓。輸出電路包括：第1電路（13），其根據(jù)基準(zhǔn)電壓生成基于電阻比的第1輸出電壓；第2電路（14），其將第1輸出電壓和設(shè)定輸出信號(hào)的第2輸出電壓的第2晶體管的源極電壓進(jìn)行比較，生成使第1晶體管輸出第2輸出電壓的輸出柵極電壓；以及第3電路（15），其根據(jù)輸入控制信號(hào)控制向第1晶體管施加輸出柵極電壓的時(shí)機(jī)。
【專(zhuān)利說(shuō)明】輸出電路、集成電路、振動(dòng)器件、電子設(shè)備、移動(dòng)體

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及輸出電路、半導(dǎo)體集成電路、振動(dòng)器件、電子設(shè)備和移動(dòng)體等。

【背景技術(shù)】
[0002]近年來(lái)，存在很多用于以高的數(shù)據(jù)速率進(jìn)行串行通信的標(biāo)準(zhǔn)，例如使用了 PECL(Positive Emitter Coupled Logic:正射極稱(chēng)合邏輯)、LVPECL (Low Voltage PECL,低電壓PECL)。并且，還存在很多符合這些標(biāo)準(zhǔn)的輸出電路，在集成電路裝置(IntegratedCircuit，IC)等中使用。例如，PECL輸出電路在包括振蕩電路的集成電路中使用，根據(jù)振蕩信號(hào)輸出PECL的差動(dòng)信號(hào)。
[0003]—般，在PECL輸出電路中，輸出晶體管使用雙極型的NPN晶體管(例如，參照專(zhuān)利文獻(xiàn)I)。雙極型的晶體管由于動(dòng)作高速，因而適于高速串行傳輸。
[0004]【專(zhuān)利文獻(xiàn)I】日本特開(kāi)2001- 320267號(hào)公報(bào)
[0005]【專(zhuān)利文獻(xiàn)2】美國(guó)專(zhuān)利申請(qǐng)公開(kāi)第2009/0140768號(hào)說(shuō)明書(shū)
[0006]這樣的PECL輸出電路需要通過(guò)BiCMOS工藝來(lái)制造。然而，在使用BiCMOS工藝的情況下，與MOS工藝相比，工藝成本變高，結(jié)果，包括PECL輸出電路的集成電路裝置自身的成本上升。
[0007]在專(zhuān)利文獻(xiàn)2的發(fā)明中，輸出晶體管采用MOS型的晶體管(例如，參照專(zhuān)利文獻(xiàn)2的圖8B)， 能夠通過(guò)MOS工藝來(lái)制造。然而，在使用MOS型晶體管的情況下，其閾值通常產(chǎn)生制造偏差(例如，±0.1V左右)。因此，使專(zhuān)利文獻(xiàn)2的發(fā)明的PECL輸出電路的輸出電壓保持在PECL的標(biāo)準(zhǔn)內(nèi)是困難的。


【發(fā)明內(nèi)容】

[0008]本發(fā)明是鑒于上述情況而完成的，根據(jù)本發(fā)明的幾個(gè)方式，可提供盡管使用MOS型的輸出晶體管也能不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓的輸出電路、半導(dǎo)體集成電路、振動(dòng)器件、電子設(shè)備、移動(dòng)體等。
[0009]本發(fā)明是為了解決上述課題中的至少一部分而完成的，能夠作為以下的方式或應(yīng)用例來(lái)實(shí)現(xiàn)。
[0010][應(yīng)用例I]
[0011]本應(yīng)用例涉及的輸出電路將MOS型的第I晶體管作為輸出級(jí)，該MOS型的第I晶體管的漏極端子被施加電源電壓，從源極端子輸出輸出信號(hào)，所述輸出電路包括:第I電路，其根據(jù)基準(zhǔn)電壓生成基于電阻比的第I輸出電壓；第2電路，其將所述第I輸出電壓和第2晶體管的源極電壓進(jìn)行比較，生成使所述第I晶體管輸出所述輸出信號(hào)的第2輸出電壓的輸出柵極電壓，其中，該第2晶體管設(shè)定所述第2輸出電壓；以及第3電路，其根據(jù)輸入控制信號(hào)控制向所述第I晶體管施加所述輸出柵極電壓的時(shí)機(jī)。
[0012]本應(yīng)用例涉及的輸出電路將從源極跟隨器結(jié)構(gòu)的MOS型的第I晶體管作為輸出級(jí)。并且，輸出電路包括:第I電路，其生成第I輸出電壓；第2電路,其根據(jù)第I輸出電壓和復(fù)制的輸出信號(hào)的輸出電壓生成輸出柵極電壓；以及第3電路，其根據(jù)輸入控制信號(hào)控制向第I晶體管施加輸出柵極電壓。另外，第I晶體管對(duì)應(yīng)于上述的輸出晶體管。
[0013]第I電路生成的第I輸出電壓例如可以是與在規(guī)范或標(biāo)準(zhǔn)中規(guī)定的高電平或低電平對(duì)應(yīng)的電壓。
[0014]而且，第2電路生成的輸出柵極電壓是施加給第I晶體管的柵極端子的電壓。此時(shí)，根據(jù)復(fù)制的輸出信號(hào)的輸出電壓和第I輸出電壓調(diào)整輸出柵極電壓。例如，以使它們的電壓差消失的方式調(diào)整輸出柵極電壓。
[0015]此時(shí)，第2電路包括用于輸出信號(hào)的輸出電壓復(fù)制的電路，而該電路的晶體管與第I晶體管同樣地發(fā)生偏差。因此，能夠與制造偏差無(wú)關(guān)地使輸出信號(hào)的輸出電壓成為第2輸出電壓(例如，與在標(biāo)準(zhǔn)中規(guī)定的高電平或低電平對(duì)應(yīng)的電壓)。
[0016]而且，第3電路可根據(jù)輸入控制信號(hào)，控制對(duì)第I晶體管施加輸出柵極電壓，從第I晶體管的源極端子輸出例如高電平或低電平的第2輸出電壓。因此，本應(yīng)用例涉及的輸出電路盡管使用MOS型的第I晶體管，但也能夠不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓。第3電路可以是包含例如傳輸門(mén)(transmiss1n gate)的結(jié)構(gòu)，也可以是包括選擇性地輸出例如2個(gè)輸出柵極電壓的反相器或緩沖器等的結(jié)構(gòu)。
[0017][應(yīng)用例2]
[0018]在上述應(yīng)用例涉及的輸出電路中，所述第2電路可以包括所述第I晶體管的復(fù)制電路。
[0019][應(yīng)用例3]
[0020]在上述應(yīng)用例涉及的輸出電路中，所述復(fù)制電路可以包括:復(fù)制晶體管，其漏極端子被施加電源電壓；和電流源，其與所述復(fù)制晶體管的源極端子連接，所述第2電路以使所述復(fù)制晶體管的源極端子的電壓和所述第I輸出電壓一致的方式，生成復(fù)制晶體管調(diào)整電壓，該復(fù)制晶體管調(diào)整電壓是所述復(fù)制晶體管的柵極電壓，將所述復(fù)制晶體管調(diào)整電壓作為所述輸出柵極電壓。
[0021][應(yīng)用例4]
[0022]在上述應(yīng)用例涉及的輸出電路中，所述復(fù)制電路可以包括尺寸比所述第I晶體管小的所述復(fù)制晶體管。
[0023]本應(yīng)用例涉及的輸出電路的第2電路可以包括第I晶體管的復(fù)制電路。第2電路通過(guò)包括第I晶體管的復(fù)制電路，可準(zhǔn)確進(jìn)行輸出信號(hào)的輸出電壓的復(fù)制。
[0024]這里，復(fù)制電路可以包括:復(fù)制晶體管，其漏極端子被施加電源電壓；和電流源，其與復(fù)制晶體管的源極端子連接。復(fù)制晶體管復(fù)制了第I晶體管，可以是相同尺寸的晶體管，而優(yōu)選的是以規(guī)定的比率縮小尺寸后的晶體管。此時(shí)，可抑制復(fù)制電路的功耗。
[0025]并且，電流源復(fù)制了在輸出電路的外部附加的負(fù)載電路。本應(yīng)用例涉及的輸出電路即使在用作可使用多個(gè)電源電壓的標(biāo)準(zhǔn)(例如PECL)的輸出電路的情況下，也能夠通過(guò)復(fù)制不依賴于電源電壓的電流來(lái)擴(kuò)大使用范圍。
[0026]而且，第2電路以使復(fù)制晶體管的源極端子的電壓和第2輸出電壓一致的方式，生成作為復(fù)制晶體管的柵極電壓的復(fù)制晶體管調(diào)整電壓。這里，復(fù)制晶體管的源極端子的電壓對(duì)應(yīng)于輸出信號(hào)的輸出電壓。因此，通過(guò)將復(fù)制晶體管調(diào)整電壓設(shè)為輸出柵極電壓，本應(yīng)用例涉及的輸出電路能夠準(zhǔn)確實(shí)現(xiàn)期望的輸出電壓。
[0027][應(yīng)用例5]
[0028]在上述應(yīng)用例涉及的輸出電路中，所述輸出信號(hào)可以取第I電平和不同于所述第I電平的第2電平中的至少一個(gè)作為信號(hào)電平，所述第I電路生成與所述第I電平、所述第2電平的所述輸出信號(hào)對(duì)應(yīng)的所述第I輸出電壓，所述第2電路生成與所述第I電平、所述第2電平的所述輸出信號(hào)對(duì)應(yīng)的作為所述輸出柵極電壓的第I輸出柵極電壓、第2輸出柵極電壓，所述第3電路根據(jù)所述輸入控制信號(hào)，選擇所述第I輸出柵極電壓和所述第2輸出柵極電壓中的一方而施加給所述第I晶體管。
[0029][應(yīng)用例6]
[0030]在上述應(yīng)用例涉及的輸出電路中,所述輸出信號(hào)可以是多個(gè)。
[0031][應(yīng)用例7]
[0032]在上述應(yīng)用例涉及的輸出電路中,所述輸出信號(hào)可以是差動(dòng)輸出。
[0033]本應(yīng)用例涉及的輸出電路取第I電平和第2電平作為輸出信號(hào)的信號(hào)電平。第I電平、第2電平例如可以對(duì)應(yīng)于數(shù)字輸出信號(hào)的高電平、低電平，然而不限于此。此時(shí)，第I電路針對(duì)第I電平、第2電平分別生成第I輸出電壓。第2電路使用2個(gè)第I輸出電壓，生成與第I電平、第2電平分別對(duì)應(yīng)的輸出柵極電壓即第I輸出柵極電壓、第2輸出柵極電壓。
[0034]然后，第3電路根據(jù)輸入控制信號(hào)，選擇第I輸出柵極電壓和第2輸出柵極電壓中的一方而施加給第I晶體管。在對(duì)第I晶體管的柵極端子施加了第I輸出柵極電壓的情況下，輸出信號(hào)的輸出電壓成為與第I電平(例如，高電平)對(duì)應(yīng)的第2輸出電壓。并且,在對(duì)第I晶體管的柵極端子施加了第2輸出柵極電壓的情況下，輸出信號(hào)的輸出電壓成為與第2電平(例如，低電平)對(duì)應(yīng)的第2輸出電壓。這樣，本應(yīng)用例涉及的輸出電路可以分別針對(duì)多個(gè)信號(hào)電平，不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓。另外，多個(gè)信號(hào)電平可以是3個(gè)以上。
[0035]輸出電路可以輸出多個(gè)輸出信號(hào)。而且，這些輸出信號(hào)可以是差動(dòng)輸出。例如，輸出電路可以是PECL輸出電路,可以輸出同相信號(hào)和反相信號(hào)這2個(gè)輸出信號(hào)。并且，可以具有多個(gè)這樣的通道。此時(shí)，本應(yīng)用例涉及的輸出電路能夠不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓，因而可實(shí)現(xiàn)高品質(zhì)的多輸出電路、差動(dòng)輸出電路。
[0036][應(yīng)用例8]
[0037]本應(yīng)用例涉及的半導(dǎo)體集成電路包括:上述應(yīng)用例涉及的輸出電路；和振蕩電路，其使振蕩元件振蕩來(lái)生成振蕩信號(hào)，所述輸出電路將所述振蕩信號(hào)用作所述輸入控制信號(hào)。
[0038][應(yīng)用例9]
[0039]本應(yīng)用例涉及的振動(dòng)器件包括:所述應(yīng)用例涉及的半導(dǎo)體集成電路；和所述振蕩元件。
[0040]本應(yīng)用例涉及的半導(dǎo)體集成電路、振動(dòng)器件包括振蕩電路和所述的輸出電路，可生成基于來(lái)自振蕩電路的振蕩信號(hào)的輸出信號(hào)(以下，也稱(chēng)為時(shí)鐘信號(hào))。因此，本應(yīng)用例涉及的半導(dǎo)體集成電路、振動(dòng)器件能夠不受制造偏差的影響地輸出期望的輸出電壓的時(shí)鐘信號(hào)。另外，振動(dòng)器件是檢測(cè)物理量的裝置，可以輸出期望的輸出電壓的物理量信號(hào)等。
[0041][應(yīng)用例10]
[0042]本應(yīng)用例涉及的電子設(shè)備包括所述應(yīng)用例涉及的半導(dǎo)體集成電路。
[0043][應(yīng)用例11]
[0044]本應(yīng)用例涉及的移動(dòng)體包括所述應(yīng)用例涉及的半導(dǎo)體集成電路。
[0045]本應(yīng)用例涉及的電子設(shè)備、移動(dòng)體包括上述的半導(dǎo)體集成電路，可利用不受制造偏差的影響的期望的輸出電壓的時(shí)鐘信號(hào)等。因此，可實(shí)現(xiàn)可靠性高的電子設(shè)備、移動(dòng)體。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0046]圖1是示出本實(shí)施方式的輸出電路的結(jié)構(gòu)例的圖。
[0047]圖2是使包括本實(shí)施方式的輸出電路和振蕩電路的半導(dǎo)體集成電路與振蕩元件連接的圖。
[0048]圖3的(A)、圖3的(B)是說(shuō)明終端電路(terminat1n circuit)的圖。
[0049]圖4的(A)、圖4的(B)是對(duì)復(fù)制電路的設(shè)計(jì)進(jìn)行說(shuō)明的圖。
[0050]圖5的(A)、圖5的(B )是示出振動(dòng)器件的結(jié)構(gòu)例的圖。
[0051]圖6是電子設(shè)備的功能框圖。
[0052]圖7是示出電子設(shè)備的外觀的一例的圖。
[0053]圖8是示出移動(dòng)體的一例的圖。
[0054]圖9是示出現(xiàn)有的輸出電路的例子的電路圖。
[0055]圖10是示出現(xiàn)有的輸出電路的另一例的電路圖。
[0056]標(biāo)號(hào)說(shuō)明
[0057]10半導(dǎo)體集成電路；11輸出電路；12振蕩電路；13第I電路；14第2電路；15第3電路；20石英振蕩器；24反相器；25反相器；26石英振子；41固定電容；42固定電容；200振動(dòng)器件；210半導(dǎo)體集成電路；211輸出電路；212振蕩電路；220溫度傳感器；230振蕩元件；240傳感器元件；250檢測(cè)電路；300電子設(shè)備；320CPU ；330操作部；340R0M ；350RAM ；360通信部；370顯示部；380聲音輸出部；400移動(dòng)體；410振蕩部；420控制器；450電池；460備用電池；101IA輸出電路；101IB輸出電路；1013前級(jí)電路；1015后級(jí)電路；A1誤差放大器；A2誤差放大器；Ar誤差放大器；D0同相輸出信號(hào)；D0b反相輸出信號(hào)；GT柵極；11電流；12電流；Ir電流；Is電流；L0柵極長(zhǎng)度；N1晶體管；N2晶體管；N3復(fù)制晶體管；N4電流源；N5復(fù)制晶體管；N6電流源；N9輸出晶體管；N10輸出晶體管；N11晶體管；N13晶體管；P1晶體管；P2晶體管；P3晶體管；P4晶體管；Q1NPN晶體管；Q2NPN晶體管；R1電阻；R2電阻；REl復(fù)制電路；RE2復(fù)制電路；Rf反饋電阻；Rr電阻；S同相振蕩信號(hào)；Sb反相振蕩信號(hào)；V1第I輸出電壓；V2第I輸出電壓；Vc頻率控制電壓；Vdd電源電壓；VgH輸出柵極電壓；VgL輸出柵極電壓；Vr基準(zhǔn)電壓；VsH源極電壓；VsL源極電壓；Vth閾值電壓；W0柵極寬度。

【具體實(shí)施方式】
[0058]以下，使用附圖詳細(xì)說(shuō)明本發(fā)明的優(yōu)選實(shí)施方式。另外，以下說(shuō)明的實(shí)施方式并非不當(dāng)?shù)叵薅?quán)利要求所述的本發(fā)明的內(nèi)容。并且，以下說(shuō)明的所有結(jié)構(gòu)不一定是本發(fā)明的必須構(gòu)成要件。
[0059]1.輸出電路、半導(dǎo)體集成電路
[0060][輸出電路的結(jié)構(gòu)]
[0061]圖1是示出本實(shí)施方式的輸出電路11的結(jié)構(gòu)例的圖。輸出電路11構(gòu)成后述的半導(dǎo)體集成電路10的輸出級(jí)，根據(jù)同相振蕩信號(hào)S、反相振蕩信號(hào)Sb，輸出作為PECL(Positive Emitter Coupled Logic，正射極耦合邏輯)的差動(dòng)輸出信號(hào)的同相輸出信號(hào)DO、反相輸出信號(hào)DOb。另外，同相振蕩信號(hào)S、反相振蕩信號(hào)Sb對(duì)應(yīng)于本發(fā)明的輸入控制信號(hào)，同相輸出信號(hào)DO、反相輸出信號(hào)DOb對(duì)應(yīng)于本發(fā)明的輸出信號(hào)。另外，以下，在無(wú)需對(duì)同相輸出信號(hào)DO和反相輸出信號(hào)DOb進(jìn)行區(qū)分的情況下,簡(jiǎn)單表現(xiàn)為“輸出電路11的輸出信號(hào)”。
[0062]輸出電路11包括MOS型的輸出晶體管N9、N10，輸出晶體管N9、N10的漏極端子被施加電源電壓Vdd,分別從源極端子輸出同相輸出信號(hào)D0、反相輸出信號(hào)DOb。并且,輸出電路11包括第I電路13、第2電路14、第3電路15。輸出晶體管N9、N10對(duì)應(yīng)于本發(fā)明的第I晶體管。
[0063]第I電路13生成輸出電路11的輸出信號(hào)的第I輸出電壓V1、V2。第I輸出電壓V1、V2分別是基于PECL標(biāo)準(zhǔn)的差動(dòng)輸出信號(hào)的高電平、低電平的電壓。輸出電路11的輸出信號(hào)被要求不受例如制造偏差的影響地取第I輸出電壓Vl或第I輸出電壓V2。以下，說(shuō)明第I電路13的結(jié)構(gòu)。
[0064]如圖1所示，第I電路13包含穩(wěn)定的基準(zhǔn)電壓Vr?；鶞?zhǔn)電壓Vr例如可使用帶隙基準(zhǔn)電路等來(lái)實(shí)現(xiàn)。第I電路I3的誤差放大器Ar調(diào)整晶體管Pl的柵極電壓，在反相輸入端子和同相輸入端子的電壓大致相等的狀態(tài)下保持平衡。因此，假定與晶體管Pl連接的電阻(以下是電阻Rr)的電阻值是Rr，流過(guò)晶體管Pl的電流Ir可以表示為式(I)。

【權(quán)利要求】
1.一種輸出電路，其將MOS型的第I晶體管作為輸出級(jí)，該MOS型的第I晶體管的漏極端子被施加電源電壓，從源極端子輸出輸出信號(hào)，所述輸出電路包括: 第I電路，其根據(jù)基準(zhǔn)電壓生成基于電阻比的第I輸出電壓； 第2電路，其將所述第I輸出電壓和第2晶體管的源極電壓進(jìn)行比較，生成使所述第I晶體管輸出所述輸出信號(hào)的第2輸出電壓的輸出柵極電壓，其中，該第2晶體管設(shè)定所述第2輸出電壓；以及 第3電路，其根據(jù)輸入控制信號(hào)控制向所述第I晶體管施加所述輸出柵極電壓的時(shí)機(jī)。
2.根據(jù)權(quán)利要求1所述的輸出電路，其中， 所述第2電路包括所述第I晶體管的復(fù)制電路。
3.根據(jù)權(quán)利要求2所述的輸出電路，其中， 所述復(fù)制電路包括: 復(fù)制晶體管，其漏極端子被施加電源電壓；和 電流源，其與所述復(fù)制晶體管的源極端子連接， 所述第2電路以使所述復(fù)制晶體管的源極端子的電壓和所述第I輸出電壓一致的方式，生成復(fù)制晶體管調(diào)整電壓，該復(fù)制晶體管調(diào)整電壓是所述復(fù)制晶體管的柵極電壓， 將所述復(fù)制晶體管調(diào)整電壓作為所述輸出柵極電壓。
4.根據(jù)權(quán)利要求3所述的輸出電路，其中， 所述復(fù)制電路包括尺寸比所述第I晶體管小的所述復(fù)制晶體管。
5.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的輸出電路，其中， 所述輸出信號(hào)取第I電平和不同于所述第I電平的第2電平中的至少一個(gè)作為信號(hào)電平，所述第I電路生成與所述第I電平、所述第2電平的所述輸出信號(hào)對(duì)應(yīng)的所述第I輸出電壓， 所述第2電路生成與所述第I電平、所述第2電平的所述輸出信號(hào)對(duì)應(yīng)的作為所述輸出柵極電壓的第I輸出柵極電壓、第2輸出柵極電壓， 所述第3電路根據(jù)所述輸入控制信號(hào)，選擇所述第I輸出柵極電壓和所述第2輸出柵極電壓中的一方而施加給所述第I晶體管。
6.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的輸出電路，其中， 所述輸出信號(hào)是多個(gè)。
7.根據(jù)權(quán)利要求1至4中的任一項(xiàng)所述的輸出電路，其中， 所述輸出信號(hào)是差動(dòng)輸出。
8.—種半導(dǎo)體集成電路，其包括: 權(quán)利要求1至4中的任一項(xiàng)所述的輸出電路；和 振蕩電路,其使振蕩元件振蕩來(lái)生成振蕩信號(hào)， 所述輸出電路將所述振蕩信號(hào)作為所述輸入控制信號(hào)。
9.一種振動(dòng)器件,其包括: 權(quán)利要求8所述的半導(dǎo)體集成電路；和 所述振蕩元件。
10.一種電子設(shè)備，其包括權(quán)利要求8所述的半導(dǎo)體集成電路。
11.一種移動(dòng)體，其包括權(quán)利要求8所述的半導(dǎo)體集成電路。
【文檔編號(hào)】H03K19/0175GK104079287SQ201410111176
【公開(kāi)日】2014年10月1日 申請(qǐng)日期:2014年3月24日 優(yōu)先權(quán)日:2013年3月26日
【發(fā)明者】神崎實(shí) 申請(qǐng)人:精工愛(ài)普生株式會(huì)社