電子器件的制作方法
【專利摘要】本實(shí)用新型涉及電子器件。本實(shí)用新型要解決的技術(shù)問(wèn)題之一是提供性能得到改進(jìn)的電子器件。提供一種包括晶體管結(jié)構(gòu)的電子器件，所述電子器件包括：覆蓋在襯底之上并且具有主表面的圖案化的半導(dǎo)體層，其中所述圖案化的半導(dǎo)體層限定從所述主表面向所述襯底延伸的第一溝槽和第二溝槽；在所述第一溝槽中的第一導(dǎo)電結(jié)構(gòu)；在所述第一溝槽中并且覆蓋在所述第一導(dǎo)電結(jié)構(gòu)之上的柵極電極；在所述第二溝槽中的第一絕緣元件；以及在所述第二溝槽中的第二導(dǎo)電結(jié)構(gòu)。本實(shí)用新型可被用于電子器件。通過(guò)本實(shí)用新型，可以獲得性能獲得提高的電子器件。
【專利說(shuō)明】電子器件
【技術(shù)領(lǐng)域】
[0001 ] 本公開(kāi)內(nèi)容總體上涉及電子器件。
【背景技術(shù)】
[0002]金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)是一種普通類型的功率開(kāi)關(guān)器件。MOSFET包括源極區(qū)域、漏極區(qū)域、在源極和漏極區(qū)域之間延伸的溝道區(qū)域以及鄰近溝道區(qū)域設(shè)置的柵極結(jié)構(gòu)。該柵極結(jié)構(gòu)包括被設(shè)置成接近溝道區(qū)域并通過(guò)薄的電介質(zhì)層與溝道區(qū)域分離的柵極電極層。
[0003]在MOSFET的性能優(yōu)化中，設(shè)計(jì)者通常面臨在器件參數(shù)性能中的權(quán)衡。特別地，可用的器件結(jié)構(gòu)或者制作處理選擇可以提高一種器件參數(shù)，但同時(shí)這些選擇可能使一種或多種其它器件參數(shù)劣化或者導(dǎo)致單元間距明顯變得較大。例如，提高品質(zhì)因數(shù)(即，MOSFET的總柵極電荷乘以導(dǎo)通電阻)的可用的結(jié)構(gòu)和處理，可能增加管芯的尺寸，并且較小的管芯尺寸可能具有較低的品質(zhì)因數(shù)。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型要解決的技術(shù)問(wèn)題之一是提供性能得到改進(jìn)的電子器件。
[0005]根據(jù)本實(shí)用新型的一個(gè)方面，提供一種包括晶體管結(jié)構(gòu)的電子器件，所述電子器件包括:覆蓋在襯底之上并且具有主表面的圖案化的半導(dǎo)體層，其中所述圖案化的半導(dǎo)體層限定從所述主表面向所述襯底延伸的第一溝槽和第二溝槽；在所述第一溝槽中的第一導(dǎo)電結(jié)構(gòu)；在所述第一溝槽中并且覆蓋在所述第一導(dǎo)電結(jié)構(gòu)之上的柵極電極；在所述第二溝槽中的第一絕緣元件；以及在所述第二溝槽中的第二導(dǎo)電結(jié)構(gòu)，其中:所述第二導(dǎo)電結(jié)構(gòu)包括第一部分和覆蓋在所述第一部分之上的第二部分；所述第一絕緣元件被設(shè)置在所述圖案化的半導(dǎo)體層和所述第二導(dǎo)電結(jié)構(gòu)的所述第一部分之間；以及所述第二導(dǎo)電結(jié)構(gòu)的第二部分在肖特基區(qū)域接觸所述圖案化的半導(dǎo)體層。
[0006]優(yōu)選地，所述第一溝槽比所述第二溝槽寬。
[0007]優(yōu)選地，在所述第二溝槽內(nèi)，所述第二導(dǎo)電結(jié)構(gòu)的所述第一部分比所述第二導(dǎo)電結(jié)構(gòu)的所述第二部分窄。
[0008]優(yōu)選地，所述電子器件進(jìn)一步包括:設(shè)置在所述肖特基區(qū)域之上的主體區(qū)域；設(shè)置在所述第一導(dǎo)電結(jié)構(gòu)和所述圖案化的半導(dǎo)體層之間的第二絕緣元件；以及設(shè)置在所述柵極電極和所述主體區(qū)域之間的柵極電介質(zhì)層，其中所述柵極電介質(zhì)層比所述第二絕緣元件薄。
[0009]優(yōu)選地，所述電子器件進(jìn)一步包括:設(shè)置在所述主體區(qū)域之上的源極區(qū)域；以及在所述主體區(qū)域內(nèi)并且與所述第二溝槽相鄰的主體接觸區(qū)域，其中所述第二導(dǎo)電結(jié)構(gòu)直接接觸所述源極區(qū)域和所述主體接觸區(qū)域。
[0010]優(yōu)選地，所述電子器件進(jìn)一步包括:由所述圖案化的半導(dǎo)體層所限定的另一個(gè)第一溝槽；以及位于所述另一個(gè)第一溝槽內(nèi)的另一個(gè)柵極電極，其中所述第二溝槽和第二導(dǎo)電結(jié)構(gòu)被設(shè)置在所述第一溝槽和所述第一柵極電極之間。
[0011 ] 優(yōu)選地，所述第二導(dǎo)電結(jié)構(gòu)的所述第一部分和所述第二導(dǎo)電結(jié)構(gòu)的所述第二部分包含不同的材料。
[0012]優(yōu)選地，所述第一部分包含摻雜的多晶硅；以及所述第二部分包含鎢。
[0013]優(yōu)選地，所述電子器件進(jìn)一步包括在所述第一導(dǎo)電結(jié)構(gòu)和所述柵極電極之間的第二絕緣元件，其中，在完成的器件中，所述第一導(dǎo)電結(jié)構(gòu)和所述第二導(dǎo)電結(jié)構(gòu)彼此電連接。
[0014]本實(shí)用新型可被用于電子器件。通過(guò)本實(shí)用新型，可以獲得性能獲得提高的電子器件。
【專利附圖】

【附圖說(shuō)明】
[0015]實(shí)施方式通過(guò)示例的方式來(lái)示出，并且不限于附圖。
[0016]圖1包括工件的一部分的截面圖的圖示，該工件包括下層摻雜區(qū)、半導(dǎo)體層、硬掩模層和圖案化的抗蝕劑層。
[0017]圖2包括在形成溝槽以及在溝槽中形成絕緣層之后的圖1的工件的截面圖的圖
/Jn ο
[0018]圖3包括在溝槽中形成導(dǎo)電結(jié)構(gòu)以及在特定的導(dǎo)電結(jié)構(gòu)和溝槽之上形成圖案化的抗蝕劑層之后的圖2的工件的截面圖的圖示。
[0019]圖4包括在去除某些導(dǎo)電結(jié)構(gòu)的部分并且形成絕緣余部(stub)之后的圖3的工件的截面圖的圖示。
[0020]圖5包括在形成柵極電介質(zhì)層和柵極元件之后的圖4的工件的截面圖的圖示。
[0021]圖6包括在形成主體區(qū)域、源極區(qū)域和硅化物元件之后的圖5的工件的截面圖的圖示。
[0022]圖7包括在形成層間電介質(zhì)層、開(kāi)口和主體接觸區(qū)域之后的圖6的工件的截面圖的圖示。
[0023]圖8包括在形成絕緣層和導(dǎo)電結(jié)構(gòu)之后的圖7的工件的截面圖的圖示。
[0024]圖9包括在形成基本完整的電子器件之后的圖8的工件的截面圖的圖示。
[0025]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，附圖中的部件是出于簡(jiǎn)明和清楚而示出的，并不必按比例繪制。例如，附圖中一些部件的尺寸可以相對(duì)于其它部件被放大以有助于增進(jìn)對(duì)于本實(shí)用新型實(shí)施方式的理解。
【具體實(shí)施方式】
[0026]結(jié)合附圖提供以下描述來(lái)幫助理解這里所公開(kāi)的教導(dǎo)。以下討論將集中在該教導(dǎo)的特定實(shí)現(xiàn)方式和實(shí)施方式上。將討論集中在該教導(dǎo)的特定實(shí)現(xiàn)方式和實(shí)施方式上有助于描述該教導(dǎo)，而不應(yīng)該被解釋為限制該教導(dǎo)的范圍和適用性。然而，其它教導(dǎo)無(wú)疑能用于該應(yīng)用。
[0027]正如這里所使用的那樣，術(shù)語(yǔ)“溝道長(zhǎng)度”意指晶體管結(jié)構(gòu)的源極區(qū)域和漏極區(qū)域之間的距離，該距離是基本平行于在正常操作期間流過(guò)溝道區(qū)域的電流的方向上測(cè)量的。術(shù)語(yǔ)“溝道寬度”意指在正交于溝道長(zhǎng)度的方向上測(cè)量的溝道區(qū)域的尺寸。
[0028]術(shù)語(yǔ)“正常操作”和“正常操作狀態(tài)”是指電子構(gòu)件或器件被設(shè)計(jì)為進(jìn)行操作的狀態(tài)。該狀態(tài)可以從關(guān)于電壓、電流、電容、電阻或其它電氣條件的數(shù)據(jù)表或其它信息獲得。因此，正常操作不包括遠(yuǎn)遠(yuǎn)超出其設(shè)計(jì)極限的電氣構(gòu)件或器件的操作。
[0029]術(shù)語(yǔ)“包含(comprises,comprising) ”、“包括(includes, including) ”、“具有(has, having) ”或它們的其它任意變形意圖覆蓋非排他的包含。例如，包含一系列的特征的方法、物品或裝置不必僅限于那些特征，而是可以包括其它未明確地列出的或該方法、物品或器件所固有的特征。進(jìn)一步地，除非明確相反地陳述，否則，“或者”是指兼或而不是異或。例如，條件A或B通過(guò)以下任何一種方式被滿足:A是真(或存在)并且B是假(或不存在)，A是假(或不存在)并且B是真(或存在)，以及A和B都是真(或存在)。
[0030]此外，使用“一 (a) ”或“一個(gè)(an) ”來(lái)描述這里所描述的部件或構(gòu)件，這樣做僅僅為了方便并且給出本實(shí)用新型范圍的一般含義。這種描述應(yīng)該被認(rèn)為包括一個(gè)或至少一個(gè)，并且單數(shù)也包括復(fù)數(shù)，反之亦然，除非其明確表達(dá)其它含義。例如，當(dāng)這里描述單個(gè)物體時(shí)，多于一個(gè)的物體可以被用來(lái)代替單個(gè)物體。類以地，當(dāng)在這里描述多個(gè)物體時(shí)，可以用單個(gè)物體來(lái)替代該多個(gè)物體。
[0031]在元素周期表中的對(duì)應(yīng)于列的族號(hào)使用在CRC Handbook of Chemistry andPhysics，第81版(2000-2001)中示出的“新標(biāo)記法”規(guī)則。
[0032]除非另有定義，這里所使用的所有技術(shù)和科學(xué)術(shù)語(yǔ)具有與本實(shí)用新型所屬【技術(shù)領(lǐng)域】普通技術(shù)人員所通常理解的含義相同的含義。材料、方法和示例僅是說(shuō)明性的而非限制性的。盡管在這里沒(méi)有描述，關(guān)于特定材料以及處理行為的許多細(xì)節(jié)是常規(guī)的，并且在半導(dǎo)體和電子領(lǐng)域的教科書(shū)和其它資料中可以找到。
[0033]一種電子器件可能在活性區(qū)域內(nèi)的溝槽中包括導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)在其它溝槽中的柵極電極之間。導(dǎo)電結(jié)構(gòu)可以允許更好的耗盡特生并且作為具有半導(dǎo)體層的肖特基區(qū)域的肖特基結(jié)的一部分。在肖特基結(jié)處的肖特基二極管幫助降低反向恢復(fù)電荷和正向電壓(Vf)。在降壓變換器中被減小的開(kāi)關(guān)節(jié)點(diǎn)振鈴也可以被改進(jìn)。正如這里所描述的那樣，肖特基二極管可以被整合到處理流程中，而不增加像其它針對(duì)設(shè)計(jì)的或特定的Vf的方法所增加的那樣多的單元間距(柵極-柵極)。肖特基區(qū)域的數(shù)量可由處理需要考慮的事項(xiàng)來(lái)確定。因此，當(dāng)晶體管結(jié)構(gòu)在關(guān)斷狀態(tài)時(shí)由Idss所度量的漏電流可以相對(duì)于許多其它常規(guī)晶體管結(jié)構(gòu)而減少。進(jìn)一步地，導(dǎo)電結(jié)構(gòu)的形成可以作為形成接觸插頭時(shí)的導(dǎo)電插頭處理的一部分被整合。電子器件的益處和細(xì)節(jié)在閱讀下面所詳細(xì)描述的實(shí)施方式后能被更好的理解。
[0034]圖1包括工件100的一部分的截面圖的圖示。工件100包括作為可以被輕摻雜或重?fù)诫s的η型或P型的基底的一部分的下層摻雜區(qū)102。出于本說(shuō)明的目的，重?fù)诫s意指至少1019atoms / cm3的峰值摻雜濃度。下層摻雜區(qū)102可以是重?fù)诫s基底(例如η型重?fù)诫s晶片)的一部分或者可以是位于相反導(dǎo)電類型的基礎(chǔ)層之上或位于埋置絕緣層(未示出)之上的埋置摻雜區(qū)，該埋置絕緣層位于基礎(chǔ)層和埋置摻雜區(qū)域之間。在一個(gè)實(shí)施方式中，下層摻雜區(qū)102被重?fù)诫s有η型摻雜物，比如磷、砷、銻或它們的任意組合。在特定的實(shí)施方式中，如果下層摻雜區(qū)102的擴(kuò)散被保持在相對(duì)低的水平，下層摻雜區(qū)102包括砷或者鋪。
[0035]在圖1所示的實(shí)施方式中，半導(dǎo)體層104覆蓋在下層摻雜區(qū)102之上，并且可以包括14族元素(例如，碳、硅、鍺或它們的任意組合)以及關(guān)于下層摻雜區(qū)102所描述的任意摻雜物或相反導(dǎo)電類型的任意摻雜物。在一個(gè)實(shí)施方式中，半導(dǎo)體層104是被適度摻雜的η型或P型的外延娃層，該外延娃層具有在大約0.5微米到大約4.0微米的范圍內(nèi)的厚度且摻雜濃度不大于大約1018atoms / cm3，并且在另一個(gè)實(shí)施方式中，具有至少大約1016atoms / cm3的摻雜濃度。
[0036]工件100可以進(jìn)一步包括覆蓋在半導(dǎo)體層104之上的另一個(gè)半導(dǎo)體層106。半導(dǎo)體層106可以包括14族元素(即碳、硅、鍺或它們的任意組合)以及關(guān)于半導(dǎo)體層104所描述的任意摻雜物。在一個(gè)實(shí)施方式中，半導(dǎo)體層106是輕摻雜的η型或P型的外延硅層，該外延硅層具有在大約0.5微米到大約3.0微米范圍內(nèi)的厚度且摻雜濃度不大于大約1017atoms / cm3,并且在另一個(gè)實(shí)施方式中，具有至少大約1015atoms / cm3的摻雜濃度。在處理流程中的這一點(diǎn)上半導(dǎo)體層106的摻雜濃度可以被當(dāng)作背景摻雜濃度。半導(dǎo)體層包括與下層摻雜區(qū)分隔開(kāi)的主表面107。在后續(xù)的圖中半導(dǎo)體層104和106的組合被示為半導(dǎo)體 105。
[0037]硬掩模層122和抗蝕劑層124在半導(dǎo)體層106之上形成。硬掩模層122被用作在后續(xù)溝槽蝕刻期間的掩模層。硬掩模層122可以包括氧化物、氮化物、氧氮化物，或者它們的任意組合。在一個(gè)實(shí)施方式中，硬掩模層122可以包括單層膜或者多層膜(例如，由氮化物膜所覆蓋的氧化物膜)。硬掩模層122具有足以承受后續(xù)的溝槽蝕刻的厚度，并且在一個(gè)實(shí)施方式中，具有在大約IlOnm到大約900nm范圍內(nèi)的厚度。硬掩模層122可以通過(guò)利用熱生長(zhǎng)技術(shù)、沉積技術(shù)或兩者的組合形成?？刮g劑層124形成在硬掩模層122之上并且被圖案化以形成對(duì)應(yīng)于那些將隨后形成溝槽的位置的開(kāi)口。進(jìn)行蝕刻，使得如圖1所示那樣對(duì)硬掩模層122圖案化。然后抗蝕劑層124被去除。
[0038]在圖2中，半導(dǎo)體層105被蝕刻以限定從主表面107向下層摻雜區(qū)102延伸的溝槽222、224和244。溝槽222位于晶體管結(jié)構(gòu)將被形成的位置，溝槽224和244位于柵極饋電區(qū)域和導(dǎo)電電極接觸區(qū)域的位置。溝槽222、224和244具有在大約1.1到大約3.0微米的范圍內(nèi)的深度。在另一個(gè)實(shí)施方式中，溝槽可以延伸到在半導(dǎo)體層105厚度的大約25%到大約75%的范圍內(nèi)的深度。溝槽222、224和244的寬度可以是在大約0.1微米到大約
0.9微米的范圍內(nèi)。在一個(gè)實(shí)施方式中，溝槽222的寬度比溝槽224和244的寬度窄。溝槽222、224和244可以具有基本相同的深度或可以具有如圖2所示的不同的深度。如果需要或必要，熱氧化物262可以生長(zhǎng)并且?guī)椭鷪A滑在主表面107附近的溝槽222、224、244的拐角以及溝槽222、224、244的底部。硬掩模層122和熱氧化物262被去除。
[0039]圖3包括在形成絕緣層322、導(dǎo)電結(jié)構(gòu)342和圖案化的抗蝕劑層362之后的截面圖的圖示。絕緣層322沿著半導(dǎo)體層105的暴露的部分被形成。絕緣層322部分地，而不是完全地，填充溝槽222、224和244。絕緣層322能包括氧化物、氮化物、氧氮化物或它們的任意組合。在一個(gè)實(shí)施方式中，絕緣層322可以包括單個(gè)絕緣膜，而在另一個(gè)實(shí)施方式中，絕緣層322可以包括多個(gè)絕緣膜，絕緣層322具有在大約70nm到大約150nm范圍內(nèi)的厚度。絕緣層322可以生長(zhǎng)或被沉積。
[0040]導(dǎo)電層形成在絕緣層322之上并且形成在溝槽222、224和244之內(nèi)。導(dǎo)電層基本填充溝槽222、224和244的剩余部分。導(dǎo)電層能包括含金屬材料或含半導(dǎo)體材料。在一個(gè)實(shí)施方式中，導(dǎo)電層可以包括重?fù)诫s半導(dǎo)體材料，比如非晶硅或多晶硅。在另一個(gè)實(shí)施方式中，導(dǎo)電層包括多個(gè)膜，比如粘合膜、陽(yáng)擋膜和導(dǎo)電填充材料。在特定的實(shí)施方式中，粘合膜可以包括比如鈦、鉭等的難熔金屬；陽(yáng)擋膜可以包括比如氮化鈦、氮化鉭等的難熔金屬氮化物，或者比如硅化鎢、硅化鈦等的難熔硅化物，或者比如TaSiN的難熔金屬-半導(dǎo)體-氮化物；以及導(dǎo)電填充材料可以包括鎢。在更加特定的實(shí)施方式中，導(dǎo)電層可以包括Ti / TiN/W。膜的數(shù)量和這些膜的成分的選擇取決于電氣特性、后續(xù)的熱循環(huán)的溫度、另一種標(biāo)準(zhǔn)或者它們的組合。難熔金屬和難熔的含金屬?gòu)?fù)合物可以承受高溫(比如，這些材料的熔點(diǎn)可以至少為1400°C )，可以被保形沉積，并且具有比重?fù)诫sη型硅低的體電阻率。在閱讀了本說(shuō)明書(shū)后，本領(lǐng)域技術(shù)人員將能夠確定導(dǎo)電層的成分以滿足他們對(duì)于特定應(yīng)用的需要或要求。
[0041]如圖3的實(shí)施方式所示，導(dǎo)電層在溝槽222、224和244之外覆蓋在絕緣層322之上的部分被去除，以在溝槽222、224和244內(nèi)形成導(dǎo)電結(jié)構(gòu)342。該去除可以通過(guò)使用化學(xué)-機(jī)械拋光或者毯式蝕刻技術(shù)來(lái)執(zhí)行。絕緣層322可以被用作拋光停止或蝕刻停止層?？刮g劑層在絕緣層322和導(dǎo)電結(jié)構(gòu)342之上形成并且被圖案化以形成覆蓋在溝槽244及其導(dǎo)電結(jié)構(gòu)342之上的圖案化的抗蝕劑層362。
[0042]如圖4所示，在溝槽222和224內(nèi)的導(dǎo)電結(jié)構(gòu)342的暴露部分被凹陷以形成在溝槽222和224內(nèi)的導(dǎo)電結(jié)構(gòu)442。該去除可以通過(guò)利用濕法或干法蝕刻技術(shù)來(lái)進(jìn)行。然后圖案化的抗蝕劑層362被去除。然后絕緣層322某些暴露的部分可以被去除；然而，半導(dǎo)體層105仍由絕緣層322剩余的部分繼續(xù)保護(hù)。導(dǎo)電結(jié)構(gòu)342和442在溝槽222、224和244內(nèi)被凹陷。導(dǎo)電結(jié)構(gòu)342和442的最大高度位于主表面107的高度之下。導(dǎo)電結(jié)構(gòu)342的頂部可以在主表面107之下的大約0.1-0.2微米范圍內(nèi)，并且導(dǎo)電結(jié)構(gòu)442的頂部可以在主表面107之下大約0.6微米到大約1.3微米的范圍內(nèi)。當(dāng)被表述為相應(yīng)溝槽(即，在其中設(shè)置特定導(dǎo)電結(jié)構(gòu)的溝槽)的深度的百分比時(shí)，導(dǎo)電結(jié)構(gòu)342可以在其相對(duì)應(yīng)溝槽的深度的大約70%到大約99%的范圍內(nèi)，并且導(dǎo)電結(jié)構(gòu)442可以在其相對(duì)應(yīng)溝槽的深度的大約30到60%的范圍內(nèi)。正如后續(xù)將要描述的那樣，導(dǎo)電結(jié)構(gòu)442的頂部被設(shè)計(jì)為在后續(xù)形成的主體區(qū)域之下的高度，而導(dǎo)電結(jié)構(gòu)342的頂部位于后續(xù)形成的主體區(qū)域之中或者高于后續(xù)形成的主體區(qū)域的高度。導(dǎo)電結(jié)構(gòu)342和442的組合可以是導(dǎo)電電極的一部分以幫助更充分地耗盡半導(dǎo)體層105在活性區(qū)域內(nèi)在溝槽222之間的部分。
[0043]如圖4所示，絕緣層322先前變薄的部分被去除以暴露半導(dǎo)體層105的部分。由于關(guān)于絕緣層322的去除順序，作為剩余的絕緣層322的一部分的絕緣余部422被形成在溝槽222、224和244中。對(duì)于溝槽222和224，絕緣余部422可以有助于減少后續(xù)形成的柵極元件和作為漏極區(qū)域一部分的半導(dǎo)體層105的部分之間的電容性耦合。被減小的電容性耦合有助于減少Q(mào)e的漏極分量(Qai)并且允許晶體管結(jié)構(gòu)更快的改變狀態(tài)(從截止到導(dǎo)通或者從導(dǎo)通到截止)。如果需要或要求，犧牲氧化物可以生長(zhǎng)并被去除以消除缺陷并減少溝槽中半導(dǎo)體層105的側(cè)壁的污染和表面粗糙度，以幫助提高后續(xù)沿著側(cè)壁形成的柵極電介質(zhì)層的質(zhì)量以及還提高柵極電介質(zhì)層的電氣特性。
[0044]圖5包括在形成柵極電介質(zhì)層502、柵極兀件542和導(dǎo)電結(jié)構(gòu)544之后的工件的圖示。柵極電介質(zhì)層502可以包括氧化物、氮化物、氧氮化物及它們的任意組合。在一個(gè)實(shí)施方式中，硬掩?？梢园▎螌幽せ蛘叨鄬幽?例如，由氮化物膜覆蓋的氧化物膜)。柵極電介質(zhì)層502可以具有在大約Ilnm到大約70nm的范圍內(nèi)的厚度。柵極電介質(zhì)層502可以利用熱生長(zhǎng)技術(shù)、沉積技術(shù)或兩者組合來(lái)形成。[0045]導(dǎo)電層被成形在柵極電介質(zhì)層502之上并且填充溝槽222、224和244的剩余部分。導(dǎo)電層可以包括任意材料、數(shù)量的膜，并且使用前面當(dāng)形成導(dǎo)電結(jié)構(gòu)342時(shí)關(guān)于導(dǎo)電層所描述的任意技術(shù)來(lái)形成。與用以形成導(dǎo)電結(jié)構(gòu)342的導(dǎo)電層相比，覆蓋在柵極電介質(zhì)層502之上的導(dǎo)電層可以具有相同或不同的成分，包括相同或不同數(shù)量的膜，或使用相同或不同的技術(shù)來(lái)形成。在閱讀本說(shuō)明書(shū)之后，本領(lǐng)域技術(shù)人員將能夠確定導(dǎo)電層的成分以滿足他們對(duì)于特定應(yīng)用的需求或需要。
[0046]如圖5的實(shí)施方式所示，導(dǎo)電層在溝槽222、224和244之外覆蓋在柵極電介質(zhì)層502之上的部分被去除，以形成溝槽222和224內(nèi)的柵極元件542以及形成溝槽244內(nèi)的導(dǎo)電結(jié)構(gòu)544。該去除可以利用化學(xué)-機(jī)械拋光或毯式蝕刻技術(shù)來(lái)實(shí)現(xiàn)。柵極電介質(zhì)層502可以被用作拋光停止或蝕刻停止層。柵極元件542可以包括用于晶體管結(jié)構(gòu)的柵極電極。如圖5所示，絕緣余部422有助于將柵極元件542的下部從半導(dǎo)體層105移開(kāi)，因此，柵極元件542與漏極區(qū)域的部分之間的電容性耦合將被削弱。導(dǎo)電結(jié)構(gòu)544是處理順序中的人工制品，在之后的處理操作中可以被去除。
[0047]圖6包括在形成主體區(qū)域602、源極區(qū)域622和硅化物元件642之后的工件的圖示。主體區(qū)域602包括用于晶體管結(jié)構(gòu)的溝道區(qū)域。主體區(qū)域602與半導(dǎo)體層105相比具有相反的導(dǎo)電類型。在一個(gè)實(shí)施方式中，在活性區(qū)域內(nèi)，主體區(qū)域602底部的高度在溝槽222和224內(nèi)的絕緣余部422的頂部的高度之上。如圖6所示，在另一實(shí)施方式中，在活性區(qū)域內(nèi)，主體區(qū)域602的底部的高度在柵極元件542的較寬部分的最低點(diǎn)的高度之上。主體區(qū)域602可以具有在大約5X 1016atoms / cm3到大約I X 1018atoms / cm3的范圍內(nèi)的峰值摻雜濃度，并且可以延伸到距主表面107大約0.2微米到大約0.9微米的深度。主體區(qū)域602可以由單次植入或一系列植入來(lái)形成。在另一實(shí)施方式中，主體區(qū)域602可以被活性區(qū)域內(nèi)的單個(gè)主體區(qū)域所替代。
[0048]源極區(qū)域622由半導(dǎo)體層105的部分形成并且被設(shè)置在主體區(qū)域602的部分之上。源極區(qū)域622與半導(dǎo)體層105相比具有相同的導(dǎo)電類型并且具有與主體區(qū)域602相反的導(dǎo)電類型。源極區(qū)域622可以具有至少大約lX1019atoms / cm3的峰值摻雜濃度并且延伸到距主表面107大約0.05微米到大約0.5微米的深度。源極區(qū)域622可以由單次植入或其它合適的技術(shù)來(lái)形成。在另一實(shí)施方式中，源極區(qū)域622可以被括性區(qū)域內(nèi)的單個(gè)源極區(qū)域所替代。
[0049]部分柵極元件542和導(dǎo)電結(jié)構(gòu)544(如圖5所示)被去除。通過(guò)使柵極元件542凹陷，柵極元件542和源極區(qū)域622之間的電容性耦合可以被削弱，并且有助于減少Q(mào)e的源極分量(Qes)，并且可以允許晶體管結(jié)構(gòu)更快地改變狀態(tài)(從截止到導(dǎo)通或從導(dǎo)通到截止)。在所示的實(shí)施方式中，娃化物區(qū)域642由柵極元件542形成或者在柵極元件542之上形成。在去除之后，在活性區(qū)域內(nèi)，柵極元件542的頂部所位于的高度在主體區(qū)域602和源極區(qū)域622之間的連接部的相應(yīng)高度之上。在一個(gè)實(shí)施方式中，柵極元件542的頂部被凹陷成在主表面之下大約0.03微米到大約0.3微米。如果需要或必要，硅化物區(qū)域可以被省略。
[0050]圖7包括在形成層間電介質(zhì)(“ILD”)層722、硬掩模層724、溝槽742和主體接觸區(qū)域702之后的工件的圖示。ILD層722和硬掩模層724被形成并且被蝕刻以限定接觸開(kāi)口和在柵極元件542之間的位置處延伸進(jìn)入主體區(qū)域602的溝槽。ILD層722被形成在工件之上并且可以包括氧化物、氮化物、氧氮化物或它們的任意組合。ILD層722可以包括具有基本恒定或改變的成分(例如，在遠(yuǎn)離半導(dǎo)體層105處的磷含量高)的單層膜或多層分立的膜。蝕刻停止層、防反射層、或它們的組合可以被用于ILD層722中或ILD層722之上以幫助處理。ILD層722可以被平坦化以在后續(xù)的處理操作(例如，光刻、后續(xù)的拋光等)期間改進(jìn)處理裕度。在一個(gè)實(shí)施方式中，ILD層722具有在大約300nm到大約IOOOnm范圍內(nèi)的厚度。ILD層722可以通過(guò)采用回蝕或拋光技術(shù)來(lái)平坦化。硬掩模層724被形成在ILD層722之上，并且可以包括氧化物、氮化物和氧氮化物或它們組合。硬掩模層724具有不同于ILD層722的成分。在特定的實(shí)施方式中，ILD層722包括氧化物，硬掩模層724包括氮化物。硬掩模層724的厚度可以在大約50nm到大約500nm的范圍內(nèi)?？刮g劑層(未示出)在硬掩模層724之上被形成并且被圖案化以形成延伸通過(guò)硬掩模層724、ILD層722和柵極電介質(zhì)層502的開(kāi)口。在處理中的這一點(diǎn)上，接觸開(kāi)口被形成。然后抗蝕劑層被去除。
[0051]進(jìn)行蝕刻以形成從主表面107向下層摻雜區(qū)102延伸的溝槽742。摻雜物沿著開(kāi)口底部被引入并且被擴(kuò)散以形成寬于相應(yīng)的溝槽742的主體接觸區(qū)域702。主體接觸區(qū)域702具有與主體區(qū)域602相同的導(dǎo)電類型并且具有至少IX 1019atoms / cm3的峰值摻雜濃度。繼續(xù)蝕刻以蝕刻通過(guò)主體接觸區(qū)域702的部分與主體區(qū)域602，并且蝕刻進(jìn)入半導(dǎo)體層105以加深溝槽742。溝槽742可以具有基本相同于或者淺于包括柵極元件542和導(dǎo)電結(jié)構(gòu)442的溝槽的深度。在一個(gè)實(shí)施方式中，溝槽742可以具有在大約1.1到大約3.0微米的范圍內(nèi)的深度。在另一個(gè)實(shí)施方式中，溝槽能延伸到在半導(dǎo)體層105的厚度的大約25%到大約75%的范圍內(nèi)的深度。溝槽742的寬度可以在大約0.1微米到大約0.9微米的范圍內(nèi)。在一個(gè)實(shí)施方式中，溝槽742比溝槽224的寬度窄。如果需要或必要，犧牲氧化物(未示出)可以生長(zhǎng)并且被去除以幫助圓滑在主表面107附近溝槽742的拐角以及溝槽742的底部。
[0052]圖8包括在形成絕緣層822和導(dǎo)電元件842之后的電子器件。絕緣層822可以被形成在溝槽742內(nèi)。絕緣層822可以包括任意材料、數(shù)量的膜，并且可以使用前面當(dāng)形成絕緣層322時(shí)關(guān)于導(dǎo)電層所描述的任意技術(shù)來(lái)形成。與用以形成絕緣層322的導(dǎo)電層相比，絕緣層822可以具有相同或不同的成分，包括相同或不同數(shù)量的膜，或利用相同或不同的技術(shù)來(lái)形成。在閱讀本說(shuō)明書(shū)之后，本領(lǐng)域技術(shù)人員能夠確定絕緣層822的成分以滿足他們對(duì)于特定應(yīng)用的需要或要求。
[0053]用于導(dǎo)電元件842的導(dǎo)電層靠近絕緣層822形成，并且填充溝槽742的剩余部分。導(dǎo)電層可以包括任意材料、數(shù)量的膜，并且可以使用前面當(dāng)形成導(dǎo)電結(jié)構(gòu)342時(shí)關(guān)于導(dǎo)電層所描述的任意技術(shù)來(lái)形成。與用以形成導(dǎo)電結(jié)構(gòu)342的導(dǎo)電層的相比，用于導(dǎo)電元件842的導(dǎo)電層可以具有相同或不同的成分，包括相同或不同數(shù)量的膜，或利用相同或不同的技術(shù)來(lái)形成。在閱讀本說(shuō)明書(shū)之后，本領(lǐng)域技術(shù)人員能夠確定導(dǎo)電層的成分以滿足他們對(duì)特定應(yīng)用的需要或要求。
[0054]導(dǎo)電層位于溝槽742的之外的部分被去除。導(dǎo)電層在溝槽之內(nèi)的部分被去除以在溝槽內(nèi)使導(dǎo)電元件842凹陷。該去除可以通過(guò)使用蝕刻或化學(xué)-機(jī)械拋光(對(duì)于導(dǎo)電層覆蓋在ILD層722之上的部分)和蝕刻的組合來(lái)進(jìn)行。在圖8所示的實(shí)施方式中，導(dǎo)電元件842的頂部位于與在活性區(qū)域內(nèi)的主體區(qū)域602的底部對(duì)應(yīng)的高度之下。在一個(gè)實(shí)施方式中，在導(dǎo)電元件842的頂部和主體區(qū)域602的底部之間的高度之差至少大約0.02微米、或至少大約0.04微米，或至少大約0.11微米，并且在另一個(gè)實(shí)施方式中，高度之差不大于大約0.5微米，或不大于大約0.3微米，或不大于大約0.2微米。
[0055]圖9包括已基本完成的電子器件的圖示，該電子器件包括肖特基區(qū)域932、導(dǎo)電插頭922、924和926，和互連元件942、944和946。參照?qǐng)D8，位于導(dǎo)電元件842頂部之上的高度的絕緣層822被去除。如果需要或必要，可以進(jìn)行各向同性蝕刻以暴露源極區(qū)域622的頂表面，從而有助于更好地與源極區(qū)域622接觸。硬掩模層724可以在此時(shí)去除。另選地，如果對(duì)特定的應(yīng)用需要或必要的話，硬掩模層724可以保留。
[0056]導(dǎo)電插頭922通過(guò)沉積導(dǎo)電層以及蝕刻導(dǎo)電層在溝槽742之外的部分而形成。用于導(dǎo)電插頭922的導(dǎo)電層可以包括任意材料、膜、或者關(guān)于用于導(dǎo)電結(jié)構(gòu)342的導(dǎo)電層所描述的材料和膜。在一個(gè)實(shí)施方式中，用于導(dǎo)電插頭922的導(dǎo)電層與導(dǎo)電結(jié)構(gòu)342相比具有基本上相同的成分和相同數(shù)量的膜。在另一實(shí)施方式中，用于導(dǎo)電插頭922的導(dǎo)電層與導(dǎo)電結(jié)構(gòu)342相比具有不同的成分或不同數(shù)量的膜。在去除導(dǎo)電層位于接觸開(kāi)口之外的部分之后，形成導(dǎo)電插頭922。其它與導(dǎo)電插頭922類似的導(dǎo)電插頭可以被形成，但是沒(méi)有在圖9中示出。在活性區(qū)域內(nèi)，導(dǎo)電插頭922使源極區(qū)域622、主體接觸區(qū)域702和導(dǎo)電元件842之間相互電短接。進(jìn)一步地，導(dǎo)電插頭922在導(dǎo)電插頭922接觸半導(dǎo)體層105的地方形成肖特基區(qū)域932。肖特基區(qū)域的大小通常對(duì)應(yīng)于相應(yīng)的溝槽742的外周，并且對(duì)應(yīng)于導(dǎo)電元件842的頂部與接近該相應(yīng)的溝槽742的主體區(qū)域602底部之間的高度之差。
[0057]ILD層722被再次圖案化，以限定接觸開(kāi)口，該接觸開(kāi)口延伸通過(guò)ILD層722到達(dá)在柵極饋電區(qū)域內(nèi)的柵極元件542之上的硅化物區(qū)域642，并且延伸到在導(dǎo)電電極接觸區(qū)域內(nèi)的導(dǎo)電結(jié)構(gòu)342。蝕刻可以執(zhí)行為定時(shí)蝕刻，或者執(zhí)行為具有定時(shí)過(guò)蝕刻的端點(diǎn)檢測(cè)蝕刻。導(dǎo)電插頭924和926通過(guò)沉積導(dǎo)電層并且對(duì)導(dǎo)電層在延伸通過(guò)ILD層722的接觸開(kāi)口之外的部分進(jìn)行蝕刻而形成。用于導(dǎo)電插頭924和926的導(dǎo)電層可以包括任意材料、膜，或者關(guān)于用于導(dǎo)電插頭922的導(dǎo)電層所描述的材料和膜。在一個(gè)實(shí)施方式中，用于導(dǎo)電插頭924和926的導(dǎo)電層與導(dǎo)電插頭922相比具有基本相同的成分和相同數(shù)量的膜。在另一個(gè)實(shí)施方式中，用于導(dǎo)電插頭924和926的導(dǎo)電層與導(dǎo)電插頭922相比具有不同的成分或不同數(shù)量的膜。在去除導(dǎo)電層位于接觸開(kāi)口之外的部分之后，導(dǎo)電插頭924和926被形成。可以形成其它導(dǎo)電插頭，但是在圖9中未出。在另一個(gè)實(shí)施方式中，導(dǎo)電插頭922、924和926可以在相同的處理操作期間內(nèi)被形成。在特定的實(shí)施方式中，導(dǎo)電結(jié)構(gòu)342、442和842可以包括多晶娃，并且導(dǎo)電插頭922、924和925可以王要地包括鶴。
[0058]互連的層可以被形成并且可以包括互連元件942、944和946?；ミB元件942電連接到導(dǎo)電插頭922，從而電連接到源極區(qū)域622、主體接觸區(qū)域702和導(dǎo)電元件842以及肖特基區(qū)域932。柵極饋電區(qū)域內(nèi)的互連元件944電連接到硅化物區(qū)域642和柵極元件542，其又電連接到活性區(qū)域內(nèi)的柵極元件542。導(dǎo)電電極區(qū)域內(nèi)的互連元件946電連接到導(dǎo)電插頭926和導(dǎo)電結(jié)構(gòu)342，其又電連接到活性區(qū)域內(nèi)的導(dǎo)電結(jié)構(gòu)442。電極可以包括導(dǎo)電結(jié)構(gòu)342和442，并且在特定實(shí)施方式中，可以是屏蔽電極。盡管未示出，漏極接觸部可以向著工件的背面形成到下層摻雜區(qū)域102，或者如果需要頂部接觸的話，可以被形成在主表面107附近。
[0059]互連元件942、944和946可以由導(dǎo)電層形成，可以包括任意材料、膜，或者關(guān)于用于導(dǎo)電結(jié)構(gòu)342的導(dǎo)電層所描述的材料和膜。在一個(gè)實(shí)施方式中，用于互連兀件942、944和946的導(dǎo)電層與導(dǎo)電結(jié)構(gòu)342相比具有基本相同的成分和相同數(shù)量的膜。在另一個(gè)實(shí)施方式中，用于互連元件942、944和946的導(dǎo)電層與導(dǎo)電結(jié)構(gòu)342相比具有不同的成分或不同數(shù)量的膜。在另一個(gè)實(shí)施方式中，用于互連元件942、944和946的導(dǎo)電層可以主要包括鋁、銅或貴金屬。導(dǎo)電層的厚度可以在大約0.5微米到大約2.0微米的范圍內(nèi)。互連元件942、944和946可以通過(guò)使用嵌入式技術(shù)或者使用抗蝕劑層和光刻技術(shù)來(lái)形成。
[0060]互連元件942可以被電連接到源極端子，該源極端子在正常操作期間可以處于Vss或者大約處于地電位?；ミB元件944可以被電連接到柵極端子或電子器件中的柵極控制器。互連元件946可以被電連接到基本恒定的電壓端子，該電壓端子在正常操作期間可以處于Vss、針對(duì)邏輯晶體管的Vdd (例如，高于Vss但是不大于大約5V)，或者地電位。當(dāng)互連元件942和946在正常操作期間處于相同的電位時(shí)，互連兀件942和946可被相互電連接或者可以被在活性區(qū)域和導(dǎo)電電極區(qū)域內(nèi)具有不同部分的單個(gè)互連元件所代替。
[0061]電子器件可以包括多個(gè)基本上與圖9所示的晶體管結(jié)構(gòu)類似的晶體管結(jié)構(gòu)，這些晶體管結(jié)構(gòu)與其相應(yīng)的柵極元件并聯(lián)連接，所述柵極元件連接到柵極端子或柵極控制器。所有的晶體管結(jié)構(gòu)可以是功率晶體管。
[0062]在完成的器件中，導(dǎo)電結(jié)構(gòu)可以包括下部和上部。下部(比如導(dǎo)電元件842)通過(guò)絕緣元件、絕緣層822的剩余部分與半導(dǎo)體層105相分隔。上部(比如導(dǎo)電插頭922)在肖特基區(qū)域直接接觸半導(dǎo)體層105。在另一個(gè)實(shí)施方式，每對(duì)導(dǎo)電元件842和導(dǎo)電插頭922可以被單個(gè)導(dǎo)電結(jié)構(gòu)所替代。例如，犧牲元件可以代替圖8所示的導(dǎo)電元件842形成。例如，絕緣層822可以包括非摻雜氧化物，以及犧牲元件可以包括氮化物。犧牲元件可以基本如關(guān)于導(dǎo)電元件842所描述的那樣被形成。在去除絕緣層822的部分之后，犧牲元件可以被去除。用于形成導(dǎo)電插頭922的導(dǎo)電層將也填充犧牲元件被去除的溝槽的部分。各個(gè)溝槽722將具有包括下部和上部的單個(gè)導(dǎo)電結(jié)構(gòu)，該下部和上部的形狀基本與導(dǎo)電元件842和導(dǎo)電插頭922的形狀相同。
[0063]肖特基區(qū)域932有助于降低反向恢復(fù)電荷(Qkk)和正向電壓(Vf)。在降壓變換器中的被減小的開(kāi)關(guān)節(jié)點(diǎn)振鈴也可以通過(guò)肖特基區(qū)域932來(lái)改進(jìn)。正如這里所描述的那樣，肖特基區(qū)域932可以被整合到處理流程中，而不增加像針對(duì)設(shè)計(jì)或特定的VF的其它方法那樣多的單元間距(柵極到柵極)。肖特基區(qū)域932的數(shù)量可以通過(guò)減少或增加溝槽742的尺寸、形成導(dǎo)電元件842中的回蝕處理或它們的組合來(lái)控制。因此，當(dāng)晶體管結(jié)構(gòu)處于截止?fàn)顟B(tài)時(shí)由Idss所度量的漏電流，相比于許多其它常規(guī)的晶體管結(jié)構(gòu)可以被減小?？梢宰鳛閷?dǎo)電電極(例如，屏蔽電極)的一部分的導(dǎo)電元件842與其它途徑(如US2007 / 0034901的圖4中所描述并示出的器件)相比，能有助于耗盡半導(dǎo)體層105的部分而不增加單元間距。
[0064]許多不同的方面和實(shí)施方式都是可能的。那些方面和實(shí)施方式其中的一些在下面進(jìn)行描述。在閱讀本說(shuō)明書(shū)之后，本領(lǐng)域技術(shù)人員將會(huì)理解到那些方面和實(shí)施方式僅僅是說(shuō)明性的而不限制本實(shí)用新型的范圍。
[0065]本申請(qǐng)所要解決的技術(shù)問(wèn)題之一是提供一種性能改進(jìn)的電子器件。在第一方面，包含晶體管結(jié)構(gòu)的電子器件可以包括覆蓋在襯底之上并且具有主表面的圖案化的半導(dǎo)體層，其中所述圖案化的半導(dǎo)體層限定從主表面向襯底延伸的第一溝槽和第二溝槽。電子器件可以進(jìn)一步包括在第一溝槽中的第一導(dǎo)電結(jié)構(gòu)、在第一溝槽中并覆蓋在第一導(dǎo)電結(jié)構(gòu)之上的柵極電極、第二溝槽中的第一絕緣元件和第二溝槽中的第二導(dǎo)電結(jié)構(gòu)。所述第二導(dǎo)電結(jié)構(gòu)可以包括第一部分和覆蓋在所述第一部分之上的第二部分，所述第一絕緣元件可以被設(shè)置在所述圖案化的半導(dǎo)體層和所述第二導(dǎo)電結(jié)構(gòu)的第一部分之間；所述第二導(dǎo)電結(jié)構(gòu)的第二部分可以在肖特基區(qū)域接觸圖案化的半導(dǎo)體層。
[0066]在第一方面的一個(gè)實(shí)施方式中，第一溝槽寬于第二溝槽。在另一個(gè)實(shí)施方式中，在第二溝槽中，第二導(dǎo)電結(jié)構(gòu)的第一部分窄于第二導(dǎo)電結(jié)構(gòu)的第二部分。在進(jìn)一步的實(shí)施方式中，電子器件進(jìn)一步包括設(shè)置在肖特基區(qū)域之上的主體區(qū)域、設(shè)置在第一導(dǎo)電結(jié)構(gòu)和圖案化的半導(dǎo)體層之間的第二絕緣元件，以及設(shè)置在柵極電極和主體區(qū)域之間的柵極電介質(zhì)層，其中所述柵極電介質(zhì)層薄于所述第二絕緣元件。在特定實(shí)施方式中，電子器件進(jìn)一步包括設(shè)置在主體區(qū)域之上的源極區(qū)域和在主體區(qū)域內(nèi)并且接近第二溝槽的主體接觸區(qū)域，其中第二導(dǎo)電結(jié)構(gòu)直接接觸源極區(qū)域和主體接觸區(qū)域。
[0067]在又一個(gè)實(shí)施方式中，電子器件進(jìn)一步包括由圖案化的半導(dǎo)體層限定的另一個(gè)第一溝槽，和在所述另一個(gè)第一溝槽中的另一柵極電極，其中第二溝槽和第二導(dǎo)電結(jié)構(gòu)被設(shè)置在第一溝槽和第一柵極電極之間。在又一個(gè)實(shí)施方式中，第二導(dǎo)電結(jié)構(gòu)的第一部分和第二導(dǎo)電結(jié)構(gòu)的第二部分包含不同的材料。在特定的實(shí)施方式中，第一部分包含摻雜多晶硅，并且第二部分包含鶴。在另一實(shí)施方式中，電子器件進(jìn)一步包括在第一導(dǎo)電結(jié)構(gòu)和柵極電極之間的第二絕緣元件，其中，在完成的器件中，第一導(dǎo)電結(jié)構(gòu)和第二導(dǎo)電結(jié)構(gòu)彼此電連接。
[0068]在第二方面，形成電子器件的處理可以包括提供包括在襯底之上的半導(dǎo)體層的工件，其中半導(dǎo)體層具有主表面。該處理可以進(jìn)一步包括:對(duì)半導(dǎo)體層進(jìn)行圖案化以限定從主表面向襯底延伸的第一溝槽，在第一溝槽中形成第一導(dǎo)電結(jié)構(gòu)，并且在形成第一導(dǎo)電結(jié)構(gòu)之后在第一溝槽中形成柵極電極。該處理仍可以進(jìn)一步包括:對(duì)半導(dǎo)體層進(jìn)行圖案化以限定從主表面向襯底延伸的第二溝槽，在第二溝槽中形成第一絕緣元件，并且在形成第一絕緣元件之后在第二溝槽內(nèi)形成第二導(dǎo)電結(jié)構(gòu)。第二導(dǎo)電結(jié)構(gòu)可以包括第一部分和覆蓋在第一部分之上的第二部分，第一絕緣元件可以被設(shè)置在圖案化的半導(dǎo)體層和第二導(dǎo)電結(jié)構(gòu)的第一部分之間，以及第二導(dǎo)電結(jié)構(gòu)的第二部分可以在肖特基區(qū)域接觸圖案化的半導(dǎo)體層。
[0069]在第二方面的一個(gè)實(shí)施方式中，對(duì)半導(dǎo)體層進(jìn)行圖案化以限定第一溝槽的處理限定另一個(gè)第一溝槽，形成柵極電極的處理在所述另一個(gè)第一溝槽中形成另一個(gè)柵極電極，第二導(dǎo)電結(jié)構(gòu)被設(shè)置在柵極電極之間的半導(dǎo)體層中。在另一個(gè)實(shí)施方式中，形成第一絕緣元件包含在第二溝槽內(nèi)形成第一絕緣層和去除第一絕緣層的一部分以形成第一絕緣元件，其中第二溝槽中的基本所有的第一絕緣元件都位于主表面以下的高度。
[0070]在第二方面的又一實(shí)施方式中，所述處理進(jìn)一步包括在半導(dǎo)體層中形成主體區(qū)域，其中在形成第二導(dǎo)電結(jié)構(gòu)之后，肖特基區(qū)域被設(shè)置在主體區(qū)域和第一絕緣元件之間的高度。在一個(gè)特定的實(shí)施方式中，肖特基區(qū)域延伸不大于主體區(qū)域底部和第二溝槽底部之間的距離的大約50%。在另一特定實(shí)施方式中，所述處理進(jìn)一步包括在形成柵極電極之后形成接觸開(kāi)口，其中對(duì)半導(dǎo)體層進(jìn)行圖案化以限定第二溝槽的處理在形成接觸開(kāi)口之后進(jìn)行。在更加特定的實(shí)施方式中，所述處理進(jìn)一步包括形成源極區(qū)域，其中在完成的器件中，主體區(qū)域被設(shè)置在源極區(qū)域和襯底之間，并且摻雜半導(dǎo)體層與第二溝槽相鄰的部分以在主體區(qū)域內(nèi)形成主體接觸區(qū)域。在另一個(gè)更加特定的實(shí)施方式中，對(duì)半導(dǎo)體層進(jìn)行圖案化以限定第二開(kāi)口的處理包括在形成主體接觸區(qū)域之前，蝕刻半導(dǎo)體層的第一部分以暴露主體區(qū)域沿第二溝槽的部分；以及對(duì)半導(dǎo)體層進(jìn)行圖案化以限定第二溝槽的處理進(jìn)一步包括蝕刻半導(dǎo)體層的第二部分，以使第二溝槽延伸到主體區(qū)域以下的深度，其中蝕刻第二部分在形成主體接觸區(qū)域之后來(lái)進(jìn)行。
[0071]在第二方面的進(jìn)一步特定的實(shí)施方式中，第二導(dǎo)電結(jié)構(gòu)的第二部分直接接觸源極區(qū)域、主體接觸區(qū)域和主體區(qū)域以下的半導(dǎo)體層。在更加特定的實(shí)施方式中，該處理進(jìn)一步包括使第一和第二導(dǎo)電結(jié)構(gòu)相互電連接。在另一實(shí)施方式中，第一溝槽延伸到從主表面所測(cè)量的第一深度，第二溝槽延伸到從主表面所測(cè)量的第二深度，并且第二深度在第一深度的大約20%之內(nèi)。
[0072]根據(jù)本實(shí)用新型的另一方面，提供一種形成電子器件的處理，包括:提供包括在襯底之上的半導(dǎo)體層的工件，其中所述半導(dǎo)體層具有主表面；對(duì)所述半導(dǎo)體層進(jìn)行圖案化以限定從所述主表面向所述襯底延伸的第一溝槽；在所述第一溝槽內(nèi)形成第一導(dǎo)電結(jié)構(gòu)；在形成所述第一導(dǎo)電結(jié)構(gòu)之后，在所述第一溝槽內(nèi)形成柵極電極；對(duì)所述半導(dǎo)體層進(jìn)行圖案化以限定從所述主表面向所述襯底延伸的第二溝槽；在所述第二溝槽中形成第一絕緣元件；以及在形成所述第一絕緣元件之后，在所述第二溝槽中形成第二導(dǎo)電結(jié)構(gòu)，其中:所述第二導(dǎo)電結(jié)構(gòu)包括第一部分和覆蓋在所述第一部分之上的第二部分；所述第一絕緣元件被設(shè)置在所述圖案化的半導(dǎo)體層和所述第二導(dǎo)電結(jié)構(gòu)的所述第一部分之間；以及所述第二導(dǎo)電結(jié)構(gòu)的所述第二部分在肖特基區(qū)域接觸所述圖案化的半導(dǎo)體層。
[0073]在一種實(shí)施方式中，對(duì)所述半導(dǎo)體層進(jìn)行圖案化以限定第一溝槽的處理限定另一個(gè)第一溝槽；形成所述柵極電極的處理在所述另一個(gè)第一溝槽中形成另一個(gè)柵極電極；以及所述第二導(dǎo)電結(jié)構(gòu)被設(shè)置在所述柵極電極之間的所述半導(dǎo)體層內(nèi)。
[0074]在一種實(shí)施方式中，形成所述第一絕緣元件包括:在所述第二溝槽中形成第一絕緣層；以及去除所述第一絕緣層的一部分以形成所述第一絕緣元件，其中在所述第二溝槽中基本整個(gè)所述第一絕緣元件都位于所述主表面之下的高度。
[0075]在一種實(shí)施方式中，所述處理進(jìn)一步包括在所述半導(dǎo)體層中形成主體區(qū)域，其中在形成所述第二導(dǎo)電結(jié)構(gòu)之后，所述肖特基區(qū)域被設(shè)置在所述主體區(qū)域和所述第一絕緣元件之間的高度。
[0076]在一種實(shí)施方式中，所述肖特基區(qū)域延伸不大于所述主體區(qū)域的底部和所述第二溝槽的底部之間的距離的大約50%。
[0077]在一種實(shí)施方式中，所述處理進(jìn)一步包括在形成所述柵極電極之后形成接觸開(kāi)口，其中對(duì)所述半導(dǎo)體層進(jìn)行圖案化以定義第二溝槽是在形成所述接觸開(kāi)口之后執(zhí)行的。
[0078]在一種實(shí)施方式中，所述處理進(jìn)一步包括:形成源極區(qū)域，其中在完成的器件中，所述主體區(qū)域被設(shè)置在所述源極區(qū)域和所述襯底之間；以及摻雜所述半導(dǎo)體層與所述第二溝槽相鄰的部分以在所述主體區(qū)域內(nèi)形成主體接觸區(qū)域。
[0079]在一種實(shí)施方式中，對(duì)所述半導(dǎo)體層進(jìn)行圖案化以定義所述第二溝槽的處理包括在形成所述主體接觸區(qū)域之前蝕刻所述半導(dǎo)體層的第一部分，以暴露所述主體區(qū)域沿第二溝槽的一部分；以及對(duì)所述半導(dǎo)體層進(jìn)行圖案化以定義所述第二溝槽的處理進(jìn)一步包括蝕刻所述半導(dǎo)體層的所述第二部分，使得所述第二溝槽延伸到所述主體區(qū)域之下的深度，其中蝕刻所述第二部分在形成主體接觸區(qū)域之后進(jìn)行。
[0080]在一種實(shí)施方式中，所述第二導(dǎo)電結(jié)構(gòu)的所述第二部分直接接觸所述源極區(qū)域、所述主體接觸區(qū)域和所述主體區(qū)域下的所述半導(dǎo)體層。
[0081 ] 在一種實(shí)施方式中，所述處理進(jìn)一步包括彼此電連接所述第一和第二導(dǎo)電結(jié)構(gòu)。
[0082]在一種實(shí)施方式中，所述第一溝槽延伸到從所述主表面測(cè)量的第一深度；所述第二溝槽延伸到從所述主表面測(cè)量的第二深度；以及所述第二深度在所述第一深度的大約20%以內(nèi)。
[0083]值得注意的是，在以上的一般說(shuō)明和示例中所描述的所有活動(dòng)不是全部需要的，即一部分特定的動(dòng)作可能不需要，并且除了所描述的那些之外還可以進(jìn)行一個(gè)或多個(gè)進(jìn)一步的動(dòng)作。更進(jìn)一步地，所列的動(dòng)作的順序不必是執(zhí)行它們的順序。
[0084]為了清晰，這里在分開(kāi)的實(shí)施方式的背景中描述的某些特征也可以在單個(gè)實(shí)施方式中組合地提供。相反地，為了簡(jiǎn)潔，在單個(gè)實(shí)施方式的背景中所描述的不同特征也可以被分別提供或以任意子組合提供。進(jìn)一步地，范圍中所表述的值包括該范圍中的每一個(gè)值。
[0085]各種益處、其它優(yōu)點(diǎn)以及對(duì)于問(wèn)題的解決方案已經(jīng)在上面關(guān)于特定的實(shí)施方式進(jìn)行了描述。然而，所述益處、優(yōu)點(diǎn)、問(wèn)題的解決方案、以及能使得任何益處、優(yōu)點(diǎn)或解決方案產(chǎn)生或變得更加明顯的任意特征不應(yīng)被解釋為任一或所有權(quán)利要求的關(guān)鍵、必需的或必要特征。
[0086]這里所描述的實(shí)施方式的說(shuō)明和闡述意圖提供各不同實(shí)施方式的結(jié)構(gòu)的一般理解。本說(shuō)明書(shū)和闡述不希望作為對(duì)使用這里所描述的結(jié)構(gòu)或方法的設(shè)備和系統(tǒng)的所有部件和特征的詳盡且全面的描述。分開(kāi)的實(shí)施方式可以在單個(gè)實(shí)施方式中組合提供，以及相反地，為了簡(jiǎn)潔，在單個(gè)實(shí)施方式背景下描述的各不同特征也可以分別提供或者以任意子組合提供。進(jìn)一步地，在范圍內(nèi)所陳述的值包括該范圍內(nèi)的每一個(gè)值。僅僅在閱讀本說(shuō)明書(shū)之后，許多其它實(shí)施方式對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)可以是明顯的。其它實(shí)施方式可以被使用并且從公開(kāi)的內(nèi)容中導(dǎo)出，從而可以做出結(jié)構(gòu)置換、邏輯置換、或其它變化，而不脫離本實(shí)用新型范圍。因此，本公開(kāi)內(nèi)容被認(rèn)為是說(shuō)明性的而不是限制性的。
【權(quán)利要求】
1.一種包括晶體管結(jié)構(gòu)的電子器件，其特征在于，所述電子器件包括: 覆蓋在襯底之上并且具有主表面的圖案化的半導(dǎo)體層，其中所述圖案化的半導(dǎo)體層限定從所述主表面向所述襯底延伸的第一溝槽和第二溝槽； 在所述第一溝槽中的第一導(dǎo)電結(jié)構(gòu)； 在所述第一溝槽中并且覆蓋在所述第一導(dǎo)電結(jié)構(gòu)之上的柵極電極； 在所述第二溝槽中的第一絕緣元件；以及 在所述第二溝槽中的第二導(dǎo)電結(jié)構(gòu)，其中: 所述第二導(dǎo)電結(jié)構(gòu)包括第一部分和覆蓋在所述第一部分之上的第二部分； 所述第一絕緣元件被設(shè)置在所述圖案化的半導(dǎo)體層和所述第二導(dǎo)電結(jié)構(gòu)的所述第一部分之間；以及 所述第二導(dǎo)電結(jié)構(gòu)的第二部分在肖特基區(qū)域接觸所述圖案化的半導(dǎo)體層。
2.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述第一溝槽比所述第二溝槽寬。
3.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，在所述第二溝槽內(nèi)，所述第二導(dǎo)電結(jié)構(gòu)的所述第一部分比所述第二導(dǎo)電結(jié)構(gòu)的所述第二部分窄。
4.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述電子器件進(jìn)一步包括: 設(shè)置在所述肖特基區(qū)域之上的主體區(qū)域； 設(shè)置在所述第一導(dǎo)電結(jié)構(gòu)和所述圖案化的半導(dǎo)體層之間的第二絕緣元件； 以及 設(shè)置在所述柵極電極和所述主體區(qū)域之間的柵極電介質(zhì)層，其中所述柵極電介質(zhì)層比所述第二絕緣元件薄。
5.根據(jù)權(quán)利要求4所述的電子器件，其特征在于，所述電子器件進(jìn)一步包括: 設(shè)置在所述主體區(qū)域之上的源極區(qū)域；以及 在所述主體區(qū)域內(nèi)并且與所述第二溝槽相鄰的主體接觸區(qū)域，其中所述第二導(dǎo)電結(jié)構(gòu)直接接觸所述源極區(qū)域和所述主體接觸區(qū)域。
6.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述電子器件進(jìn)一步包括: 由所述圖案化的半導(dǎo)體層所限定的另一個(gè)第一溝槽；以及 位于所述另一個(gè)第一溝槽內(nèi)的另一個(gè)柵極電極， 其中所述第二溝槽和第二導(dǎo)電結(jié)構(gòu)被設(shè)置在所述第一溝槽和所述第一柵極電極之間。
7.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述第二導(dǎo)電結(jié)構(gòu)的所述第一部分和所述第二導(dǎo)電結(jié)構(gòu)的所述第二部分包含不同的材料。
8.根據(jù)權(quán)利要求1所述的電子器件，其特征在于，所述電子器件進(jìn)一步包括在所述第一導(dǎo)電結(jié)構(gòu)和所述柵極電極之間的第二絕緣元件，其中，在完成的器件中，所述第一導(dǎo)電結(jié)構(gòu)和所述第二導(dǎo)電結(jié)構(gòu)彼此電連接。
【文檔編號(hào)】H01L29/78GK203536444SQ201320347145
【公開(kāi)日】2014年4月9日 申請(qǐng)日期:2013年3月20日 優(yōu)先權(quán)日:2012年3月20日
【發(fā)明者】J·塞勒斯, B·帕德瑪納伯翰 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司