肖特基勢(shì)壘二極管及其制造方法
【專利摘要】本發(fā)明涉及—種肖特基二極管，包括：設(shè)置在n+型碳化硅襯底的第一表面的n-型外延層；設(shè)置在n-型外延層內(nèi)，且設(shè)置在n+型碳化硅襯底的第一表面的第一部分上的多個(gè)n型柱區(qū)；設(shè)置在n-型外延層內(nèi)，且在垂直于n型柱區(qū)的方向上延伸的p型區(qū)域；多個(gè)P+區(qū)域，n-型外延層被設(shè)置在其表面，且它們與n型柱區(qū)和p型區(qū)域分隔；設(shè)置在n-型外延層和P+區(qū)域上的肖特基電極；設(shè)置在n+型碳化硅襯底的第二表面的歐姆電極。
【專利說(shuō)明】肖特基勢(shì)壘二極管及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2012年12月27日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)?zhí)朜0.10-2012-0155379的優(yōu)先權(quán)，此處通過(guò)參考而整體引入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及一種包括碳化硅(SiC)的肖特基勢(shì)壘二極管及其制造方法。
【背景技術(shù)】
[0004]肖特基勢(shì)壘二極管(SBD)不使用PN結(jié)，不像一般的PN二極管，其使用金屬和半導(dǎo)體結(jié)合的肖特基結(jié)，表現(xiàn)出快速轉(zhuǎn)換特性，并且具有開(kāi)啟電壓低于PN 二極管的特性。
[0005]在傳統(tǒng)的SBD中，為了改進(jìn)降低漏電流的特性，通過(guò)應(yīng)用結(jié)型勢(shì)壘肖特基(JBS)的結(jié)構(gòu)，并通過(guò)在施加反向電壓時(shí)，重疊擴(kuò)散的PN 二極管耗盡層，攔截漏電流和提高擊穿電壓，其中在結(jié)型勢(shì)壘肖特基的結(jié)構(gòu)中，在肖特基勢(shì)壘部分的下端部分形成P+區(qū)域。
[0006]但是，因?yàn)榇嬖谟谛ぬ鼗Y(jié)中的P+區(qū)域與η-外延層或η-漂移層和成為正向電流路徑的肖特基電極的接觸面積減小，這樣帶來(lái)的問(wèn)題是電阻值增加和SBD的導(dǎo)通電阻增加。
[0007]在【背景技術(shù)】部分公開(kāi)的上述信息僅僅是為了加強(qiáng)對(duì)本發(fā)明的背景知識(shí)的理解。

【發(fā)明內(nèi)容】

[0008]本發(fā)明提供一種SBD及其制造方法，當(dāng)施加正向電壓時(shí)，其具有降低的SBD導(dǎo)通電阻的優(yōu)點(diǎn)。
[0009]本發(fā)明進(jìn)一步提供一種SBD及其制造方法，當(dāng)施加反向電壓時(shí)，其具有防止SBD的擊穿電壓降低的優(yōu)點(diǎn)。
[0010]本發(fā)明的一個(gè)示例性實(shí)施例提供了一種肖特基勢(shì)壘二極管，包括:η_型外延層，設(shè)置在η+型碳化硅襯底的第一表面；多個(gè)η型柱區(qū)，設(shè)置在η-型外延層內(nèi)，且設(shè)置在η+型碳化硅襯底的第一表面的第一部分上；Ρ型區(qū)域，設(shè)置在η-型外延層內(nèi)，且在垂直于η型柱區(qū)的方向上延伸；多個(gè)P+區(qū)域，η-型外延層被設(shè)置在其表面，且它們與η型柱區(qū)和P型區(qū)域分開(kāi)；肖特基電極，設(shè)置在η-型外延層和P+區(qū)域上；歐姆電極，設(shè)置在η+型碳化硅襯底的第二表面，其中P型區(qū)域被設(shè)置在η型柱區(qū)的上表面和η+型碳化硅襯底的第一表面之間。
[0011]η型柱區(qū)的摻雜濃度比η-型外延層的摻雜濃度大。
[0012]P型區(qū)域可被設(shè)置在對(duì)應(yīng)于鄰近于η+型碳化硅襯底的第一表面的第一部分的η+型碳化硅襯底的第一表面的第二部分的部分。
[0013]P+區(qū)域可被設(shè)置在對(duì)應(yīng)于η+型碳化硅襯底的第一表面的第二部分的部分。
[0014]P型區(qū)域和P+區(qū)域可被設(shè)置在η型柱區(qū)之間的相應(yīng)部分。
[0015]本發(fā)明的另一個(gè)實(shí)施例提供了一種制造肖特基勢(shì)壘二極管的方法，該方法包括:在η+型碳化硅襯底的第一表面上形成第一緩沖層圖案，該第一緩沖層圖案露出η+型碳化硅襯底的第一表面的第一部分；利用第一外延生長(zhǎng)，在η+型碳化硅襯底的第一表面的第一部分上形成多個(gè)η型柱區(qū)；通過(guò)去除第一緩沖層圖案，使與η+型碳化硅襯底的第一表面的第一部分相鄰的η+型碳化硅襯底的第一表面的第二部分露出；在η型柱區(qū)上形成第二緩沖層圖案；利用第二外延生長(zhǎng)，在η+型碳化硅襯底的第一表面的第二部分中形成第一預(yù)備η-型外延層，并且利用第三外延生長(zhǎng)，在第一預(yù)備η-型外延層上形成P型區(qū)域；去除部分P型區(qū)域，并利用第四外延生長(zhǎng)，在第一預(yù)備η-型外延層和P型區(qū)域上形成第二預(yù)備η-型外延層；去除第二緩沖層圖案，并利用第五外延生長(zhǎng)，在第二預(yù)備η-型外延層和η型柱區(qū)上完成η-型外延層；通過(guò)注入P+離子到η-型外延層的表面形成多個(gè)P+區(qū)域；在P+區(qū)域和η-型外延層上形成肖特基電極；在11+型碳化硅襯底的第二表面形成歐姆電極，其中P型區(qū)域形成在η型柱區(qū)的上表面和η+型碳化硅襯底的第一表面之間。
[0016]η型柱區(qū)和第一緩沖層圖案可具有相同的厚度。
[0017]η型柱區(qū)和第二預(yù)備η-型外延層可具有相同的厚度。
[0018]因此，依據(jù)本發(fā)明的典型實(shí)施例，在SBD中，通過(guò)在η-型外延層內(nèi)設(shè)置具有摻雜濃度大于η-型外延層的η型柱區(qū)，當(dāng)施加SBD的正向電壓時(shí)，SBD的導(dǎo)通電阻能顯著地減小。
[0019]進(jìn)一步的，通過(guò)在η-型外延層中的η型柱區(qū)的上表面和η+型碳化硅襯底之間設(shè)置P型區(qū)域，當(dāng)施加SBD的正向電壓時(shí)，可防止SBD的擊穿電壓降低。
【專利附圖】

【附圖說(shuō)明】
[0020]圖1是示出根據(jù)本發(fā)明典型實(shí)施例的SBD的剖面圖。
[0021]圖2到8是連續(xù)示出根據(jù)本發(fā)明典型實(shí)施例的SBD的制造方法的剖面圖。
[0022]圖9Α是示出當(dāng)對(duì)傳統(tǒng)SBD施加正向電壓時(shí)的電子流和電流的示意圖。
[0023]圖9Β是示出當(dāng)對(duì)依據(jù)本發(fā)明典型實(shí)施例的SBD施加正向電壓時(shí)的電子流和電流的示意圖。
[0024]圖10是示出對(duì)依據(jù)本發(fā)明典型實(shí)施例的SBD施加反向電壓時(shí)的電場(chǎng)分布的模擬結(jié)果的示意圖。
[0025]圖11是示出沿附圖10中線C-D的電場(chǎng)分布的圖表。
【具體實(shí)施方式】
[0026]將參考附圖詳細(xì)地說(shuō)明本發(fā)明的典型實(shí)施例。描述的實(shí)施例可以不同的方式修改，而不脫離本發(fā)明的精神和范圍。這里介紹的典型實(shí)施例，為本領(lǐng)域技術(shù)人員提供了完整的公開(kāi)內(nèi)容并充分地將本發(fā)明的精神和范圍傳遞給本領(lǐng)域技術(shù)人員。
[0027]在附圖中，為了清楚，層的厚度和區(qū)域被夸大了。當(dāng)描述一個(gè)層被設(shè)置在另一層或襯底上時(shí)，它的意思是層可被直接形成在另一層或襯底上，或者第三層可被插在它們中間。在說(shuō)明書中，同樣的數(shù)字指定同樣的元件。
[0028]圖1是示出根據(jù)本發(fā)明典型實(shí)施例的SBD的剖面圖。
[0029]參考圖1，在根據(jù)本發(fā)明典型實(shí)施例的SBD中，在η+型碳化硅襯底100的第一表面，設(shè)置η-型外延層400，且在與η+型碳化硅襯底100相反的η-型外延層400上，設(shè)置多個(gè)P+區(qū)域500。在η-型外延層400和P+區(qū)域500上，可設(shè)置肖特基電極600，且在與η+型碳化硅襯底100的第一表面相反的第二表面上，設(shè)置歐姆電極700。肖特基電極600可與η-型外延層400和P+區(qū)域500接觸。
[0030]進(jìn)一步的,在η+型碳化娃襯底100的第一表面，在η_型外延層400內(nèi)，可設(shè)置摻雜濃度大于η-型外延層400的多個(gè)η型柱區(qū)200。η+型碳化硅襯底100的第一表面包括多個(gè)相鄰的第一部分A和第二部分B，且η型柱區(qū)200可被設(shè)置在η+型碳化硅襯底100的
第一表面的第一部分A上。
[0031]進(jìn)一步的，P型區(qū)域300可被設(shè)置在η-型外延層400內(nèi)。ρ型區(qū)域300可在垂直于η型柱區(qū)200的方向上被延伸，且與η+型碳化硅襯底100的第一表面分開(kāi)設(shè)置。P型區(qū)域300可被設(shè)置在對(duì)應(yīng)于η+型碳化硅襯底100的第一表面的第二部分B的部分，且設(shè)置在η型柱區(qū)200的上表面和η+型碳化娃襯底100的第一表面之間。
[0032]P+區(qū)域500與η型柱區(qū)200和ρ型區(qū)域300分開(kāi)設(shè)置，且設(shè)置在對(duì)應(yīng)于η+型碳化硅襯底100的第一表面的第二部分B的部分。S卩，P+區(qū)域500可設(shè)置在η型柱區(qū)200之間的相應(yīng)部分。
[0033]因?yàn)棣切椭鶇^(qū)200的摻雜濃度大于η_型外延層400的摻雜濃度，當(dāng)向SBD施加正向電壓時(shí)，大多數(shù)的電子和電流流過(guò)η型柱區(qū)200。因此，當(dāng)向SBD施加正向電壓時(shí)，如果電子和電流流過(guò)η型柱區(qū)200和η-型外延層400，電子和電流接受較小的電阻，因此SBD的導(dǎo)通電阻就被減小了。
[0034]進(jìn)一步的，當(dāng)向SBD施加反向電壓時(shí),甚至在η-型外延層400和ρ型區(qū)域300下部的結(jié)合部分，還有η-型外延層400和P+區(qū)域500下部的結(jié)合部分也發(fā)生高電場(chǎng)分布，因此，電場(chǎng)分布在兩個(gè)結(jié)合部分，由此，可防止擊穿電壓降低。
[0035]在下文中，將參考圖1，以及2至8詳細(xì)描述根據(jù)本發(fā)明的典型實(shí)施例的半導(dǎo)體元件的制造方法。
[0036]附圖2至8是連續(xù)示出制造根據(jù)本發(fā)明典型實(shí)施例的SBD的方法的剖面圖。
[0037]如圖2所示，制備η+型碳化硅襯底100，并在η+型碳化硅襯底100的第一表面，形成第一緩沖層圖案50。第一緩沖層圖案50露出η+型碳化硅襯底100的第一表面的第一部分Α。
[0038]如圖3所示，在η+型碳化硅襯底100的第一表面的第一部分A進(jìn)行第一外延生長(zhǎng)，形成多個(gè)η型柱區(qū)200。η型柱區(qū)200和第一緩沖層圖案50可具有相同的厚度。
[0039]如圖4所不,通過(guò)去除第一緩沖層圖案50,露出η+型碳化娃襯底100的第一表面的第二部分B，且在η型柱區(qū)200上形成第二緩沖層圖案60。η+型碳化硅襯底100的第一表面的第二部分B可被設(shè)置成與η+型碳化硅襯底100的第一表面的第一部分A相鄰。
[0040]如圖5所示，在η+型碳化硅襯底100的第一表面的第二部分B上，通過(guò)第二外延生長(zhǎng)形成第一預(yù)備η-型外延層410，并且在第一預(yù)備η-型外延層410上進(jìn)行第三外延生長(zhǎng)，形成P型區(qū)域300。在這種情況下，通過(guò)第二緩沖層圖案60，η型柱區(qū)200不進(jìn)行第二外延生長(zhǎng)和第三外延生長(zhǎng)。ρ型區(qū)域300的上表面位于在η型柱區(qū)200上表面的下方。
[0041 ] 如圖6所示，在去除部分P型區(qū)域300之后，在第一預(yù)備η-型外延層410和ρ型區(qū)域300上進(jìn)行第四外延生長(zhǎng)形成第二預(yù)備η-型外延層420。第二預(yù)備η-型外延層420可以具有與η型柱區(qū)200相同的厚度。在這種情況下，通過(guò)第二緩沖層圖案60，η型柱區(qū)200不進(jìn)行第四外延生長(zhǎng)。
[0042]如圖7所示，在去除第二緩沖層圖案60之后，在第二預(yù)備η-型外延層420和η型柱區(qū)200上進(jìn)行第五外延生長(zhǎng)完成η-型外延層400。由于這樣的處理，η型柱區(qū)200和ρ型區(qū)域300可位于η-型外延層400內(nèi)。具體地,P型區(qū)域300可位于η型柱區(qū)200的上表面和η+型碳化娃襯底100的第一表面之間。η-型外延層400的摻雜濃度小于η型柱區(qū)200的摻雜濃度。
[0043]如圖8所示，通過(guò)將P+離子注入到對(duì)應(yīng)于η+型碳化硅襯底100的第一表面的第二部分B的η-型外延層400的表面，形成多個(gè)P+區(qū)域500。P+區(qū)域500可以與η型柱區(qū)200分隔開(kāi)，且設(shè)置在對(duì)應(yīng)于η+型碳化硅襯底100的第一表面的第二部分B的部分。SP，P+區(qū)域500可以設(shè)置在η型柱區(qū)200之間的相應(yīng)部分。
[0044]如圖1所示，肖特基電極600可以形成在P+區(qū)域500和η_型外延層400上，并且在η+型碳化硅襯底100的第二表面形成歐姆電極700。肖特基電極600與P+區(qū)域500和η-型外延層400接觸。
[0045]在下文中，將參考圖9到11詳細(xì)地描述根據(jù)本發(fā)明典型實(shí)施例的SBD的特性。
[0046]在圖9Α、9Β和10中，較淺顏色代表電子流和電流少，較深的顏色代表電子和電流
的數(shù)量更多。
[0047]圖9Α和9Β是示出當(dāng)對(duì)SBD施加正向電壓時(shí)，電子流和電流的模擬結(jié)果的示意圖。
[0048]圖9Α是示出當(dāng)對(duì)傳統(tǒng)SBD施加正向電壓時(shí)，電子流和電流的示意圖，而圖9Β是示出當(dāng)對(duì)根據(jù)本發(fā)明典型實(shí)施例的SBD施加正向電壓時(shí)，電子流和電流的示意圖。
[0049]如圖9Α所示，當(dāng)施加正向電壓時(shí)，在傳統(tǒng)的SBD中，電子和電流的數(shù)量大多在P+區(qū)域之間的肖特基結(jié)部分，隨著向歐姆電極的方向推進(jìn)，電子和電流的數(shù)量在減少。
[0050]如圖9Β所示，在根據(jù)本發(fā)明典型實(shí)施例的SBD中，當(dāng)施加正向電壓時(shí)，在P+區(qū)域之間的肖特基結(jié)部分中，大量的電子和電流流過(guò)η型柱區(qū)。即，當(dāng)對(duì)SBD施加正向電壓時(shí)，可以看出，與傳統(tǒng)的SBD的導(dǎo)通電阻相比，根據(jù)本發(fā)明典型實(shí)施例的SBD的導(dǎo)通電阻被大大減小。
[0051]圖10是示出對(duì)根據(jù)本發(fā)明典型實(shí)施例的SBD施加反向電壓時(shí)，電場(chǎng)分布的模擬結(jié)果的示意圖，圖11是示出圖10中沿線C-D的電場(chǎng)分布的圖表。
[0052]如圖10所示，在根據(jù)本發(fā)明典型實(shí)施例的SBD中，當(dāng)施加反向電壓，電子和電流的數(shù)量大多在η-型外延層400和P+區(qū)域500下部的結(jié)合部分，η-型外延層400和η型柱區(qū)200上部的結(jié)合部分，以及η-型外延層400和ρ型區(qū)域300下部的結(jié)合部分。
[0053]如圖11所示，在η-型外延層400和P+區(qū)域500下部的結(jié)合部分，以及η_型外延層400和ρ型區(qū)域300下部的結(jié)合部分電場(chǎng)分布最高。圖11的電場(chǎng)分布曲線圖的積分值(integral value)表示擊穿電壓，由于ρ型區(qū)域300的存在，電場(chǎng)分布曲線圖上升了。因此，電場(chǎng)分布曲線圖的積分值也增加了。因此，在根據(jù)本發(fā)明典型實(shí)施例的SBD中，當(dāng)施加反向電壓時(shí)，可以看出擊穿電壓沒(méi)有降低。
[0054]雖然已結(jié)合在此認(rèn)為是實(shí)用的典型實(shí)施例描述了本發(fā)明，但應(yīng)當(dāng)理解的是，本發(fā)明并不被限定到公開(kāi)的實(shí)施例，相反，本發(fā)明旨在覆蓋包含在所附權(quán)利要求的精神和范圍內(nèi)的各種修改以及等效配置。
【權(quán)利要求】
1.一種肖特基勢(shì)魚二極管，包括: n-型外延層，被設(shè)置在n+型碳化娃襯底的第一表面上； 多個(gè)n型柱區(qū)，被設(shè)置在所述n-型外延層內(nèi)，且被設(shè)置在所述n+型碳化硅襯底的第一表面的第一部分上； P型區(qū)域，設(shè)置在所述n-型外延層內(nèi)，且在垂直于所述n型柱區(qū)的方向上延伸； 多個(gè)P+區(qū)域，其中所述n-型外延層被設(shè)置在其表面，且與所述n型柱區(qū)和P型區(qū)域分開(kāi)； 肖特基電極，設(shè)置在所述n-型外延層和所述P+區(qū)域上； 歐姆電極，設(shè)置在所述n+型碳化硅襯底的第二表面上， 其中所述P型區(qū)域被設(shè)置在所述n型柱區(qū)的上表面和所述n+型碳化硅襯底的第一表面之間。
2.如權(quán)利要求1所述的肖特基勢(shì)壘二極管，其中所述n型柱區(qū)的摻雜濃度大于所述n-型外延層的摻雜濃度。
3.如權(quán)利要求2所述的肖特基勢(shì)壘二極管，其中所述P型區(qū)域被設(shè)置在對(duì)應(yīng)于與所述n+型碳化硅襯底的第一表面的第一部分相鄰的所述n+型碳化硅襯底的第一表面的第二部分的部分。
4.如權(quán)利要求3所述的肖特基勢(shì)壘二極管，其中所述P+區(qū)域被設(shè)置在對(duì)應(yīng)于所述n+型碳化硅襯底的第一表面的第二部分的部分。
5.如權(quán)利要求4所述的肖特基勢(shì)壘二極管，其中所述P型區(qū)域和所述P+區(qū)域被設(shè)置在所述n型柱區(qū)之間的對(duì)應(yīng)部分。
6.一種制造肖特基勢(shì)壘二極管的方法，所述方法包括: 在n+型碳化硅襯底的第一表面上形成第一緩沖層圖案，所述第一緩沖層圖案露出所述n+型碳化硅襯底的第一表面的第一部分； 利用第一外延生長(zhǎng)，在所述n+型碳化硅襯底的第一表面的第一部分形成多個(gè)n型柱區(qū)； 通過(guò)去除所述第一緩沖層圖案，使與所述n+型碳化硅襯底的第一表面的第一部分相鄰的所述n+型碳化硅襯底的第一表面的第二部分露出； 在所述n型柱區(qū)上形成第二緩沖層圖案； 利用第二外延生長(zhǎng)，在所述n+型碳化硅襯底的第一表面的第二部分中形成第一預(yù)備n-型外延層，并且利用第三外延生長(zhǎng)，在所述第一預(yù)備n-型外延層上形成P型區(qū)域； 去除部分P型區(qū)域，并利用第四外延生長(zhǎng)，在所述第一預(yù)備n-型外延層和所述P型區(qū)域上形成第二預(yù)備n-型外延層； 去除所述第二緩沖層圖案，并利用第五外延生長(zhǎng)，在所述第二預(yù)備n-型外延層和所述n型柱區(qū)上完成n-型外延層； 通過(guò)將P+離子注入到所述n-型外延層的表面形成多個(gè)P+區(qū)域； 在所述P+區(qū)域和所述n-型外延層上形成肖特基電極； 在所述n+型碳化硅襯底的第二表面形成歐姆電極， 其中所述P型區(qū)域形成在所述n型柱區(qū)的上表面和所述n+型碳化硅襯底的第一表面之間。
7.如權(quán)利要求6所述的方法，其中所述n型柱區(qū)的摻雜濃度大于所述n-型外延層的摻雜濃度。
8.如權(quán)利要求7所述的方法，其中所述P型區(qū)域被形成在對(duì)應(yīng)于所述n+型碳化硅襯底的第一表面的第二部分的部分中。
9.如權(quán)利要求8所述的方法，其中所述P+區(qū)域被形成在對(duì)應(yīng)于所述n+型碳化硅襯底的第一表面的第二部分的部分中。
10.如權(quán)利要求9所述的方法，其中所述P型區(qū)域和所述P+區(qū)域被形成在所述n型柱區(qū)之間的對(duì)應(yīng)部分。
11.如權(quán)利要求6所述的方法，其中所述n型柱區(qū)和所述第一緩沖層圖案的厚度相同。
12.如權(quán)利要求11所述的方法，其中所述n型柱區(qū)和所述第二預(yù)備n-型外延層的厚度相同。
【文檔編號(hào)】H01L21/04GK103904131SQ201310757047
【公開(kāi)日】2014年7月2日 申請(qǐng)日期:2013年12月12日 優(yōu)先權(quán)日:2012年12月27日
【發(fā)明者】李鐘錫, 洪坰國(guó), 千大煥, 鄭永均 申請(qǐng)人:現(xiàn)代自動(dòng)車株式會(huì)社