一種通過摻雜二氧化硅膜調(diào)整肖特基二極管勢壘高度的工藝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體功率器件制造領(lǐng)域，特別是涉及一種肖特基整流二極管的制造方法。更具體的是本發(fā)明涉及一種通過摻雜的二氧化硅改變硅表面濃度，形成極薄變摻雜層從而實(shí)現(xiàn)肖特基二極管勢皇高度調(diào)整的工藝方法。
【背景技術(shù)】
[0002]肖特基勢皇二極管具有低正向壓降、高開關(guān)速度，在低壓電路中廣泛使用，但不幸的是肖特基勢皇二極管在高溫時具有較大的反向漏電流，且反向漏電流隨溫度變化指數(shù)性升高，高溫能耗和可靠性帶來挑戰(zhàn)。
[0003]為解決肖特基勢皇二極管高溫漏電問題，目前主要由三種途徑，其一:提高肖特基勢皇的勢皇高度，例如采用Pt等高勢皇金屬或硅化物，降低反向漏電，但同時會帶來正向壓降的升高，為保持正向壓降滿足電路設(shè)計要求，必然增大芯片面積，芯片成本隨之上升。其二:采用PN結(jié)+肖特基勢皇結(jié)復(fù)合整流二極管(俗稱JBS或MPS)，利用PN結(jié)在反偏狀態(tài)下耗盡層夾斷，減小肖特基結(jié)反偏漏電流，這種辦法對高溫漏電流的抑制作用較好，但PN結(jié)勢皇較高，帶來正向壓降增加，為保持正向壓降滿足電路設(shè)計要求，也必然增大芯片面積，芯片成本隨之上升；其三:采用溝槽MOS勢皇控制整流二極管技術(shù)(俗稱TMBS)，這種技術(shù)在硅片上刻蝕出近50%面積的溝槽，也會增大芯片面積。
[0004]上述三種方法各有優(yōu)缺點(diǎn)，增加勢皇高度或者采用MPS結(jié)構(gòu)會改善漏電問題，但帶來正向壓降的增加，采用溝槽結(jié)構(gòu)工藝復(fù)雜，對設(shè)備、工藝控制等要求較高，且器件的長期可靠性沒有被廣泛認(rèn)可。
[0005]在常規(guī)平面肖特基二極管芯片制造工藝基礎(chǔ)上，通過半導(dǎo)體表面的淺離子注入，增加表面層厚度小于10納米的電子平均自由程，改變金屬與半導(dǎo)體間有效勢皇高度。此方法有較多報道，優(yōu)化功率肖特基整流器件勢皇高度的一種方法是以大勢皇高度開始，在N型漂移區(qū)通過離子注入Ph、As、Sb等N型雜質(zhì)，形成N型表面層來降低勢皇高度，可以獲得約0.1eV的勢皇降低。
[0006]上述方法的缺點(diǎn)是，在離子注入硅體內(nèi)時，由于硅原子排列的規(guī)律性造成離子注入工藝存在不同程度的注入隧道效應(yīng)，導(dǎo)致雜質(zhì)離子注入后在硅表面一定深度范圍內(nèi)分布，即存在一個相對較大的分布范圍，離子注入后的快速熱退火會再次導(dǎo)致雜質(zhì)的擴(kuò)散，因此雜質(zhì)的分布更加離散。由于注入深度很淺，對注入機(jī)的注入能量要求一般在5KeV?30KeV范圍。在注入雜質(zhì)離子數(shù)量很小時，其注入均勻性和工藝重復(fù)性很難控制，傳統(tǒng)的采用極小劑量離子注入工藝調(diào)整肖特基二極管勢皇高度的工藝方法規(guī)模應(yīng)用很少。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問題就是針對現(xiàn)有工藝方法的不足，提供一種在常規(guī)平面肖特基勢皇二極管芯片工藝技術(shù)基礎(chǔ)上，通過在硅表面穩(wěn)定的低摻雜擴(kuò)散源向硅體內(nèi)作淺結(jié)擴(kuò)散的方式，形成極薄的變摻雜層，可以有效控制摻雜濃度并具有極高的工藝重復(fù)性。
[0008]為了解決上述技術(shù)問題，本發(fā)明提供的技術(shù)方案是一種通過摻雜二氧化硅膜調(diào)整肖特基二極管勢皇高度的工藝方法，其步驟包括:以包括有N型單晶硅襯底和N型單晶硅外延層基片為材質(zhì)，1、在基片的N型單晶硅外延層上形成氧化層作為鈍化層，氧化層厚度大于400納米；2、一次光刻及選擇性腐蝕去除多余氧化層形成摻雜窗口 ；3、采用離子注入工藝在摻雜窗口中進(jìn)行硼摻雜，同時在摻雜窗口中生長膜氧化層形成P型保護(hù)環(huán)；4、二次光刻和選擇性腐蝕去除多余氧化層形成肖特基勢皇窗口主表面；5、在肖特基勢皇窗口主表面淀積形成表面摻雜二氧化硅膜的氧化層，厚度為50?300納米，摻雜濃度為1E18至1E21個/cm3，摻雜源是乙硼烷或磷烷氣氛，工藝氣氛為摻雜源與硅烷與氧氣的混合氣氛，工藝溫度350?600攝氏度；6、在氮?dú)鈿夥障驴焖偻嘶饘诫s二氧化硅中的雜質(zhì)向N型單晶硅外延層中推進(jìn)，退火溫度500?800攝氏度，退火時間5?15秒，在摻雜二氧化硅的氧化層與N型外延層主表面之間形成極薄變摻雜層。
[0009]所述N型單晶硅襯底摻雜濃度為2E18至5E19個/cm3，N型單晶硅外延層的摻雜濃度為1E14至2E16個/cm3 ο
[0010]在步驟I中，氧化溫度1000?1150攝氏度，氧化氣氛為氧氣和氫氣混合的濕氧氧化，氧化時間150?200分鐘。
[0011 ] 在步驟3中，在氮?dú)鈿夥障?，離子注入劑量為2E14?4E15個/cm2，注入角度為O?7度，擴(kuò)散溫度為975?1150 °C，擴(kuò)散時間為120?240min。
[0012]在步驟3中，膜氧化層氧化溫度900?1150°C，氧化氣氛為氧氣和氫氣混合的濕氧氧化，膜氧化層厚度約400納米。
[0013]在步驟5中，當(dāng)采用APCVD工藝時，工藝溫度為350?500°C，工藝氣氛為摻雜源、硅烷、氧氣按照體積比1:1.5:5?1:1.5:20的混合氣氛，摻雜源根據(jù)摻雜類型選擇乙硼烷或磷烷氣氛，其中硅烷為硅烷含量5-30%的摻隊(duì)混合物，乙硼烷或磷烷氣氛為乙硼烷或磷烷含量I?10%的摻隊(duì)混合物。
[0014]在步驟5中，采用LPCVD工藝時，工藝溫度為400?600°C，工藝氣氛為摻雜源、硅烷、氧氣按照體積比1:1.5:5?1:1.5:20之間，摻雜源根據(jù)摻雜類型選擇乙硼烷或磷烷氣氛，其中硅烷為硅烷含量5-30%的摻隊(duì)混合物，乙硼烷或磷烷氣氛為乙硼烷或磷烷含量I?10%的摻隊(duì)混合物。
[0015]依照本發(fā)明的摻雜二氧化硅通過快速熱退火過程導(dǎo)致雜質(zhì)的再分布改變硅表面濃度，形成極薄變摻雜層，從而實(shí)現(xiàn)肖特基二極管勢皇高度調(diào)整的工藝方法。與傳統(tǒng)離子注入法相比，本發(fā)明利用了氧化層對摻雜雜質(zhì)的分凝效應(yīng)，對具有摻雜層的二氧化硅，在快速熱退火中，二氧化硅與硅界面出的雜質(zhì)會向硅中輕微移動，可以改變硅表面的雜質(zhì)分布，雜質(zhì)的分布受快速熱退火溫度的影響，在較低溫度下雜質(zhì)的移動控制在N型硅的表面處，從而增加N型硅表面小于10納米范圍內(nèi)電子平均自由程，降低勢皇高度。本發(fā)明的雜質(zhì)分布更加均勻，分布更加集中。通過調(diào)整二氧化硅摻雜種類、濃度以及快速退火條件等，可以在很寬的范圍內(nèi)獲得較為受控的表面濃度控制，使得肖特基勢皇二極管勢皇窗口區(qū)極薄硅外延表面層的變摻雜效果，達(dá)到調(diào)整勢皇高度的目的。
【附圖說明】
[0016]圖1，在基片上制作氧化層作為鈍化層的基片結(jié)構(gòu)示意圖。
[0017]圖2，一次光刻及腐蝕制作氧化層摻雜窗口的基片結(jié)構(gòu)示意圖。
[0018]圖3，離子注入制作P型保護(hù)環(huán)的基片結(jié)構(gòu)示意圖。
[0019]圖4，二次光刻制作肖特基勢皇窗口的基片結(jié)構(gòu)示意圖。
[0020]圖5，在肖特基勢皇窗口主表面制作摻雜二氧化硅的氧化層的基片結(jié)構(gòu)示意圖。
[0021]圖6，快速退火制作極薄變摻雜層的基片結(jié)構(gòu)示意圖。
[0022]圖7，本發(fā)明與傳統(tǒng)離子注入摻雜濃度分布對比圖。
【具體實(shí)施方式】
[0023]通過摻雜二氧化硅膜調(diào)整肖特基二極管勢皇高度的工藝方法，以包括有N型單晶硅襯底和N型單晶硅外延層基片為材質(zhì)，在基片的N型單晶硅外延層上形成氧化層作為鈍化層，氧化層厚度大于400納米；一次光刻及選擇性腐蝕去除多余氧化層形成摻雜窗口 ；采用離子注入工藝在摻雜窗口中進(jìn)行硼摻雜，同時在摻雜窗口中生長膜氧化層形成P型保護(hù)環(huán)；二次光刻和選擇性腐蝕去除多余氧化層形成肖特基勢皇窗口主表面；在肖特基勢皇窗口主表面淀積形成表面摻雜二氧化硅膜的氧化層，厚度為50?300納米，摻雜濃度為1E18至1E21個/cm3，工藝氣氛為摻雜源、硅烷、氧氣按照體積比1:1.5:5?1:1.5:20的混合氣氛，摻雜源根據(jù)摻雜類型選擇乙硼烷或磷烷氣氛，其中硅烷為含量5-30%的摻N2混合物，乙硼烷或磷烷氣氛為含量I?10%的摻N2混合物，工藝溫度350?600攝氏度；在氮?dú)鈿夥障驴焖偻嘶饘诫s二氧化硅中的雜質(zhì)向N型單晶硅外延層中推進(jìn)，退火溫度500?800攝氏度，退火時間5?15秒，在摻雜二氧化硅的氧化層與N型外延層主表面之間形成極薄變摻雜層。具體方法如下。
[0024]使用重?fù)诫sN型單晶硅襯底1