半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，包括：在包含硅元素的襯底上形成柵極堆疊結(jié)構(gòu)；在襯底中形成金屬硅化物，以用作源漏區(qū)；執(zhí)行離子注入，向金屬硅化物中注入摻雜離子；執(zhí)行驅(qū)動退火，使得金屬硅化物與襯底界面處形成介質(zhì)層。依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過向低電阻鎳基金屬硅化物中注入摻雜離子后再退火，在硅化物與襯底之間形成了超薄介質(zhì)層，從而有效降低了肖特基勢壘高度，提高了器件的驅(qū)動能力。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能有效降低金屬硅化物/硅之間的肖特基勢壘高度的MOSFET及其制造方法。
【背景技術(shù)】
[0002]隨著傳統(tǒng)MOSFET器件持續(xù)按比例縮小，源漏電阻不隨溝道尺寸縮小而按比例降低，特別是接觸電阻隨著尺寸減小而近似平方倍增加，使等效工作電壓下降，大大影響了按比例縮小的器件的性能。如果在現(xiàn)有MOSFET制造技術(shù)中將傳統(tǒng)的高摻雜源/漏替換為金屬硅化物源漏，可以大幅減小寄生串聯(lián)電阻以及接觸電阻。
[0003]如圖1所示，為現(xiàn)有的金屬硅化物源/漏MOSFET(也被稱為肖特基勢壘源/漏M0SFET)示意圖，在體硅襯底IA或絕緣體上硅(SOI)襯底IB中的溝道區(qū)2A或2B兩側(cè)形成金屬硅化物源漏區(qū)3A和3B，溝道區(qū)上依次形成有柵極結(jié)構(gòu)4A/4B以及柵極側(cè)墻5A/5B，其中金屬硅化物被完全作為直接接觸溝道的源/漏極材料，無需傳統(tǒng)的用于形成高摻雜源漏的離子注入工序。器件襯底中還可以設(shè)置淺溝槽隔離STI6A/6B，圖中STI并非直接介于體娃襯底和SOI襯底之間，而僅僅是為了方便不例起見，兩種襯底實(shí)際不相連。
[0004]在上述肖特基勢壘源漏MOSFET中，器件的驅(qū)動能力取決于金屬硅化物源漏3A/3B與溝道區(qū)2A/2B之間的肖特基勢壘高度(SBH)。隨著SBH降低，驅(qū)動電流增大。器件模擬的結(jié)果顯示，當(dāng)SBH降低至約0.1eV時，金屬硅化物源漏MOSFET可達(dá)到與傳統(tǒng)大尺寸高摻雜源漏MOSFET相同的驅(qū)動能力。
[0005]金屬硅化物通常是鎳基金屬硅化物，例如由N1、NiPt, NiPtCo與襯底溝道區(qū)中的Si反應(yīng)生成的NiS1、NiPtSi, NiPtCoSi等等。對于鎳基金屬硅化物和硅之間的接觸而言，SBH(或記做(K)通常較大，例如0.7eV，因此器件的驅(qū)動電流較小，制約了通過鎳基金屬硅化物降低源漏電阻的新型MOSFET的應(yīng)用，因此需要一種能有效降低鎳基金屬硅化物源漏與硅溝道之間的SBH的新器件及其制造方法。
[0006]如圖2A至2D所示，為一種金屬硅化物作為摻雜源(SADS)的降低鎳基金屬硅化物與硅之間SBH的方法步驟的剖面示意圖。其中，首先如圖2A所示，在襯底I上形成包括柵極絕緣層41、柵極導(dǎo)電層42的柵極堆疊結(jié)構(gòu)4A，在柵極堆疊結(jié)構(gòu)4A兩側(cè)形成柵極側(cè)墻5A。其次如圖2B所示，在器件上沉積鎳基金屬層，通常包括N1、NiPt、NiCo、NiTi或其三元合金，然后執(zhí)行一步自對準(zhǔn)硅化物(SALICIDE)工藝(約500°C下退火，形成鎳基金屬硅化物的低阻相)，或執(zhí)行兩步SALICIDE工藝(約300°C下第一次退火，形成Ni的富集相，去除未反應(yīng)的金屬后，在約500°C下第二次退火，形成鎳基金屬硅化物的低阻相)，由此消耗部分襯底I的Si并在其中形成鎳基金屬硅化物的源漏區(qū)3A。特別地，當(dāng)前的SALICIDE工藝優(yōu)選采用兩步退火法。接著如圖2C所示，對鎳基金屬硅化物源漏區(qū)3A執(zhí)行離子注入，對于pMOS而言注入硼(B)等P型雜質(zhì)離子，對于nMOS而言注入砷(As)等η型雜質(zhì)離子。最后如圖2D所示，執(zhí)行驅(qū)動退火，注入的離子在驅(qū)動退火(例如約450?850°C )的驅(qū)動下聚集、凝結(jié)在源漏區(qū)3A與襯底I的溝道區(qū)之間的界面處，形成摻雜離子的凝聚區(qū)7，從而有效降低了SBH，提高了器件的驅(qū)動能力。
[0007]然而，上述的利用SADS降低SBH方法仍存在不足:注入進(jìn)入鎳基金屬硅化物源漏3A的雜質(zhì)離子的可溶性很差，大量注入的離子無法固溶于鎳基金屬硅化物中，因此可供降低SBH的摻雜離子數(shù)量不足；注入的離子通過晶界擴(kuò)散從而在鎳基金屬硅化物與硅之間界面處分凝形成凝聚區(qū)7，但是驅(qū)動退火采用的溫度較低，不足以完全激活分凝的雜質(zhì)，降低SBH的效果不顯著。因此，通過上述常規(guī)的SADS方法不足以將SBH降低到小于0.1eV的程度?？傊?，現(xiàn)有的MOSFET無法有效降低SBH，從而無法有效降低源漏電阻同時有效提高器件驅(qū)動能力，嚴(yán)重影響了半導(dǎo)體器件的電學(xué)性能，故亟需一種能有效降低SBH的半導(dǎo)體器件及其制造方法。

【發(fā)明內(nèi)容】

[0008]由上所述，本發(fā)明的目的在于提供一種能有效降低SBH的半導(dǎo)體器件制造方法。
[0009]為此，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，包括:在包含硅元素的襯底上形成柵極堆疊結(jié)構(gòu)；在襯底中形成金屬硅化物，以用作源漏區(qū)；執(zhí)行離子注入，向金屬硅化物中注入摻雜離子；執(zhí)行驅(qū)動退火，使得金屬硅化物與襯底界面處形成介質(zhì)層。
[0010]其中，襯底包括體硅、S01、GeS1、SiC。
[0011]其中，形成金屬硅化物的步驟進(jìn)一步包括:在襯底以及柵極堆疊結(jié)構(gòu)上沉積鎳基金屬層；執(zhí)行第一退火，使得襯底中的硅與鎳基金屬層反應(yīng)形成富鎳相金屬硅化物；剝除未反應(yīng)的鎳基金屬層；執(zhí)行第二退火，使得富鎳相金屬硅化物轉(zhuǎn)化為鎳基金屬硅化物，以用作源漏區(qū)。
[0012]其中，鎳基金屬層包括N1、N1-Pt、Ni_Co、N1-Pt-Co。
[0013]其中，鎳基金屬層中鎳含量大于等于90%。
[0014]其中，鎳基金屬層的厚度為I至lOOnm。
[0015]其中，富鎳相金屬硅化物包括Ni2S1、Ni3S1、Ni2PtS1、Ni3PtS1、Ni2CoS1、Ni3CoS1、Ni3PtCoSi0
[0016]其中，第一退火在200至350°C溫度下進(jìn)行10至300s。
[0017]其中，第二退火在400至600°C溫度下進(jìn)行5至300s。
[0018]其中，金屬硅化物包括NiS1、NiPtS1、NiCoS1、NiPtCoSi。
[0019]其中，摻雜離子包括O、N及其組合，介質(zhì)層包括氧化硅、氮化硅、氮氧化硅及其組
八
口 ο
[0020]其中，驅(qū)動退火在450?850°C溫度下進(jìn)行I至300s。
[0021]其中，介質(zhì)層厚度為0.1?2nm。
[0022]本發(fā)明還提供了一種半導(dǎo)體器件，包括含硅元素的襯底、襯底上的柵極堆疊結(jié)構(gòu)、柵極堆疊結(jié)構(gòu)兩側(cè)襯底中的金屬硅化物的源漏區(qū)，其特征在于:源漏區(qū)與襯底之間還具有介質(zhì)層。
[0023]其中，襯底包括體硅、SO1、GeS1、SiC。
[0024]其中，金屬硅化物包括NiS1、NiPtS1、NiCoS1、NiPtCoSi。
[0025]其中，介質(zhì)層包括氧化硅、氮化硅、氮氧化硅及其組合。
[0026]其中，介質(zhì)層厚度為0.1?2nm。[0027]依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過向低電阻鎳基金屬硅化物中注入摻雜離子后再退火，在硅化物與襯底之間形成了超薄介質(zhì)層，從而有效降低了肖特基勢壘高度，提高了器件的驅(qū)動能力。
【專利附圖】

【附圖說明】
[0028]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0029]圖1為現(xiàn)有技術(shù)的MOSFET的剖面示意圖；
[0030]圖2A至2D為現(xiàn)有技術(shù)的降低SBH方法各步驟剖面示意圖；以及
[0031]圖3至圖8為依照本發(fā)明的降低SBH的各步驟的剖面示意圖。
【具體實(shí)施方式】
[0032]以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了可有效降低SBH的半導(dǎo)體器件及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0033]首先，如附圖3所示，形成襯底和柵極基本結(jié)構(gòu)。對于本發(fā)明的實(shí)施例，可以采用常規(guī)的半導(dǎo)體襯底，例如，可以包括體硅襯底，或其他基本半導(dǎo)體或化合物半導(dǎo)體，例如Ge、SiGe、GaAs> InP或Si:C等。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如p型襯底或者η型襯底)，所述襯底100包括各種摻雜配置，可以包括外延層，也可以包括絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)，還可以具有應(yīng)力以增強(qiáng)性能。鑒于本發(fā)明采用金屬硅化物作為源漏，因此襯底優(yōu)選地包含硅元素。對于本發(fā)明的實(shí)施例，優(yōu)選采用SOI襯底。具體地，在體硅襯底100或絕緣體上硅(SOI)襯底110中的溝道區(qū)200或210上，形成柵極結(jié)構(gòu)300或310，其中柵極結(jié)構(gòu)300/310包括柵極絕緣層301/311、柵極導(dǎo)電層302/312以及柵極蓋層303/313 ;在柵極結(jié)構(gòu)周圍形成有柵極側(cè)墻400或410，器件襯底中還可以設(shè)置淺溝槽隔離STI500/510 (體硅襯底100與SOI襯底110并非必然相連或通過STI相接，圖中僅是在同一個附圖中示意性表示兩種不同襯底上的類似或相同結(jié)構(gòu))。其中，溝道區(qū)200/210長度小于等于20nm，也即器件為亞20nm的短溝道M0SFET。特別地，SOI襯底110包括硅襯底111、硅襯底111上的埋氧層112以及埋氧層112上的頂硅層113，其中頂硅層113的厚度可小于等于10nm。在形成基本結(jié)構(gòu)的步驟中，不執(zhí)行源漏注入，也不激活金屬硅化物源漏。
[0034]其次，沉積金屬層。如圖4所示，在整個基本結(jié)構(gòu)上沉積用于形成金屬硅化物的金屬層600/610，覆蓋襯底、柵極結(jié)構(gòu)以及柵極側(cè)墻。金屬薄層材質(zhì)可以為N1、N1-Pt(Pt摩爾的含量小于等于10% )、N1-Co (Co摩爾含量小于等于10% )或N1-Pt-Co (Pt與Co摩爾含量之和小于等于10%，換言之，以上各個金屬薄層中Ni的摩爾含量大于等于90% )等等，金屬薄層厚度約為I至IOOnm并優(yōu)選I?30nm。
[0035]隨后，參照圖5，執(zhí)行第一退火，形成富鎳相硅化物。例如在200至350°C下退火10至300s，使得沉積的金屬層600/610與襯底100/110中的硅反應(yīng)生成富鎳相硅化物700/710。所謂富鎳相硅化物，指的是硅化物中鎳基金屬(原子數(shù)含量高于Si，具體地其可包括 Ni2S1、Ni3S1、Ni2PtS1、Ni3PtS1、Ni2CoS1、Ni3CoS1、Ni3PtCoSi 等等。[0036]接著，參照圖6，剝除未反應(yīng)的金屬層600/610，并執(zhí)行第二退火。在400至850°C并優(yōu)選400?600°C溫度范圍下執(zhí)行第二退火，將富鎳相硅化物700/710轉(zhuǎn)變?yōu)榫哂械碗娮璧逆嚮饘俟杌?01/711(具體地可包括NiS1、NiPtS1、NiCoS1、NiPtCoSi等等)以作為器件的源漏區(qū)。
[0037]隨后，參照圖7，對低電阻的鎳基金屬硅化物701/711執(zhí)行離子注入。例如，劑量為IX IO14CnT2至IXlO16Cm'對于p M0S，摻雜離子可為硼B(yǎng)、鋁Al、鎵Ga、銦In等等及其組合，對于nMOS,摻雜離子可為氮N、磷P、砷As、氧O、硫S、硒Se、締Te、氟F、氯Cl、碳C等等及其組合。優(yōu)選地，摻雜離子為非金屬元素，例如為氧O或者氮N及其組合，以便在硅化物源漏與襯底之間形成介質(zhì)層。注入過程會損傷鎳基金屬硅化物701/711，因此注入能量不宜過大。注入能量最好是足夠低，以確保大部分注入的摻雜離子被限定在鎳基金屬硅化物內(nèi)。特別地，注入離子改變了硅化物的晶體結(jié)構(gòu)使得在鎳基金屬硅化物中固溶度較高，因而可以增大后續(xù)摻雜離子分離凝結(jié)區(qū)的離子濃度，從而有效降低SBH。
[0038]最后，參照圖8，執(zhí)行第三退火(也稱做驅(qū)動退火)，例如450?850°C的溫度下加熱處理I?300s，驅(qū)動摻雜離子(例如O或者N)在鎳基金屬硅化物701/711與襯底100/110的界面處形成超薄介質(zhì)層800/810，可有效降低鎳基金屬硅化物701/711與襯底100/110之間的肖特基勢壘高度(SBH)，從而大大提高器件的驅(qū)動能力。特別地，超薄介質(zhì)層800/810不僅位于鎳基金屬硅化物構(gòu)成的源漏區(qū)701/711的下表面，還位于源漏區(qū)701/711的側(cè)表面。超薄介質(zhì)層800/810的厚度例如僅0.1?2nm并優(yōu)選Inm,其材質(zhì)例如為氧化娃、氮化硅、氮氧化硅及其組合。
[0039]依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過向低電阻鎳基金屬硅化物中注入摻雜離子后再退火，在硅化物與襯底之間形成了超薄介質(zhì)層，從而有效降低了肖特基勢壘高度，提高了器件的驅(qū)動能力。
[0040]盡管已參照一個或多個示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對器件結(jié)構(gòu)做出各種合適的改變和等價方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: 在包含硅元素的襯底上形成柵極堆疊結(jié)構(gòu)； 在襯底中形成金屬硅化物，以用作源漏區(qū)； 執(zhí)行離子注入，向金屬硅化物中注入摻雜離子； 執(zhí)行驅(qū)動退火，使得金屬硅化物與襯底界面處形成介質(zhì)層。
2.如權(quán)利要求1的半導(dǎo)體器件的制造方法，其中，襯底包括體硅、SO1、GeS1、SiC。
3.如權(quán)利要求1的半導(dǎo)體器件的制造方法，其中，形成金屬硅化物的步驟進(jìn)一步包括: 在襯底以及柵極堆疊結(jié)構(gòu)上沉積鎳基金屬層； 執(zhí)行第一退火，使得襯底中的硅與鎳基金屬層反應(yīng)形成富鎳相金屬硅化物； 剝除未反應(yīng)的鎳基金屬層； 執(zhí)行第二退火，使得富鎳相金屬硅化物轉(zhuǎn)化為鎳基金屬硅化物，以用作源漏區(qū)。
4.如權(quán)利要求3的半導(dǎo)體器件的制造方法，其中，鎳基金屬層包括N1、N1-Pt,N1-Co,N1-Pt-Co。
5.如權(quán)利要求3的半導(dǎo)體器件的制造方法，其中，鎳基金屬層中鎳含量大于等于90%。
6.如權(quán)利要求3的半導(dǎo)體器件的制造方法,其中，鎳基金屬層的厚度為I至lOOnm。
7.如權(quán)利要求3的半導(dǎo)體器件的制造方法，其中，富鎳相金屬硅化物包括Ni2S1、Ni3S1、Ni2PtS1、Ni3PtS1、Ni2CoS1、Ni3CoS1、Ni3PtCoSi。
8.如權(quán)利要求3的半導(dǎo)體器件的制造方法，其中，第一退火在200至350°C溫度下進(jìn)行10 至 300s。
9.如權(quán)利要求3的半導(dǎo)體器件的制造方法，其中，第二退火在400至600°C溫度下進(jìn)行5 至 300s。
10.如權(quán)利要求1的半導(dǎo)體器件的制造方法，其中，金屬硅化物包括NiS1、NiPtS1、NiCoS1、NiPtCoSi。
11.如權(quán)利要求1的半導(dǎo)體器件的制造方法，其中，摻雜離子包括O、N及其組合，介質(zhì)層包括氧化硅、氮化硅、氮氧化硅及其組合。
12.如權(quán)利要求1的半導(dǎo)體器件的制造方法，其中，驅(qū)動退火在450?850°C溫度下進(jìn)行I至300s。
13.如權(quán)利要求1的半導(dǎo)體器件的制造方法，其中，介質(zhì)層厚度為0.1?2nm。
14.一種半導(dǎo)體器件，包括含硅元素的襯底、襯底上的柵極堆疊結(jié)構(gòu)、柵極堆疊結(jié)構(gòu)兩側(cè)襯底中的金屬硅化物的源漏區(qū)，其特征在于:源漏區(qū)與襯底之間還具有介質(zhì)層。
15.如權(quán)利要求14的半導(dǎo)體器件，其中，襯底包括體硅、SO1、GeS1、SiC。
16.如權(quán)利要求14的半導(dǎo)體器件，其中，金屬硅化物包括NiS1、NiPtSi,NiCoS1、NiPtCoSi。
17.如權(quán)利要求14的半導(dǎo)體器件，其中，介質(zhì)層包括氧化硅、氮化硅、氮氧化硅及其組口 ο
18.如權(quán)利要求14的半導(dǎo)體器件，其中，介質(zhì)層厚度為0.1?2nm。
【文檔編號】H01L29/06GK103972091SQ201310031785
【公開日】2014年8月6日 申請日期:2013年1月28日 優(yōu)先權(quán)日:2013年1月28日
【發(fā)明者】鄧堅(jiān), 羅軍, 趙超 申請人:中國科學(xué)院微電子研究所