天線二極管電路及其制造方法
【專利摘要】本申請描述了一種具有天線二極管的集成電路。該集成電路包括襯底、晶體管、第一和第二擴散區(qū)以及偽柵極。該晶體管以及第一和第二擴散區(qū)可以形成在襯底內(nèi)。該晶體管將其柵極結(jié)構(gòu)設(shè)置在襯底上。偽柵極結(jié)構(gòu)可以被設(shè)置在襯底的一個區(qū)域上，使得其分隔第一擴散區(qū)和第二擴散區(qū)。偽柵極結(jié)構(gòu)還可以耦合到晶體管柵極結(jié)構(gòu)。
【專利說明】天線二極管電路及其制造方法
[0001]本申請要求2012年12月7日提交的美國專利申請N0.13/708，556的優(yōu)先權(quán)，在此通過引用將其整體并入本文。
【背景技術(shù)】
[0002]天線效應(yīng)是在制造集成電路期間發(fā)生的現(xiàn)象。當由于某些半導(dǎo)體制造工藝生成的大量電荷流經(jīng)晶體管結(jié)構(gòu)進入半導(dǎo)體襯底時，這種現(xiàn)象可能發(fā)生，由此使柵極氧化物擊穿。因此天線效應(yīng)降低成品率，并引起集成電路的可靠性問題。
[0003]天線二極管經(jīng)常被用于減輕天線效應(yīng)。通常，天線二極管被插入到易于受天線效應(yīng)影響的集成電路上的區(qū)域中?？梢酝ㄟ^由天線設(shè)計規(guī)則管理的天線違規(guī)檢查來確定形成天線二極管的位置。天線設(shè)計規(guī)則可能取決于當前最先進工藝技術(shù)節(jié)點。
[0004]天線二極管的設(shè)計和尺寸在眾多工藝時代中相對地保持相同。然而，隨著更新的工藝節(jié)點，在集成電路器件上插入天線二極管已變得明顯更具挑戰(zhàn)性。為了在集成電路上包括天線二極管，可能需要對集成電路的版圖做出大幅改動(其中的一些或全部可能需要手動執(zhí)行)。與其他功能電路相比，天線二極管還可能在集成電路上占據(jù)不成比例的大面積。
[0005]正是在這種背景下提出本文所描述的實施例。

【發(fā)明內(nèi)容】

[0006]本文描述的實施例包括天線二極管電路和制造天線二極管電路的方法。應(yīng)當理解的是這些實施例可以以多種方式實現(xiàn)，例如工藝、裝置、系統(tǒng)、設(shè)備或方法。下面描述幾個實施例。
[0007]在一個實施例中，公開一種可以克服集成電路中的天線效應(yīng)的天線二極管電路結(jié)構(gòu)。該天線二極管可以起到將任何累積的電荷(例如在導(dǎo)電跡線的表面上積累的電荷)放電到地的作用。天線二極管在集成電路內(nèi)不需要額外面積，因為它利用鄰近偽柵極的版圖面積。此外，天線二極管可以易于在集成電路版圖上形成，因為它不需要對版圖進行顯著改動。
[0008]在一個實施例中，描述了 一種具有天線二極管的集成電路。該集成電路包括襯底、晶體管、第一和第二擴散區(qū)以及偽柵極。該晶體管以及第一和第二擴散區(qū)可以形成在襯底中。該晶體管具有設(shè)置在襯底上的關(guān)聯(lián)柵極結(jié)構(gòu)。該偽柵極結(jié)構(gòu)可以設(shè)置在襯底的一個區(qū)域上，使得該偽柵極結(jié)構(gòu)分隔第一擴散區(qū)和第二擴散區(qū)。該偽柵極結(jié)構(gòu)還可耦合到晶體管柵極結(jié)構(gòu)。
[0009]在替代實施例中，描述了具有天線二極管的另一集成電路。該集成電路包括襯底、晶體管、天線二極管和偽柵極結(jié)構(gòu)。該晶體管和該天線二極管被形成在該襯底上。這樣形成偽柵極結(jié)構(gòu)，使得它在襯底上的天線二極管電路上方延伸。
[0010]在另一個實施例中，描述了一種形成具有天線二極管的集成電路的方法。該方法包括在襯底上形成偽柵極結(jié)構(gòu)。形成偽柵極結(jié)構(gòu)之后，該方法包括將摻雜劑注入到襯底中以在襯底中形成一對擴散區(qū)。該對擴散區(qū)可以緊鄰偽柵極結(jié)構(gòu)而形成。
[0011]在替代實施例中，描述了制造具有天線二極管的集成電路的另一種方法。該方法包括形成晶體管柵極結(jié)構(gòu)和多個偽柵極結(jié)構(gòu)。該晶體管柵極結(jié)構(gòu)和多個偽柵極結(jié)構(gòu)可以被定位成彼此接近。此外，多個偽柵極結(jié)構(gòu)可以平行于晶體管柵極結(jié)構(gòu)。該方法進一步包括形成緊鄰該晶體管柵極結(jié)構(gòu)的至少一個第一擴散區(qū)對和緊鄰選定的一個偽柵極結(jié)構(gòu)的至少一個第二擴散區(qū)對。此外，該方法包括形成耦合晶體管柵極結(jié)構(gòu)和第二擴散區(qū)對中的至少一個擴散區(qū)的導(dǎo)電路徑。
[0012]發(fā)明的進一步特征、其性質(zhì)和各種優(yōu)點將從附圖和優(yōu)選實施例的下列詳細描述中變得更加顯而易見。
【專利附圖】

【附圖說明】
[0013]圖1示出根據(jù)本發(fā)明一個實施例的具有天線二極管電路的示例性集成電路(IC)。
[0014]圖2示出根據(jù)本發(fā)明一個實施例的天線二極管電路的實施方式。
[0015]圖3示出根據(jù)本發(fā)明一個實施例的圖2的天線二極管電路的橫截面?zhèn)纫晥D。
[0016]圖4示出根據(jù)本發(fā)明一個實施例的設(shè)計集成電路上的天線二極管的方法。
[0017]圖5示出根據(jù)本發(fā)明一個實施例的天線二極管電路的另一種實施方式。
[0018]圖6示出根據(jù)本發(fā)明一個實施例的圖3的天線二極管電路的橫截面?zhèn)纫晥D。
[0019]圖7示出根據(jù)本發(fā)明一個實施例的制造天線二極管電路的方法。
【具體實施方式】
[0020]下列實施例描述天線二極管電路和制造天線二極管電路的方法。然而，本領(lǐng)域技術(shù)人員將認識到可以在沒有這些具體細節(jié)中的一些或全部的情況下實施當前的示例性實施例。在其他實例中，眾所周知的操作未詳細描述，以避免不必要地模糊當前的實施例。
[0021]圖1(旨在進行說明而非限制)示出了根據(jù)本發(fā)明一個實施例的集成電路(IC) 10。集成電路10至少可以包括輸入/輸出(I/O)電路30、存儲和處理電路50以及鎖相環(huán)(PLL)電路40。在一個實施例中，這些電路可以被布置在如圖1所示的IC(例如IC10)上。
[0022]在一個實例中，集成電路10可以是可編程邏輯器件(PLD)，例如現(xiàn)場可編程門陣列(FPGA)器件。應(yīng)當認識到，PLD可以被編程或配置為包括定制的電路設(shè)計。較之于固定設(shè)計的集成電路(例如專用集成電路(ASIC))，這提供了優(yōu)點。在一個實施例中，PLD(例如IC10)可以包括被配置為執(zhí)行多種功能中任何一種功能的可編程邏輯元件。在一個實例中，可編程邏輯元件可以被配置為存儲和處理電路50。
[0023]仍參照圖1，I/O電路30可以被放置在IClO的外圍。I/O電路30可以通過連接到IC封裝件上的引腳的I/O焊盤將IClO的內(nèi)部電路(例如存儲和處理電路50)耦合到外部電路。為了避免使圖1過度復(fù)雜，未顯示I/o電路30的細節(jié)。
[0024]仍參照圖1的實施例，IClO的每個角可以包括PLL電路40。鎖相環(huán)電路40可以用于生成具有不同的各自頻率的時鐘信號。每個PLL40可以輸出具有相對穩(wěn)定的頻率并具有低的頻率雜散和良好的相位噪聲的信號。來自各個PLL40的輸出信號可以被傳輸?shù)絀ClO內(nèi)的電路或可耦合到IClO的外部電路。
[0025]在圖1的實施例中，存儲和處理電路50可以在IClO上占據(jù)相對較大的區(qū)域。在一個實施例中，存儲和處理電路50可以包括多個存儲元件，例如可用于存儲/檢索數(shù)據(jù)的存儲器電路、寄存器和/或鎖存器。存儲和處理電路50還可以包括處理電路，例如可用于對接收的信號執(zhí)行運算或轉(zhuǎn)換功能的觸發(fā)器、多路復(fù)用器和/或互連。
[0026]存儲和處理電路50中的電路可以由多個晶體管形成。每個晶體管可以包括柵電極以及源擴散區(qū)和漏擴散區(qū)。存儲和處理電路50還可以包括天線二極管電路100，正如圖1的實施例所示。天線二極管電路100可用于可制造性設(shè)計(DFM)的目的。在一個實施例中，天線二極管電路100可以被用于克服在存儲和處理電路50內(nèi)形成晶體管時的天線效應(yīng)。
[0027]應(yīng)當認識到，在晶圓制造工藝期間，尤其是在金屬層上制造金屬通路期間，可能出現(xiàn)天線效應(yīng)。例如，因為由化學(xué)機械拋光(CMP)工藝生成的金屬通路上的比較大的摩擦，可能生成靜電荷。如果積累的電荷足夠大，它可能流過晶體管進入襯底中，并損壞在晶體管柵極下方形成的柵極氧化物材料。通過晶體管的電荷流動還可能損壞PN結(jié)(例如P型區(qū)域和N型區(qū)域相遇處的結(jié))。
[0028]因此，天線二極管電路100可以充當靜電荷的安全放電通路。在一個實施例中，天線二極管電路100可以被放置在晶體管的柵極附近。自動化的計算機輔助設(shè)計(CAD)工具可以被用于根據(jù)具體的天線設(shè)計規(guī)則來設(shè)計天線二極管電路100。
[0029]圖2(旨在進行說明而非限制)示出了根據(jù)本發(fā)明一個實施例的存儲和處理電路50的頂視圖。存儲和處理電路50包括由兩個晶體管結(jié)構(gòu)160包圍的天線二極管電路100。在各個晶體管結(jié)構(gòu)160與天線二極管電路100之間還可能存在至少一個偽柵極結(jié)構(gòu)120。
[0030]天線二極管電路100可以包括偽柵極結(jié)構(gòu)120、一對擴散區(qū)130和互連150。偽柵極結(jié)構(gòu)120可以是形成在集成電路的襯底上方的電極。在一個實施例中，偽柵極結(jié)構(gòu)120可以不耦合到任何電源或電路，并且可以處于浮動電壓電平。偽柵極結(jié)構(gòu)120也可以形成為DFM需求的一部分。因此，偽柵極結(jié)構(gòu)120可以包含與晶體管柵極結(jié)構(gòu)140類似的材料。在一個實例中，該材料可以是多晶體的硅(多晶硅)。
[0031]仍參照圖2，該對擴散區(qū)130可以緊鄰偽柵極結(jié)構(gòu)120形成。擴散區(qū)130可以為金屬通路(例如，金屬通路320，其細節(jié)將參照圖3進行描述)上的積累電荷提供安全的放電通路。
[0032]在一個實施例中，每個擴散區(qū)130的尺寸取決于需被放電的電荷量。如圖1所描述，積累的電荷量可能取決于許多因素(例如，積累的電荷量可能取決于有多少金屬通路暴露于CMP工藝)。應(yīng)當認識到，如果大部分金屬通路被暴露于該工藝，則積累的電荷量將增加。因此，在這種情況下，在天線二極管電路100內(nèi)可能需要相對較大的擴散區(qū)130。
[0033]仍參照圖2的實施例，當擴散區(qū)130被N阱區(qū)包圍時，可以使用P型摻雜劑來摻雜擴散區(qū)130。相應(yīng)地，當擴散區(qū)130被P型襯底區(qū)包圍時，可以使用N型摻雜劑來摻雜擴散區(qū)130。應(yīng)當認識到，盡管在天線二極管電路50內(nèi)顯示了矩形擴散區(qū)(例如，擴散區(qū)130)，但在此背景下可以應(yīng)用不同形狀的擴散區(qū)。
[0034]在圖2的實施例中，每一個晶體管結(jié)構(gòu)160都可以包括柵極結(jié)構(gòu)140、源-漏區(qū)180和互連150。柵極結(jié)構(gòu)140可以用作允許電流在源-漏區(qū)180之間傳播的閘門。在一個實例中，當向柵極結(jié)構(gòu)140提供電壓時，電流可以從源區(qū)(例如，以柵極結(jié)構(gòu)140為基準的源-漏區(qū)180的左側(cè)部分)傳播到漏區(qū)(例如，以柵極結(jié)構(gòu)140為基準的源-漏區(qū)180的右側(cè)部分)。應(yīng)當認識到，柵極結(jié)構(gòu)140可以耦合到提供柵極電壓的集成電路中的其它電路。在一個實施例中，柵極結(jié)構(gòu)140可以由多晶硅材料組成。
[0035]如圖2所示，源-漏區(qū)180可以緊鄰柵極結(jié)構(gòu)140定位。在一個實例中，源-漏區(qū)180位于柵極結(jié)構(gòu)140的左側(cè)和右側(cè)，類似于位于偽柵極結(jié)構(gòu)120的左側(cè)和右側(cè)的擴散區(qū)130。此外，類似于擴散區(qū)130，也可以將P+或N+摻雜劑注入源-漏區(qū)180。在一個實施例中，當源-漏區(qū)130的周圍區(qū)域是N阱區(qū)時，源-漏區(qū)180可以是P摻雜的。在另一個實施例中，當源-漏區(qū)130的周圍區(qū)域是P襯底區(qū)時，源-漏區(qū)180可以是N摻雜的。應(yīng)當認識至IJ，源-漏區(qū)180的注入可以與擴散區(qū)130的注入同時執(zhí)行。
[0036]在圖2的實施例中，互連150可以耦合擴散區(qū)130和源-漏區(qū)180。在一個實施例中，互連150可以是將金屬層上的金屬通路(例如，圖3的金屬通路320)耦合到擴散區(qū)130或源-漏區(qū)180的多個導(dǎo)電通孔。
[0037]圖3(旨在進行說明而非限制)示出了根據(jù)本發(fā)明一個實施例的集成電路300的橫截面視圖。如圖3所示，集成電路300可以包括天線二極管電路100和晶體管結(jié)構(gòu)160。IC300可以在P型硅襯底350上制造。應(yīng)當認識到，盡管P型硅襯底(例如，P型硅襯底350)可能是更常用的襯底之一，但在此背景下也可以使用其它襯底(例如N型硅襯底、SiGe襯底等)。
[0038]仍參考圖3，N阱360可以形成于P型硅襯底350內(nèi)。應(yīng)當認識到，可以使用將N型摻雜劑擴散到P型硅襯底350內(nèi)的工藝來制造N阱360。晶體管結(jié)構(gòu)160的源-漏區(qū)180和天線二極管電路100的擴散區(qū)130可以形成在N阱區(qū)360內(nèi)。淺溝槽隔離(STI)310也可以形成在N阱區(qū)360內(nèi)。
[0039]淺溝槽隔離310可以被放置在晶體管結(jié)構(gòu)160和天線二極管電路100之間。在一個實施例中，STI310也可以形成在晶體管結(jié)構(gòu)160和天線二極管電路100的周邊上。STI310可以提供有源結(jié)構(gòu)(例如，晶體管結(jié)構(gòu)160和天線二極管電路100)之間的隔離。
[0040]仍參考圖3，偽柵極結(jié)構(gòu)120可以被設(shè)置在STI310上方。偽柵極結(jié)構(gòu)120可以被用于制造工藝臨界尺寸內(nèi)的晶體管柵極結(jié)構(gòu)140。應(yīng)當認識到，半導(dǎo)體器件(例如，IC300)的臨界尺寸可以被定義為可為特定工藝節(jié)點形成的最小幾何尺寸。
[0041]仍參照圖3的實施例，互連150可以耦合到擴散區(qū)130或源-漏區(qū)180中的任意一個?；ミB150可以包括提供從金屬通路320到擴散區(qū)130的連接的一個互連，并且可以包括提供從源-漏區(qū)180到金屬通路320的連接的另一個互連。
[0042]圖4(旨在進行說明而非限制)示出了根據(jù)本發(fā)明一個實施例的設(shè)計集成電路上的天線二極管電路的方法400。在一個實施例中，方法400可以由CAD工具執(zhí)行。在步驟410處，晶體管結(jié)構(gòu)被形成于襯底上。該晶體管結(jié)構(gòu)可類似于圖2中的晶體管結(jié)構(gòu)160的頂視圖。該晶體管結(jié)構(gòu)可以包括柵極、漏極和源極。在一個實施例中，晶體管結(jié)構(gòu)可以是圖1中的存儲和處理電路50的部分電路。
[0043]在步驟420處，偽柵極結(jié)構(gòu)被布置成鄰近該晶體管結(jié)構(gòu)。在一個實施例中，該偽柵極結(jié)構(gòu)可以類似于圖2中的偽柵極結(jié)構(gòu)120的頂視圖。應(yīng)當認識到，偽柵極結(jié)構(gòu)的插入可以用于DFM目的(即用于形成臨界尺寸內(nèi)的晶體管柵極)。例如，在20納米(nm)的工藝節(jié)點處，在晶體管柵極結(jié)構(gòu)的每一側(cè)(即左側(cè)和右側(cè))上可能存在至少兩個偽柵極結(jié)構(gòu)。
[0044]在步驟430處，執(zhí)行天線違規(guī)檢查。應(yīng)當認識到，可以基于可用于識別天線效應(yīng)概率的天線規(guī)則來執(zhí)行天線違規(guī)檢查。應(yīng)當認識到，天線規(guī)則可能考慮不同的因素。在一個實施例中，天線規(guī)則可能考慮包括柵極的面積與包括金屬通路的暴露面積之間的比率。應(yīng)當認識到，可以由CAD工具執(zhí)行天線違規(guī)檢查。
[0045]在步驟440處，通過天線違規(guī)檢查確定是否存在天線違規(guī)。當沒有違規(guī)時，方法400結(jié)束。然而，當基于給定的天線規(guī)則存在天線違規(guī)時，方法400前進到步驟450。在步驟450處，可以通過鄰近偽柵極結(jié)構(gòu)的版圖放置擴散區(qū)而創(chuàng)建天線二極管電路。因此，擴散區(qū)版圖可以與偽柵極結(jié)構(gòu)的版圖相關(guān)聯(lián)。擴散區(qū)和偽柵極結(jié)構(gòu)可以類似于圖2的擴散區(qū)130和偽柵極120的頂視圖。天線二極管電路可以類似于圖2的天線二極管電路100的頂視圖。
[0046]最后，在步驟460處，晶體管柵極結(jié)構(gòu)耦合到天線二極管電路的擴散區(qū)。在一個實施例中，晶體管柵極結(jié)構(gòu)的版圖通過導(dǎo)電通路耦合到擴散區(qū)。導(dǎo)電通路可以包括圖3的互連150和金屬路徑320。
[0047]應(yīng)當認識到，在步驟460之后，該集成電路可以包括晶體管結(jié)構(gòu)和天線二極管電路。在一個實施例中，該版圖可能類似于圖2的實施例中所示的版圖。
[0048]圖5(旨在進行說明而非限制)示出了根據(jù)本發(fā)明一個實施例的集成電路500的頂視圖。應(yīng)當認識到，集成電路500與圖2的集成電路200具有相似性，因此為了簡便起見，可能不再詳細描述上面已經(jīng)描述過的元件(例如，晶體管結(jié)構(gòu)160和天線二極管電路100)。在圖5的實施例中，天線二極管電路100內(nèi)的擴散區(qū)130的一側(cè)(例如，右側(cè)或左側(cè))可以不包括互連150。
[0049]根據(jù)一個實施例，與圖2的版圖結(jié)構(gòu)200相比，缺少來自擴散區(qū)130 —側(cè)的互連150為制造金屬通路提供了更大的靈活性，因為集成電路上的空間可能是有限的。
[0050]圖6(旨在進行說明而非限制)示出了根據(jù)本發(fā)明一個實施例的集成電路600的橫截面視圖。集成電路600可以與圖5的集成電路500具有相似性。因此，集成電路600可以包括晶體管結(jié)構(gòu)160和天線二極管電路100。集成電路600也可以與圖3的集成電路300具有相似性，因此為了簡潔起見，不再詳細描述在上面已經(jīng)描述過的元件(例如，晶體管結(jié)構(gòu)160和天線二極管電路100)。在圖6的實施例中，在天線二極管電路100的一側(cè)(例如，右擴散區(qū)130)上可能沒有互連(例如，互連150)。因此，這可能提供為集成電路600建立其他連接的靈活性。
[0051]圖7(旨在進行說明而非限制)示出了根據(jù)本發(fā)明一個實施例的制造集成電路的方法。在一個實施例中，方法700可以用于制造集成電路(例如，圖2的集成電路200或圖5的集成電路500)。應(yīng)當認識到，在此可能沒有詳細論述其它眾所周知的工藝步驟。
[0052]在步驟710處，識別P型硅襯底上的區(qū)域。天線二極管電路可以形成于該區(qū)域上。在一個實施例中，天線二極管電路可以類似于圖3和圖6的天線二極管電路100?？梢曰诓煌囊蛩剡x擇該區(qū)域。例如，可以選擇形成多個晶體管的區(qū)域，其可能易于受到天線效應(yīng)的影響。
[0053]在步驟720處，在所識別的區(qū)域上形成N阱。N阱可以通過N型摻雜劑的擴散形成。在一個實施例中，N阱類似于圖3和圖6的N阱360。應(yīng)當認識到，N阱可以基本填滿所選區(qū)域。
[0054]隨后，在步驟730處，在N阱上方的襯底上形成偽多晶硅。在一個實施例中，該偽多晶硅可以類似于圖3和圖5的偽柵極結(jié)構(gòu)120?？梢允褂贸练e工藝(例如低壓化學(xué)氣相沉積(LPCVD)工藝)形成該偽多晶硅。在一個實施例中，步驟730可以與晶體管柵極結(jié)構(gòu)(例如，圖3和圖6的晶體管柵極結(jié)構(gòu)140)的形成同時執(zhí)行。
[0055]在步驟740處，P+摻雜劑被注入到襯底中以在N阱內(nèi)形成擴散區(qū)。注入的區(qū)域可以緊鄰偽多晶硅。應(yīng)當認識到，在注入工藝期間，暴露于P+摻雜劑的襯底上的區(qū)域可以包括偽多晶硅區(qū)域和鄰近偽多晶硅的區(qū)域。然而，只有鄰近偽多晶硅的區(qū)域可以用P+摻雜劑注入。在一個實施例中，所得到的注入?yún)^(qū)域可以類似于圖3和圖6中的擴散區(qū)130。
[0056]在步驟750處，與偽多晶硅相關(guān)聯(lián)的擴散區(qū)耦合到附近晶體管的柵極。在一個實施例中，擴散區(qū)可以通過導(dǎo)電通路(例如分別為圖3和圖5的金屬通路320和互連150)耦合到柵極。應(yīng)當認識到，擴散區(qū)與晶體管的柵極的耦合可以減少天線效應(yīng)。在一個實施例中，如圖3所示，兩個擴散區(qū)可以耦合到晶體管的柵極。在另一個實施例中，如圖6所示，只有單個擴散區(qū)可以耦合到晶體管的柵極。
[0057]迄今已描述了關(guān)于集成電路的實施例。本文所描述的方法和裝置可以并入到任何合適的電路中。例如，它們可以被并入多種類型的器件，例如可編程邏輯器件、專用標準產(chǎn)品(ASSP)以及專用集成電路(ASIC)?？删幊踢壿嬈骷氖纠删幊剃嚵羞壿?PAL)、可編程邏輯陣列(PLA)、現(xiàn)場可編程邏輯陣列(FPLA)、電可編程邏輯器件(EPLD)、電可擦除可編程邏輯器件(EEPLD)、邏輯單元陣列(LCA)、復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場可編程門陣列(FPGA)，僅舉幾例。
[0058]在本文中一個或多個實施例中描述的可編程邏輯器件可以是數(shù)據(jù)處理系統(tǒng)的一部分，該數(shù)據(jù)處理系統(tǒng)包含下列組件中的一個或更多個:處理器；存儲器；10電路；以及外圍設(shè)備。該數(shù)據(jù)處理可以用在各種各樣的應(yīng)用中，例如計算機聯(lián)網(wǎng)、數(shù)據(jù)聯(lián)網(wǎng)、儀表、視頻處理、數(shù)字信號處理或者期望使用可編程或可再編程邏輯的優(yōu)點的任何合適的其他應(yīng)用?？删幊踢壿嬈骷梢杂糜趫?zhí)行各種不同的邏輯功能。例如，可編程邏輯器件可以被配置為與系統(tǒng)處理器協(xié)同工作的處理器或控制器。可編程邏輯器件還可以用作仲裁器，用于仲裁對數(shù)據(jù)處理系統(tǒng)中的共享資源的訪問。在另一個示例中，可編程邏輯器件可被配置為處理器與系統(tǒng)中其他組件之一之間的接口。在一個實施例中，可編程邏輯器件可以是由Altera公司所擁有的設(shè)備族群之一。
[0059]雖然以特定順序描述了操作方法，但應(yīng)當理解的是，可以在所述操作之間執(zhí)行其他操作，所述操作可被調(diào)整以使得它們發(fā)生在稍微不同的時間，或者所述操作可以分布在一個系統(tǒng)中，該系統(tǒng)允許處理操作以與處理相關(guān)聯(lián)的各種間隔發(fā)生，只要以期望的方式執(zhí)行重疊操作的處理即可。
[0060]雖然為了清楚的目的而在一些細節(jié)方面描述了前述發(fā)明，但顯而易見的是在所附權(quán)利要求的范圍內(nèi)可以實施某些變化和修改。因此，當前的實施例應(yīng)被視為是說明性的而非限制性的，并且本發(fā)明不限于本文給出的細節(jié)，而是可以在所附權(quán)利要求的范圍和等同物內(nèi)進行修改。
[0061]附加實施例
[0062]附加實施例1.一種集成電路，其包括:襯底；在所述襯底中形成的晶體管，其中所述晶體管包括設(shè)置在所述襯底上并處于晶體管擴散區(qū)之間的晶體管柵極結(jié)構(gòu)；在所述襯底中形成的第一和第二擴散區(qū)；以及設(shè)置在所述襯底中的一個區(qū)域上的偽柵極結(jié)構(gòu)，其中所述偽柵極結(jié)構(gòu)設(shè)置于其上的區(qū)域?qū)⑺龅谝粩U散區(qū)和所述第二擴散區(qū)分隔，并且其中所述第一擴散區(qū)耦合到所述晶體管柵極結(jié)構(gòu)。
[0063]附加實施例2.如附加實施例1所述的集成電路，其中緊鄰所述襯底中所述偽柵極結(jié)構(gòu)設(shè)置于其上的區(qū)域形成所述第一和第二擴散區(qū)。
[0064]附加實施例3.如附加實施例1所述的集成電路，其中所述第二擴散區(qū)耦合到所述晶體管柵極結(jié)構(gòu)，并且其中所述第一和第二擴散區(qū)用作所述晶體管的天線二極管電路。
[0065]附加實施例4.如附加實施例1所述的集成電路，其進一步包括:在所述晶體管與所述第一和第二擴散區(qū)之間的襯底中形成的淺溝槽隔離結(jié)構(gòu)。
[0066]附加實施例5.如附加實施例4所述的集成電路，其進一步包括:在所述淺溝槽隔離結(jié)構(gòu)上形成的附加偽柵極結(jié)構(gòu)。
[0067]附加實施例6.如附加實施例1所述的集成電路，其進一步包括:在所述晶體管柵極結(jié)構(gòu)與所述偽柵極結(jié)構(gòu)之間的襯底上形成的至少一個附加偽柵極結(jié)構(gòu)。
[0068]附加實施例7.如附加實施例1所述的集成電路，其中所述偽柵極結(jié)構(gòu)包括浮動多晶硅柵極結(jié)構(gòu)。
[0069]附加實施例8.如附加實施例1所述的集成電路，其中所述第一和第二擴散區(qū)包括具有第一摻雜類型的襯底材料，并且其中分隔所述第一擴散區(qū)和所述第二擴散區(qū)的區(qū)域包括具有不同于所述第一摻雜類型的第二摻雜類型的襯底材料。
[0070]附加實施例9.一種集成電路，其包括:襯底；在所述襯底中形成的晶體管；在所述襯底中形成的天線二極管電路；以及在所述襯底上的所述天線二極管電路上方延伸的偽柵極結(jié)構(gòu)。
[0071]附加實施例10.如附加實施例9所限定的集成電路，其中所述晶體管包括柵極，其中所述天線二極管電路包括在所述襯底中形成的多個擴散區(qū)，并且其中所述天線二極管電路中的所述多個擴散區(qū)中的至少一個擴散區(qū)耦合到所述柵極。
[0072]附加實施例11.如附加實施例9所限定的集成電路，其中所述晶體管包括柵極，其中所述天線二極管電路包括在所述襯底中形成的一對擴散區(qū)，并且其中所述天線二極管電路中的該對擴散區(qū)中的每個擴散區(qū)耦合到所述柵極。
[0073]附加實施例12.如附加實施例9所限定的集成電路，其中所述晶體管包括柵極，其中所述天線二極管電路包括在所述襯底中形成的一對擴散區(qū)，其中所述天線二極管電路中的該對擴散區(qū)中的至少一個擴散區(qū)耦合到所述柵極，其中該對擴散區(qū)具有第一摻雜類型，并且其中該對擴散區(qū)由所述襯底中被所述偽柵極結(jié)構(gòu)覆蓋并具有不同于所述第一摻雜類型的第二摻雜類型的區(qū)域分隔。
[0074]附加實施例13.如附加實施例9所限定的集成電路，其進一步包括:在所述晶體管與所述天線二極管電路之間的襯底中形成的淺溝槽隔離結(jié)構(gòu)；以及在所述淺溝槽隔離結(jié)構(gòu)上形成的至少一個附加偽柵極結(jié)構(gòu)。
[0075]附加實施例14.如附加實施例9所限定的集成電路，其進一步包括另一個晶體管，其中兩個晶體管都包括柵極，其中所述天線二極管電路包括在所述襯底中形成的多個擴散區(qū)，并且其中所述天線二極管電路中的所述多個擴散區(qū)中的至少一個擴散區(qū)耦合到所述柵極。
[0076]附加實施例15.—種制造集成電路的方法，其包括:在襯底上形成偽柵極結(jié)構(gòu)；以及在形成所述偽柵極結(jié)構(gòu)之后，將摻雜劑注入到襯底中以在緊鄰所述偽柵極結(jié)構(gòu)的襯底中形成一對擴散區(qū)。
[0077]附加實施例16.如附加實施例15所限定的方法，其進一步包括:在襯底中形成晶體管，其中所述晶體管包括晶體管柵極結(jié)構(gòu)；以及形成將所述晶體管柵極結(jié)構(gòu)耦合到該對擴散區(qū)中的至少一個擴散區(qū)的導(dǎo)電路徑，其中至少一個擴散區(qū)用作所述晶體管柵極結(jié)構(gòu)的天線二極管電路。
[0078]附加實施例17.如附加實施例16所限定的方法，在形成耦合所述晶體管柵極結(jié)構(gòu)和一個擴散區(qū)的導(dǎo)電路徑之后，形成另一個導(dǎo)電路徑，所述另一個導(dǎo)電路徑可操作以在該對擴散區(qū)的另一擴散區(qū)上轉(zhuǎn)移信號或功率中的選定一個。
[0079]附加實施例18.如附加實施例17所限定的方法，其中所述晶體管被定位成靠近該對擴散區(qū)中的至少一個擴散區(qū)。
[0080]附加實施例19.如附加實施例17所限定的方法，其進一步包括:平坦化所述偽柵極結(jié)構(gòu)和所述晶體管柵極結(jié)構(gòu)，使得所述偽柵極結(jié)構(gòu)和所述晶體管柵極結(jié)構(gòu)展現(xiàn)出相同的高度，其中在平坦化期間，電荷在所述偽柵極結(jié)構(gòu)和所述晶體管柵極結(jié)構(gòu)上累積。
[0081]附加實施例20.如附加實施例15所限定的方法，其進一步包括:在所述襯底中形成晶體管，其中所述晶體管包括晶體管柵極結(jié)構(gòu)；以及形成平行于所述晶體管柵極結(jié)構(gòu)的多個附加偽柵極結(jié)構(gòu)，其中每個所述附加偽柵極結(jié)構(gòu)處于浮動電壓電平。
[0082]附加實施例21.如附加實施例15所限定的方法，其進一步包括:在所述晶體管與所述天線二極管電路之間形成淺溝槽隔離結(jié)構(gòu)；以及在所述淺溝槽隔離結(jié)構(gòu)上形成附加偽柵極結(jié)構(gòu)。
[0083]附加實施例22.—種制造集成電路的方法，其包括:形成具有晶體管柵極結(jié)構(gòu)、源區(qū)和漏區(qū)的晶體管；當形成所述晶體管柵極結(jié)構(gòu)時，形成靠近所述晶體管的多個偽柵極結(jié)構(gòu)；當形成所述晶體管的源區(qū)和漏區(qū)時，形成緊鄰選定的一個偽柵極結(jié)構(gòu)的擴散區(qū)對；以及形成將所述晶體管柵極結(jié)構(gòu)耦合到所述擴散區(qū)對中的至少一個擴散區(qū)的導(dǎo)電路徑。
[0084]前述內(nèi)容僅僅是說明本發(fā)明的原理，并且可由本領(lǐng)域技術(shù)人員做出各種修改而不脫離發(fā)明的范圍和精神。前述實施例可以單獨或以任何組合形式實現(xiàn)。
【權(quán)利要求】
1.一種集成電路，其包括: 襯底； 在所述襯底中形成的晶體管，其中所述晶體管包括設(shè)置在所述襯底上并且在晶體管擴散區(qū)之間的晶體管柵極結(jié)構(gòu)； 在所述襯底中形成的第一和第二擴散區(qū)；以及 設(shè)置在所述襯底中的一個區(qū)域上的偽柵極結(jié)構(gòu)，其中所述偽柵極結(jié)構(gòu)設(shè)置于其上的區(qū)域分隔所述第一擴散區(qū)和所 述第二擴散區(qū)，并且其中所述第一擴散區(qū)耦合到所述晶體管柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的集成電路，其中緊鄰所述襯底中所述偽柵極結(jié)構(gòu)設(shè)置于其上的區(qū)域形成所述第一和第二擴散區(qū)。
3.如權(quán)利要求1所述的集成電路，其中所述第二擴散區(qū)耦合到所述晶體管柵極結(jié)構(gòu)，并且其中所述第一和第二擴散區(qū)用作所述晶體管的天線二極管電路。
4.如權(quán)利要求1所述的集成電路，其進一步包括: 在所述晶體管與所述第一和第二擴散區(qū)之間的襯底中形成的淺溝槽隔離結(jié)構(gòu)。
5.如權(quán)利要求4所述的集成電路，其進一步包括: 在所述淺溝槽隔離結(jié)構(gòu)上形成的附加偽柵極結(jié)構(gòu)。
6.如權(quán)利要求1所述的集成電路，其進一步包括: 在所述晶體管柵極結(jié)構(gòu)與所述偽柵極結(jié)構(gòu)之間的襯底上形成的至少一個附加偽柵極結(jié)構(gòu)。
7.如權(quán)利要求1所述的集成電路，其中所述偽柵極結(jié)構(gòu)包括浮動多晶硅柵極結(jié)構(gòu)。
8.如權(quán)利要求1所述的集成電路，其中所述第一和第二擴散區(qū)包括具有第一摻雜類型的襯底材料，并且其中分隔所述第一擴散區(qū)和所述第二擴散區(qū)的所述區(qū)域包括具有不同于所述第一摻雜類型的第二摻雜類型的襯底材料。
9.一種集成電路，其包括: 襯底； 在所述襯底中形成的晶體管； 在所述襯底中形成的天線二極管電路；以及 在所述襯底上的所述天線二極管電路上方延伸的偽柵極結(jié)構(gòu)。
10.如權(quán)利要求9所述的集成電路，其中該晶體管包括柵極，其中所述天線二極管電路包括在所述襯底中形成的多個擴散區(qū)，并且其中所述天線二極管電路中的所述多個擴散區(qū)中的至少一個擴散區(qū)耦合到所述柵極。
11.如權(quán)利要求9所述的集成電路，其中所述晶體管包括柵極，其中所述天線二極管電路包括在所述襯底中形成的一對擴散區(qū)，并且其中所述天線二極管電路中的該對擴散區(qū)中的每個擴散區(qū)耦合到所述柵極。
12.如權(quán)利要求9所述的集成電路，其中所述晶體管包括柵極，其中天線二極管電路包括在所述襯底中形成的一對擴散區(qū)，其中所述天線二極管電路中的該對擴散區(qū)中的至少一個擴散區(qū)耦合到所述柵極，其中該對擴散區(qū)具有第一摻雜類型，并且其中該對擴散區(qū)由所述襯底中被所述偽柵極結(jié)構(gòu)覆蓋并具有不同于所述第一摻雜類型的第二摻雜類型的區(qū)域分隔。
13.如權(quán)利要求9所述的集成電路，其進一步包括: 在所述晶體管與所述天線二極管電路之間的襯底中形成的淺溝槽隔離結(jié)構(gòu)；以及 在所述淺溝槽隔離結(jié)構(gòu)上形成的至少一個附加偽柵極結(jié)構(gòu)。
14.如權(quán)利要求9所述的集成電路，其進一步包括另一個晶體管，其中兩個晶體管都包括柵極，其中所述天線二極管電路包括在所述襯底中形成的多個擴散區(qū)，并且其中所述天線二極管電路中的所述多個擴散區(qū)中的至少一個擴散區(qū)耦合到所述柵極。
15.一種制造集成電路的方法，其包括: 在襯底上形成偽柵極結(jié)構(gòu)；以及 在形成所述偽柵極結(jié)構(gòu)之后，將摻雜劑注入到所述襯底中以在所述襯底中緊鄰所述偽柵極結(jié)構(gòu)形成一對擴散區(qū)。
16.如權(quán)利要求15所述的方法，其進一步包括: 在所述襯底中形成晶體管，其中所述晶體管包括晶體管柵極結(jié)構(gòu)；以及形成將所述晶體管柵極結(jié)構(gòu)耦合到該對擴散區(qū)中的至少一個擴散區(qū)的導(dǎo)電路徑，其中所述至少一個擴散區(qū)用作所述晶體管柵極結(jié)構(gòu)的天線二極管電路。
17.如權(quán)利要求16所述的方法，其進一步包括: 在形成耦合所述晶體管柵極結(jié)構(gòu)和一個擴散區(qū)的所述導(dǎo)電路徑之后，形成另一個導(dǎo)電路徑，所述另一個導(dǎo)電路徑可操作以在該對擴散區(qū)的另一擴散區(qū)上轉(zhuǎn)移信號或功率中的選定一個。
18.如權(quán)利要求17所述的方法，其進一步包括: 平坦化所述偽柵極結(jié)構(gòu)和所述晶體管柵極結(jié)構(gòu)，使得所述偽柵極結(jié)構(gòu)和所述晶體管柵極結(jié)構(gòu)展現(xiàn)出相同的高度，其中在平坦化期間，電荷在所述偽柵極結(jié)構(gòu)和所述晶體管柵極結(jié)構(gòu)上累積。
19.如權(quán)利要求15所述的方法，其進一步包括: 在所述襯底中形成晶體管，其中所述晶體管包括晶體管柵極結(jié)構(gòu)；以及形成平行于所述晶體管柵極結(jié)構(gòu)的多個附加偽柵極結(jié)構(gòu)，其中每個所述附加偽柵極結(jié)構(gòu)處于浮動電壓電平。
20.如權(quán)利要求15所述的方法，其進一步包括: 在所述晶體管與所述天線二極管電路之間形成淺溝槽隔離結(jié)構(gòu)；以及 在所述淺溝槽隔離結(jié)構(gòu)上形成附加偽柵極結(jié)構(gòu)。
【文檔編號】H01L29/78GK103928457SQ201310756916
【公開日】2014年7月16日 申請日期:2013年12月6日 優(yōu)先權(quán)日:2012年12月7日
【發(fā)明者】B·詹森, S·L·翁, D·多, W-c·林 申請人:阿爾特拉公司