精密多晶硅電阻器的制造方法
【專利摘要】使用替換金屬柵極(RMG)工藝提供用于與金屬柵極晶體管并排創(chuàng)建精密多晶硅電阻器的機(jī)會。在形成犧牲多晶硅柵極期間，多晶硅電阻器也可以從相同多晶硅膜形成?？梢月晕枷荻嗑Ч桦娮杵鳎沟帽Ｗo(hù)絕緣層可以在用金屬柵極隨后替換犧牲柵極期間覆蓋電阻器。使用這樣的工藝來制作的精密多晶硅電阻器的最終結(jié)構(gòu)比為具有金屬柵極晶體管的集成電路提供金屬電阻器的現(xiàn)有結(jié)構(gòu)更緊湊并且復(fù)雜性更少。另外，可以通過向多晶硅膜注入摻雜物、調(diào)整多晶硅膜厚度或者二者來自由調(diào)節(jié)精密多晶硅電阻器至具有所需薄片電阻。
【專利說明】精密多晶硅電阻器

【技術(shù)領(lǐng)域】
[0001] 本公開內(nèi)容涉及制作集成電路晶體管，并且具體地，涉及使用替換金屬柵極工藝 來制作的器件。

【背景技術(shù)】
[0002] 集成電路芯片通常包括電路設(shè)計(jì)者可以訪問的用于由芯片上的各種器件使用的 精密電阻器。例如可能需要電阻器來調(diào)節(jié)在芯片上供應(yīng)的功率，或者來滿足用于可能需要 某些輸入或者輸出阻抗的通信功能的阻抗匹配要求。以往，在晶體管柵極由多晶硅制成時(shí)， 圖案化精密電阻器作為多晶硅掩膜層的一部分是簡單直接的，由此集成電阻器的制作與有 源器件的制作。
[0003] 隨著金屬柵極晶體管的開發(fā)，已經(jīng)出現(xiàn)在適合用作晶體管柵極的金屬與適合用作 精密金屬電阻器的金屬之間的不兼容。例如常用于金屬柵極的鋁缺乏精密金屬電阻器需要 的電阻率。已經(jīng)替代為諸如氮化鉭（TaN)、鎢（W)、氮化鈦（TiN)、鋁化鈦（A1N)或者具有相 似功函數(shù)的其它金屬之類的材料以形成集成電阻器。然而在材料性質(zhì)不可互換時(shí)，沉積和 圖案化精密電阻器作為金屬柵極掩膜層的一部分一般是不可行的。從這樣的金屬構(gòu)建電阻 器的缺點(diǎn)是使用這些附加材料需要額外設(shè)備和工藝步驟，并且一般增加半導(dǎo)體制造工藝的 復(fù)雜性并且因此增加半導(dǎo)體制造工藝的成本。一般希望從在用于金屬柵極晶體管的現(xiàn)有工 藝流程中已經(jīng)可用的材料制作精密電阻器。


【發(fā)明內(nèi)容】

[0004] 使用替換金屬柵極（RMG)工藝提供用于與金屬柵極晶體管并排創(chuàng)建精密多晶硅 電阻器的機(jī)會。這一機(jī)會之所以存在是因?yàn)槌跏嫉匦纬蔂奚嗑Ч钖艠O，并且然后用金屬 柵極替換它。因此，在形成犧牲多晶硅柵極期間，多晶硅電阻器也可以從相同多晶硅膜形 成。取代在平坦表面上沉積多晶硅的平坦掩蓋層，可以略微凹陷在多晶硅電阻器的所需位 置以下的淺溝槽隔離（STI)氧化物，并且保形多晶硅沉積遵循STI氧化物的凹陷輪廓。這一 凹陷允許用于保護(hù)絕緣層的空間在用金屬柵極隨后替換犧牲多晶硅柵極期間覆蓋電阻器。 最終精密多晶硅電阻器結(jié)構(gòu)（圖2)比為具有金屬柵極晶體管的集成電路提供金屬電阻器 的現(xiàn)有結(jié)構(gòu)（圖1)更緊湊并且復(fù)雜性更少。
[0005] 可以通過向多晶硅膜注入摻雜物、調(diào)整多晶硅膜厚度或者二者來調(diào)節(jié)精密多晶硅 電阻器至具有所需薄片電阻（sheet resistance)。由于多晶硅柵極是犧牲的，所以即使可 能有具體厚度要求（例如在多晶硅厚度約束RMG工藝的情況下），也可以布置摻雜柵極以 便與指定的薄片電阻匹配。與金屬柵極晶體管相鄰的精密多晶硅電阻器結(jié)構(gòu)除了多晶硅電 阻器本身之外還可以包括：在硅襯底中形成的延伸隔離場，隔離場用相對于硅襯底的上表 面凹陷的氧化物填充；覆蓋多晶硅電阻器并且與多晶硅電阻器接觸的絕緣材料；層間電介 質(zhì)；以及穿透層間電介質(zhì)以在金屬-多晶硅結(jié)處與多晶硅電阻器發(fā)生歐姆接觸的一個或者 多個金屬塞。

【專利附圖】

【附圖說明】
[0006] 在附圖中，相同標(biāo)號標(biāo)識相似元件。未必按比例繪制附圖中的元件的尺寸和相對 位置。
[0007] 圖1是根據(jù)現(xiàn)有技術(shù)的與金屬電阻器相鄰的成對的RMG晶體管的側(cè)視圖，該金屬 電阻器形成于不同層中、通過氧化物阻擋層與RMG晶體管堅(jiān)直分離。
[0008] 圖2是如本文描述的與精密多晶硅電阻器相鄰的完成的RMG器件的側(cè)視圖。
[0009] 圖3是示出在形成與圖2中所示與精密多晶硅電阻器相鄰的RMG晶體管時(shí)的基本 步驟的高級工藝流程圖。
[0010] 圖4A是示出可以用來形成凹陷隔離場的工藝步驟序列的工藝流程圖。
[0011] 圖4B是示出圖4A中描述的步驟形成的隔離區(qū)域的側(cè)視圖。
[0012] 圖5是示出如本文描述的在隔離溝槽和凹陷隔離場二者之上保形沉積的多晶硅 膜的側(cè)視圖。
[0013] 圖6A是示出可以用來圖案化多晶硅膜并且形成如圖6B中所示外延結(jié)的工藝步驟 序列的工藝流程圖。
[0014] 圖6B是圖6A中所示工藝流程形成的器件輪廓的側(cè)視圖，其中已經(jīng)形成犧牲多晶 硅柵極、精密多晶硅電阻器和外延結(jié)。
[0015] 圖7A是示出可以用來形成替換金屬柵極和電接觸以訪問RMG晶體管和精密多晶 硅電阻器的工藝步驟序列的工藝流程圖。
[0016] 圖7B是本文描述的工藝流程形成的完整器件輪廓的側(cè)視圖。

【具體實(shí)施方式】
[0017] 在以下描述中，闡述某些具體細(xì)節(jié)以便提供對公開的主題內(nèi)容的各種方面的透徹 理解。然而無這些具體細(xì)節(jié)仍然可以實(shí)現(xiàn)公開的主題內(nèi)容。在一些實(shí)例中，尚未具體描述 包括本文公開的主題內(nèi)容的實(shí)施例的公知結(jié)構(gòu)和半導(dǎo)體處理方法以免模糊本公開內(nèi)容的 其它方面的描述。
[0018] 除非上下文另有要求，貫穿說明書和所附權(quán)利要求，字眼"包括（comprise) "及其 變化，諸如"包括（comprises) "和"包括（comprising) "將在開放、包含意義上加以解釋， 也就是解釋為"包括但不限于"。
[0019] 貫穿說明書對絕緣材料或者半傳導(dǎo)材料的引用可以包括除了用來舉例說明呈現(xiàn) 的晶體管器件的具體實(shí)施例的材料之外的各種材料。不應(yīng)狹義解釋術(shù)語"外延硅化合物"使 外延生長的結(jié)構(gòu)例如限于Si或者SiGe，但是實(shí)際上，廣義解釋術(shù)語"外延硅化合物"覆蓋可 以從晶體硅表面外延生長的任何化合物。
[0020] 貫穿說明書對用于沉積氮化硅、二氧化硅、金屬或者相似材料的常規(guī)薄膜沉積技 術(shù)的引用包括諸如化學(xué)氣相沉積（CVD)、低壓化學(xué)氣相沉積（LPCVD)、金屬有機(jī)化學(xué)氣相沉 積（M0CVD)、等離子體增強(qiáng)化學(xué)氣相沉積（PECVD)、等離子體氣相沉積（PVD)、原子層沉積 (ALD)、分子束外延（MBE)、電鍍、無電鍍等這樣的工藝。本文參照這樣的工藝的示例描述具 體實(shí)施例。然而本公開內(nèi)容和對某些沉積技術(shù)的引用不應(yīng)限于描述的沉積技術(shù)。例如在一 些境況中，可以備選地使用PVD來完成引用CVD的描述，或者可以備選地使用無電鍍來實(shí)現(xiàn) 指定電鍍的描述。另外，對常規(guī)薄膜形成技術(shù)的引用可以包括原位生長膜。例如在一些實(shí) 施例中，可以通過在受熱室中使硅表面暴露于氧氣或者潮氣來實(shí)現(xiàn)控制氧化物生長至所需 厚度。
[0021] 貫穿說明書對半導(dǎo)體制作領(lǐng)域已知的用于圖案化各種薄膜的常規(guī)光刻技術(shù)的引 用包括涉及到光刻膠的旋涂-曝光-顯影工藝序列。這樣的光刻序列需要在光刻膠上旋 涂、通過圖案化的掩膜使光刻膠的區(qū)域暴露于紫外線并且顯影掉光刻膠的暴露（或者備選 地未暴露）區(qū)域，由此向光刻膠傳送正或者負(fù)掩膜圖案。光刻膠掩膜然后可以用來將掩膜 圖案蝕刻到一個或者多個下面的膜中。通常，如果后續(xù)蝕刻相對淺，則光刻膠掩膜有效，這 是因?yàn)榭赡茉谖g刻工藝期間消耗光刻膠。否則，光刻膠可以用來圖案化硬掩膜，該硬掩膜又 可以用來圖案化更厚的下面的膜。
[0022] 貫穿說明書對半導(dǎo)體制作領(lǐng)域已知的用于選擇性去除多晶硅、氮化硅、二氧化硅、 金屬、光刻膠、聚酰亞胺或者相似材料的常規(guī)蝕刻技術(shù)的引用包括諸如濕法化學(xué)蝕刻、反應(yīng) 離子（等離子體）蝕刻（RIE)、清洗、濕法清理、預(yù)清理、噴射清理、化學(xué)機(jī)械平坦化（CMP)等 這樣的工藝。本文參照這樣的工藝的示例描述具體實(shí)施例。然而本公開內(nèi)容和對某些沉積 技術(shù)的引用不應(yīng)限于描述的沉積技術(shù)。在一些實(shí)例中，兩種這樣的技術(shù)可以可互換。例如 剝離光刻膠可能需要在濕法化學(xué)浴器中浸漬樣本或者備選地向樣本上直接噴射濕化學(xué)劑。
[0023] 貫穿說明書對"一個實(shí)施例"或者"一實(shí)施例"的引用意味著結(jié)合該實(shí)施例描述的 特定特征、結(jié)構(gòu)或者特性包含于至少一個實(shí)施例中。因此，短語"在一個實(shí)施例中"或者"在 一實(shí)施例中"在貫穿說明書的各處的出現(xiàn)未必都指代相同方面。另外，可以在本公開內(nèi)容的 一個或者多個方面中以任何適當(dāng)方式組合特定特征、結(jié)構(gòu)或者特性。
[0024] 在說明書中使用術(shù)語"與......相鄰"意味著描述并排配置，這有別于其中集成 電路部件在分離層中相互分離的配置。
[0025] 貫穿說明書使用術(shù)語"柵極"或者"柵極結(jié)構(gòu)"可以共同指代柵極及其關(guān)聯(lián)結(jié)構(gòu)部 分，這些關(guān)聯(lián)結(jié)構(gòu)部分包括柵極電介質(zhì)、側(cè)壁間隔物并且在一些情況下包括柵極接觸。
[0026] 本文參照已經(jīng)產(chǎn)生的RMG結(jié)構(gòu)的示例描述具體實(shí)施例、如本文所用術(shù)語"替換金 屬柵極（RMG)"和"犧牲柵極"包括這一類型的所有結(jié)構(gòu)并且含義為廣義的。除非具體指出， 本公開內(nèi)容和對某些材料、尺度以及處理步驟的細(xì)節(jié)和排序的引用為舉例而不應(yīng)限于所示 公開內(nèi)容和引用。
[0027] 在圖中，相同標(biāo)號標(biāo)識相似特征或者元件。未必按比例繪制圖中的特征的尺寸和 相對位置。
[0028] 圖1示出硅襯底90,在該硅襯底中根據(jù)常規(guī)結(jié)構(gòu)和方法在金屬電阻器96附近分別 構(gòu)建成對的金屬柵極晶體管92和94。用絕緣材料（諸如二氧化硅）填充的隔離溝槽98用 于隔離有源器件，而也用二氧化硅填充的延伸隔離場100位于金屬電阻器96下面。所示的 截面切口（cross-section cut)截?cái)嗳ネ饘匐娮杵?6的接觸102和104。金屬電阻器96 可以由金屬（諸如TiN、TiAl、TaN或者WSi)制成。示出金屬柵極晶體管92為PFET (正場 效應(yīng)晶體管），其中截面切口截?cái)嗳ネ礃O108的示例接觸106。金屬柵極晶體管92具 有包括鋁核心109的金屬柵極107。示出金屬柵極晶體管94為NFET(負(fù)場效應(yīng)晶體管）， 其中截面切口截?cái)嗳ネ饘贃艠O112的示例接觸110。金屬柵極112包括鋁核心114。
[0029] 示例接觸106和110可以例如由鎢制成。示出示例接觸106耦合到鎢塞116。示 出三個其它鎢塞118、120和122分別耦合到PFET金屬柵極晶體管92的p摻雜漏極124、以 及NFET金屬柵極晶體管94的η摻雜元件126和η摻雜漏極128。層間電介質(zhì)129總體填 充在接觸（用于金屬柵極晶體管92和94與金屬電阻器96二者）之間的空間以提供絕緣。
[0030] 在每個鎢塞的底部的結(jié)可以是外延結(jié)。去往結(jié)的接觸可以是通過在鎢塞116、118、 120和122以下例如沉積鎳并且允許鎳與下面的硅反應(yīng)以形成硅化鎳來實(shí)現(xiàn)的歐姆接觸。 示出PFET晶體管92的源極和漏極區(qū)域在可以由外延生長的硅化合物（諸如硅、鍺化硅或 者碳化硅）構(gòu)成的阱130內(nèi)。
[0031] 絕緣材料層132 (例如氮化物或者氧化物層）堅(jiān)直分離金屬柵極晶體管92和94 與金屬電阻器96,使得金屬電阻器96位于與金屬柵極電阻器92和94不同的層中。因此， 金屬電阻器96未與金屬柵極晶體管92和94相鄰或者并排，而是代之以與這些器件堅(jiān)直分 離（例如在金屬柵極晶體管上方位于不同層中）。從圖1清楚的是沉積和圖案化額外的層 以便從與用來構(gòu)建金屬柵極107和112的材料不同的材料形成金屬電阻器96向制作工藝 中引入復(fù)雜性和成本。
[0032] 圖2示出根據(jù)本文描述的方法的在硅襯底203上與RMG晶體管202相鄰和協(xié)調(diào)構(gòu) 建的完成的精密多晶硅電阻器結(jié)構(gòu)200的一個實(shí)施例。RMG晶體管202包括圖2中表示為 多層金屬晶體管柵極的替換金屬柵極204。這樣的多層金屬晶體管柵極可以具有在其核心 處的諸如鋁之類的材料。精密多晶硅電阻器結(jié)構(gòu)200包括精密多晶硅電阻器201和鄰近材 料（諸如電接觸、絕緣體等）。不同于圖1中所示金屬電阻器96,精密多晶硅電阻器201在 與替換金屬柵極204相同的層中與RMG晶體管202相鄰，這有別于在與替換金屬柵極204 不同的層中完全或者基本上位于晶體管上方或者以下。從圖2清楚的是與形成RMG晶體管 202并行形成精密多晶硅電阻器201，這有別于如在圖1中所示常規(guī)集成結(jié)構(gòu)中清楚的那樣 在完成RMG晶體管202之后依次形成精密多晶硅電阻器201。因此，無需工藝中的專用層和 關(guān)聯(lián)專用處理設(shè)備來提供精密多晶硅電阻器201。
[0033] RMG晶體管202還包括源極和漏極區(qū)域，諸如在一些實(shí)施例中可以至少部分由外 延硅或者外延硅化合物制成的有源區(qū)域206。圖2中所示的截面切口圖截?cái)嗳ネ性磪^(qū)域 206的接觸208以及去往精密多晶硅電阻器201的兩個接觸210和212。在接觸208的底 部可以有金屬硅化物（例如NiSi)區(qū)域214,以有助于建立與有源區(qū)域206的頂部分的歐姆 接觸，在該頂部分中可以形成外延結(jié)216。
[0034] 精密多晶硅電阻器201形成于與用來電隔離鄰近晶體管的隔離溝槽220相似的延 伸隔離場218 (氧化物）上。然而隔離場218可以具有在約0. 5 μ mXO. 5 μ m至15 μ mX 50 μ m 的范圍內(nèi)的尺度。層間電介質(zhì)222填充在接觸208、210和212周圍的空間以在它們之間提 供隔離。可以保形沉積和平坦化絕緣層224(例如氧化物或者氮化物）以在替換金屬柵極 工藝期間為下面的結(jié)構(gòu)提供保護(hù)。
[0035] 圖3是描述用于圖2中所示示例RMG晶體管和多晶硅電阻器實(shí)施例的制作工藝 300的高級流程圖。
[0036] 在302,例如使用常規(guī)淺溝槽隔離（STI)工藝序列來形成隔離溝槽220和隔離場 218。然后在精密多晶硅電阻器201的區(qū)域中凹陷隔離場218內(nèi)的填充氧化物。
[0037] 在304,沉積多晶硅作為用于犧牲晶體管柵極和多晶硅電阻器201二者的材料。
[0038] 在306,圖案化多晶硅并且形成晶體管結(jié)。
[0039] 在308,可以用金屬柵極替換多晶硅柵極，并且可以分別耦合接觸208、210和212 到金屬柵極和精密多晶硅電阻器201。
[0040] 以下參照圖4A-7B，每組圖通過呈現(xiàn)更全面的工藝步驟序列和在該步驟序列完成 時(shí)產(chǎn)生的對應(yīng)側(cè)視圖來更具體示出圖3中的步驟之一。
[0041] 圖4A和4B更具體圖示步驟302,在該步驟中建立不同隔離區(qū)域412并且在精密 多晶硅電阻器201的區(qū)域中凹陷隔離氧化物。圖4A示出包括步驟402、404、406和408和 410的工藝步驟序列，可以執(zhí)行這些步驟以形成隔離區(qū)域412。
[0042] 在402,可以使用光刻膠掩膜并且使用等離子體蝕刻蝕刻硅襯底203來在硅襯底 中形成隔離區(qū)域412。
[0043] 在404,可以例如使用常規(guī)高密度等離子體（HDP)氧化物沉積工藝用絕緣材料（諸 如二氧化硅）填充隔離區(qū)域412。
[0044] 在406,可以在常規(guī)平坦化（CMP)工藝中使用硅襯底203作為拋光停止層來拋光填 充隔離場218和隔離溝槽220的二氧化硅。
[0045] 在408,可以圖案化光刻膠掩膜420以覆蓋填充的隔離溝槽220并且暴露填充的隔 離場218。
[0046] 在410,可以通過使用對硅和光刻膠有選擇性的標(biāo)準(zhǔn)氧化物去除工藝（諸如氫氟 酸（HF)浸漬或者與光刻膠掩膜420兼容的緩沖氧化物蝕刻（Β0Ε))將隔離場218內(nèi)的氧化 物填充凹陷規(guī)定的凹陷深度424,例如如圖所示40nm?？梢哉{(diào)整凹陷深度424以便相對于 犧牲多晶硅柵極的高度略微降低多晶硅電阻器201而維持電阻器和犧牲多晶硅柵極在相 同工藝層內(nèi)彼此相鄰。相對于隔離溝槽220內(nèi)的氧化物填充的高度可以在圖4B中清楚地 看見凹陷深度424。
[0047] 圖5更具體圖示步驟304,在該步驟中沉積保形多晶硅膜500以用作犧牲柵極材料 和電阻器材料二者。圖5示出硅襯底203、填充的隔離場218和填充的隔離溝槽220以及在 表面上保形沉積的公共多晶硅膜500,使得也在凹陷的隔離場之上凹陷多晶硅層。在沉積多 晶硅期間，可以通過對材料進(jìn)行原位注入摻雜或者通過調(diào)整沉積時(shí)間以變化多晶硅膜的厚 度來將材料的以歐姆每平方（Ω/口）為單位的薄片電阻調(diào)節(jié)成所需值。用來調(diào)節(jié)薄片電 阻的摻雜物可以包括典型結(jié)摻雜物，諸如硼、磷和砷。添加這樣的摻雜物往往改變多晶硅膜 的電阻率，從而通常使薄片電阻減少至更低值。
[0048] 圖6A和6B更具體圖示步驟306,在該步驟中可以執(zhí)行包括步驟602、604、606和 608的工藝步驟序列以圖案化多晶硅膜500以形成精密多晶硅電阻器201和犧牲多晶硅柵 極600。然后可以使用犧牲多晶硅柵極600作為掩膜來形成晶體管源極和漏極結(jié)。
[0049] 在602,可以使用常規(guī)光刻和蝕刻工藝來圖案化多晶硅膜。如圖6B中所示，可以在 隔離溝槽220之上形成多晶硅形狀作為用于邏輯或者存儲器陣列的犧牲柵極600。同時(shí)，可 以在隔離場218之上形成另一大型多晶硅形狀作為精密多晶硅電阻器201。
[0050] 在604,可以使用犧牲柵極600取代掩膜以自對準(zhǔn)方式對源極和漏極結(jié)進(jìn)行定位 而無需單獨(dú)掩膜層。然后可以通過在有源區(qū)域206中從暴露的硅襯底外延生長硅或者硅化 合物來形成外延結(jié)216。雖然圖6B中所示具體截面切口示出隔離溝槽220直接在犧牲柵 極600下面，但是在另一截面切口中，例如在所示截面后面或者前面，硅有源區(qū)域206在犧 牲柵極600下面延伸，使得外延結(jié)216的橫向邊界到達(dá)犧牲柵極600的側(cè)面并且可能在犧 牲柵極以下延伸。如果必需，則光刻膠掩膜可以用來覆蓋暴露的硅襯底203的其中無需外 延生長的區(qū)域。通過硅蝕刻限定下外延生長邊界610。因此，外延結(jié)216可以在填充的隔離 溝槽220的相鄰表面以下延伸。在圖6B中所示示例實(shí)施例中，下外延生長邊界610與在多 晶硅電阻器201下面的凹陷的隔離氧化物填充的表面近似齊平。
[0051] 在606,可以使用常規(guī)沉積方法在如圖6B中所示整個結(jié)構(gòu)之上保形沉積保護(hù)絕緣 材料612 (例如氧化物或者氮化物）的掩蓋層。
[0052] 在608,使用常規(guī)CMP工藝來平坦化絕緣材料612,其中多晶硅柵極600提供停止 層，該停止層防止拋光劑到達(dá)外延結(jié)216或者凹陷的精密多晶硅電阻器201。以這一方式， 犧牲多晶硅柵極600可以用來保持外延結(jié)216的膜質(zhì)量并且維持精密多晶硅電阻器201的 所需厚度，該厚度如果被更改則將改變部件電阻。
[0053] 為了清楚，從圖6B省略多晶硅柵極結(jié)構(gòu)的細(xì)節(jié)。這樣的結(jié)構(gòu)細(xì)節(jié)通常包括柵極電 介質(zhì)、殘留柵極硬掩膜和側(cè)壁間隔物。
[0054] 圖7A和7B更具體圖示步驟308,在該步驟中可以執(zhí)行包括步驟702、704、706和 708的工藝步驟序列以用RMG晶體管202的可操作金屬柵極204替換犧牲多晶硅柵極600 并且形成去往精密多晶硅電阻器201和RMG晶體管202的接觸208、210和212。圖7B是圖 2的再現(xiàn)，該圖示出與RMG晶體管202相鄰的完成的精密多晶硅電阻器。為了清楚，從圖7B 省略金屬柵極結(jié)構(gòu)的細(xì)節(jié)。這樣的細(xì)節(jié)可以包括柵極電介質(zhì)、殘留硬掩膜和側(cè)壁間隔物中 的一項(xiàng)或者多項(xiàng)。
[0055] 在702,可以使用對絕緣材料612有選擇性的、侵蝕硅的濕化學(xué)蝕刻劑來去除多晶 硅犧牲柵極600。這一步驟還圖示凹陷深度424的作用，該凹陷深度允許絕緣材料612除了 在如以上描述的那樣平坦化絕緣材料612期間保護(hù)精密多晶硅電阻器201和外延結(jié)216免 受損壞之外，也在去除犧牲柵極600期間保護(hù)這些結(jié)構(gòu)。
[0056] 在704,可以形成替換金屬柵極204取代犧牲柵極600。用于替換金屬柵極204的 材料可以例如是!1、11隊(duì)1141、了 &隊(duì)41203、41或者其合金，或者任何其它適當(dāng)金屬。替換金 屬柵極204可以包括如圖7B中所示多個金屬層。形成金屬柵極可以根據(jù)RMG材料使用一 種或者多種常規(guī)沉積或者鍍制方法，其中絕緣材料612可以用作有效硬掩膜以在金屬沉積 工藝期間保護(hù)下面的結(jié)構(gòu)。
[0057] 在706,可以沉積絕緣材料的厚層用作層間電介質(zhì)222。通常，層間電介質(zhì)是具有 在約為50-150nm的范圍內(nèi)的厚度的氧化物或者正硅酸乙酯（TE0S)。
[0058] 在708,可以經(jīng)過層間電介質(zhì)222并且向下面的精密多晶硅電阻器201和外延結(jié) 216中蝕刻接觸孔。
[0059] 在710,可以在每個接觸孔的底部沉積具有選擇的功函數(shù)的金屬。然后允許金屬與 多晶硅電阻器或者外延硅化合物反應(yīng)。這樣的反應(yīng)產(chǎn)生可以有助于在金屬-多晶硅或者金 屬-硅結(jié)處形成歐姆接觸的金屬硅化物。具有選擇的功函數(shù)的金屬可以例如是鎢、鎳、鉬、 鈦、鈷或者這樣的金屬的合金。
[0060] 在712,可以用金屬塞（諸如鎢（W))填充接觸孔以分別形成去往外延結(jié)216和精 密多晶硅電阻器201的接觸208、210和212。也可以制作去往金屬柵極600的接觸，然而在 圖7B中所示具體截面切口中未示出這樣的柵極接觸。
[0061] 在714,可以使用層間電介質(zhì)222作為用于常規(guī)金屬平坦化（CMP)步驟的拋光停止 層來拋光接觸金屬。
[0062] 可以組合以上描述的各種實(shí)施例以提供更多實(shí)施例。在本說明書中引用的和/或 在申請數(shù)據(jù)表中列舉的所有美國專利、美國專利申請公開、美國專利申請、外國專利、外國 專利申請和非專利公開通過引用而完全并入于此?？梢匀鐬榱诉\(yùn)用各種專利、申請和公開 的概念而必需的那樣修改實(shí)施例的方面以提供更多實(shí)施例。
[0063] 將理解雖然本文出于示例的目的而描述本公開內(nèi)容的具體實(shí)施例，但是可以進(jìn)行 各種修改而未脫離本公開內(nèi)容的精神實(shí)質(zhì)和范圍。因而，本公開內(nèi)容除了受所附權(quán)利要求 限制之外未受限制。
[〇〇64] 可以按照以上詳述的描述對實(shí)施例進(jìn)行這些和其它改變。一般而言，在所附權(quán)利 要求中，不應(yīng)解釋使用的術(shù)語使權(quán)利要求限于在說明書和權(quán)利要求中公開的具體實(shí)施例， 但是應(yīng)當(dāng)解釋這些術(shù)語包括所有可能實(shí)施例以及這樣的權(quán)利要求有權(quán)具有的等效含義的 完全范圍。因而，權(quán)利要求不受公開內(nèi)容限制。
【權(quán)利要求】
1. 一種精密多晶硅電阻器結(jié)構(gòu)，包括： 具有上表面的娃襯底； 在所述硅襯底中形成的隔離場，所述隔離場由與金屬柵極晶體管接觸并且相鄰的氧化 物填充，所述氧化物相對于所述硅襯底的所述上表面凹陷； 精密多晶硅電阻器，覆蓋在填充的隔離場上面并且與填充的隔離場接觸； 絕緣材料，覆蓋所述多晶硅電阻器并且與所述多晶硅電阻器接觸； 層間電介質(zhì)；以及 一個或者多個金屬塞，其穿透所述層間電介質(zhì)以在金屬-多晶硅結(jié)處與所述多晶硅電 阻器形成歐姆接觸。
2. 根據(jù)權(quán)利要求1所述的電阻器結(jié)構(gòu)，其中所述金屬塞包括鎢。
3. 根據(jù)權(quán)利要求1所述的電阻器結(jié)構(gòu)，其中在所述金屬柵極晶體管內(nèi)的有源硅區(qū)域的 至少一部分是外延生長的部分。
4. 根據(jù)權(quán)利要求3所述的電阻器結(jié)構(gòu)，其中所述外延生長的部分用鍺或者碳中的一項(xiàng) 或者多項(xiàng)摻雜。
5. 根據(jù)權(quán)利要求1所述的電阻器結(jié)構(gòu)，還包括在所述金屬-多晶硅結(jié)處形成的金屬硅 化物。
6. 根據(jù)權(quán)利要求4所述的電阻器結(jié)構(gòu)，其中所述金屬硅化物包括鎢、鎳、鉬、鈦、鈷中的 一項(xiàng)或者多項(xiàng)，或者其合金。
7. 根據(jù)權(quán)利要求1所述的電阻器結(jié)構(gòu)，還包括向所述多晶硅電阻器中注入的一種或者 多種摻雜物，所述摻雜物引起所述多晶硅電阻器的電阻改變。
8. -種制作與金屬柵極晶體管相鄰的精密多晶硅電阻器結(jié)構(gòu)的方法，所述方法包括： 在硅襯底中形成隔離區(qū)域，所述隔離區(qū)域包括隔離場； 用氧化物填充所述隔離區(qū)域，所述氧化物與相鄰有源硅區(qū)域接觸； 凹陷所述隔離場內(nèi)的所述氧化物至在所述硅襯底的表面以下的選擇的凹陷深度； 從公共的保形沉積的多晶硅膜形成多晶硅電阻器和犧牲多晶硅柵極，所述多晶硅電阻 器覆蓋在凹陷的隔離場上面并且與凹陷的隔離場接觸； 在所述多晶硅電阻器和所述相鄰有源硅區(qū)域之上形成保護(hù)絕緣體； 用金屬柵極替換所述犧牲多晶硅柵極； 在所述金屬柵極晶體管和所述精密多晶硅電阻器之上沉積層間電介質(zhì)；并且 通過所述層間電介質(zhì)形成去往所述金屬柵極晶體管和所述精密多晶硅電阻器的電接 觸。
9. 根據(jù)權(quán)利要求8所述的方法，還包括通過向所述多晶硅膜中注入摻雜物來調(diào)節(jié)所述 精密多晶硅電阻器。
10. 根據(jù)權(quán)利要求8所述的方法，還包括在制作期間通過變化所述多晶硅膜的厚度來 調(diào)節(jié)所述精密多晶硅電阻器。
11. 根據(jù)權(quán)利要求8所述的方法，其中所述電接觸包括鎢、鎳、鉬、鈦、鈷中的一項(xiàng)或者 多項(xiàng)，或者其合金。
12. 根據(jù)權(quán)利要求8所述的方法，其中外延生長所述有源硅區(qū)域至在所述犧牲多晶硅 柵極的頂表面以下的高度，使得所述保護(hù)絕緣體在替換所述多晶硅犧牲柵極期間覆蓋所述 有源硅區(qū)域。
13. 根據(jù)權(quán)利要求8所述的方法，其中選擇所述選擇的凹陷深度以便將所述精密多晶 硅電阻器的頂表面定位于所述多晶硅犧牲柵極的頂表面以下，使得所述保護(hù)絕緣體在替換 所述犧牲多晶硅柵極期間覆蓋所述精密多晶硅電阻器。
14. 一種集成電路，包括： 娃襯底； 在所述硅襯底中形成的替換金屬柵極晶體管，所述晶體管包括： 一個或者多個隔離溝槽； 源極區(qū)域和漏極區(qū)域；以及 替換金屬柵極；以及 至少一個多晶硅電阻器，與所述替換金屬柵極晶體管相鄰，所述多晶硅電阻器形成于 凹陷的隔離場之上。
15. 根據(jù)權(quán)利要求14所述的集成電路，其中使用犧牲多晶硅柵極作為掩膜來形成所述 源極區(qū)域和所述漏極區(qū)域。
16. 根據(jù)權(quán)利要求14所述的集成電路，其中外延生長所述源極區(qū)域和所述漏極區(qū)域。
17. 根據(jù)權(quán)利要求14所述的集成電路，還包括選擇性地耦合到所述多晶硅電阻器的除 了所述替換金屬柵極晶體管之外的電子部件。
18. 根據(jù)權(quán)利要求14所述的集成電路，其中通過用摻雜物注入來調(diào)節(jié)所述多晶硅電阻 器。
19. 根據(jù)權(quán)利要求14所述的集成電路，其中所述多晶硅電阻器包括具有厚度的多晶硅 膜，并且在制作期間通過變化所述多晶硅膜厚度來調(diào)節(jié)所述多晶硅電阻器。
20. 根據(jù)權(quán)利要求14所述的集成電路，還包括鎢互連，在所述鎢互連中通過金屬硅化 物形成去往所述多晶硅電阻器的歐姆接觸。
【文檔編號】H01L23/64GK104064555SQ201310726298
【公開日】2014年9月24日 申請日期:2013年12月20日 優(yōu)先權(quán)日:2012年12月21日
【發(fā)明者】P·蒙塔尼尼, G·利克, B·H·恩格爾, R·M·米勒, J·Y·金 申請人:意法半導(dǎo)體公司, 國際商業(yè)機(jī)器公司, 格羅方德公司, 三星電子株式會社