半導(dǎo)體器件的源極/漏極結(jié)構(gòu)相關(guān)申請的交叉引用本申請要求要求于2013年3月13日提交的標題為“Source/DrainStructureofSemiconductorDevice”的美國臨時專利申請第61/780,271號的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。技術(shù)領(lǐng)域本發(fā)明涉及集成電路制造，更具體而言，涉及具有源極/漏極結(jié)構(gòu)的半導(dǎo)體器件。

背景技術(shù)：
半導(dǎo)體產(chǎn)業(yè)在追求更大的器件密度、更好的性能以及更低的成本的過程中已進展到納米級的技術(shù)工藝節(jié)點，來自制造和設(shè)計方面的挑戰(zhàn)已產(chǎn)生了諸如鰭式場效應(yīng)晶體管（FinFET）的三維設(shè)計的發(fā)展。典型的FinFET被制造為具有從襯底延伸的薄型垂直“鰭”（或鰭結(jié)構(gòu)），例如通過蝕刻掉襯底的硅層的一部分來形成這種鰭。在這種垂直的鰭中形成FinFET的溝道。柵極設(shè)置在鰭上方（例如，包裹）。溝道兩側(cè)都具有柵極允許柵極從兩側(cè)控制溝道。此外，利用選擇性生長硅鍺（SiGe）而在FinFET的源極/漏極（S/D）部分中形成的應(yīng)變材料可以用來提高載流子的遷移率。然而，在互補金屬氧化物半導(dǎo)體（CMOS）的制造中，存在實施這些特征和工藝的挑戰(zhàn)。例如，S/D延伸件的非均勻摻雜分布可引起諸如擊穿效應(yīng)和泄漏的FinFET特性的波動，從而降低器件的性能。隨著柵極長度和器件之間的間距的減小，這些問題更為突出。

技術(shù)實現(xiàn)要素：
根據(jù)本發(fā)明的一個方面，提供了一種場效應(yīng)晶體管，包括：襯底，包括主表面和位于主表面下方的腔；柵極堆疊件，位于襯底的主表面上；間隔件，與柵極堆疊件的至少一側(cè)相鄰；淺溝槽隔離（STI）區(qū)域，設(shè)置在柵極堆疊件的一側(cè)，STI區(qū)域位于襯底內(nèi)；以及源極/漏極（S/D）結(jié)構(gòu)，分布在柵極堆疊件和STI區(qū)域之間。S/D結(jié)構(gòu)包括：應(yīng)變材料，位于腔中，應(yīng)變材料的晶格常數(shù)與襯底的晶格常數(shù)不同；和S/D延伸件，設(shè)置在襯底和應(yīng)變材料之間，S/D延伸件包括在間隔件下方延伸并且基本上垂直于主表面的部分。優(yōu)選地，腔包括在間隔件下方延伸的部分。優(yōu)選地，腔包括在柵極堆疊件下方延伸的部分。優(yōu)選地，襯底的主表面和腔的底面之間的高度在約30nm至約60nm之間的范圍內(nèi)。優(yōu)選地，S/D延伸件的第二厚度小于或等于間隔件的第一厚度。優(yōu)選地，第二厚度與第一厚度的比率介于0.1至1之間。優(yōu)選地，S/D延伸件包括SiP、SiCP或SiGeB。優(yōu)選地，應(yīng)變材料包括SiP、SiCP或SiGeB。優(yōu)選地，S/D延伸件的第一摻雜濃度小于應(yīng)變材料的第二摻雜濃度。優(yōu)選地，第一摻雜濃度與第二摻雜濃度的比率介于0.01至0.1之間。優(yōu)選地，應(yīng)變材料在襯底的主表面上方延伸。優(yōu)選地，應(yīng)變材料不在襯底的主表面上方延伸。根據(jù)本發(fā)明的另一方面，提供了一種制造場效應(yīng)晶體管的方法，包括：提供包括主表面的襯底；在襯底內(nèi)形成淺溝槽隔離（STI）區(qū)域；在襯底的主表面上形成與STI區(qū)域相鄰的柵極堆疊件；形成與柵極堆疊件的至少一側(cè)相鄰的間隔件；使襯底凹進以形成與間隔件相鄰的源極/漏極（S/D）凹槽；在第一溫度下，將S/D凹槽暴露于包括XeF2、NH3和H2的蒸汽混合物；將襯底加熱至更高的第二溫度以形成在間隔件下方延伸的S/D腔；選擇性生長S/D延伸件使其部分填充在S/D腔中；以及選擇性生長填充在S/D腔中的應(yīng)變材料。優(yōu)選地，在溫度介于約20℃和約100℃之間的條件下實施在第一溫度下將S/D凹槽暴露于包括XeF2、NH3和H2的蒸汽混合物的步驟。優(yōu)選地，在溫度介于約120℃和約200℃之間的條件下實施將襯底加熱至更高的第二溫度的步驟。優(yōu)選地，利用各向異性等離子體蝕刻工藝來實施使襯底凹進以形成與間隔件相鄰的源極/漏極（S/D）凹槽的步驟。優(yōu)選地，利用LPCVD工藝來實施選擇性生長S/D延伸件使其部分填充S/D腔的步驟。優(yōu)選地，S/D延伸件是SiCP，并且在溫度介于約400℃和約800℃之間且壓力介于約1Torr和約100Torr之間的條件下，將SiH4、CH4、PH3和H2用作反應(yīng)氣體來實施LPCVD工藝。優(yōu)選地，S/D延伸件是SiGeB，并且在溫度介于約400℃和約800℃之間且壓力介于約1Torr和約200Torr之間的條件下，將SiH2Cl2、SiH4、GeH4、HCl、B2H6和H2用作反應(yīng)氣體來實施LPCVD工藝。優(yōu)選地，利用LPCVD來實施選擇性生長填充在S/D腔中的應(yīng)變材料的步驟。附圖說明當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，對各種部件沒有按比例繪制而且僅僅用于說明的目的。實際上，為了清楚討論起見，各種部件的尺寸可以被任意增大或縮小。圖1是示出根據(jù)本發(fā)明的各個方面制造半導(dǎo)體器件的源極/漏極結(jié)構(gòu)的方法的流程圖；以及圖2至圖12是根據(jù)本發(fā)明各個實施例的包括源極/漏極結(jié)構(gòu)的半導(dǎo)體器件在不同制造階段的截面圖。具體實施方式應(yīng)當理解，為了實現(xiàn)本發(fā)明的不同特征，以下公開提供了許多不同的實施例或?qū)嵗?。以下描述了部件和布置的具體實例以簡化本發(fā)明。當然這些僅僅是實例但并不旨在限制本發(fā)明。例如，以下描述中第一部件形成在第二部件的上方或上面可包括其中第一部件和第二部件直接接觸形成的實施例，也可包括其中附加的部件可形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發(fā)明可能在各個實例中重復(fù)參考數(shù)字和/或字母。這種重復(fù)只是為了簡明和清楚的目的，但其本身并不表明所討論的各個實施例和/或結(jié)構(gòu)之間的關(guān)系。參考圖1，根據(jù)本發(fā)明的各個方面示出了制造半導(dǎo)體器件的源極/漏極（S/D）結(jié)構(gòu)的方法100的流程圖。方法100開始于步驟102，其中，提供包括主表面的襯底。方法100繼續(xù)至步驟104，其中，在襯底內(nèi)形成淺溝槽隔離（STI）區(qū)。方法100繼續(xù)至步驟106，其中，在襯底的主表面上形成與STI區(qū)相鄰的柵極堆疊件。方法100繼續(xù)至步驟108，其中，形成與柵極堆疊件的一側(cè)相鄰的間隔件。方法100繼續(xù)至步驟110，其中，使襯底凹進以形成與間隔件相鄰的S/D凹槽。方法100繼續(xù)至步驟112，其中，在第一溫度下，使S/D凹槽的表面暴露于包括XeF2、NH3和H2的蒸汽混合物。方法100繼續(xù)至步驟114，其中，加熱襯底至更高的第二溫度以形成在間隔件下方延伸的S/D腔。方法100繼續(xù)至步驟116，其中，選擇性生長S/D延伸件使其部分填充在S/D腔中。方法100繼續(xù)進行步驟118，其中，選擇性生長填充在S/D腔中的應(yīng)變材料。以下的討論說明了能夠根據(jù)圖1的方法100制造的半導(dǎo)體器件的實施例。圖2至圖12是根據(jù)本發(fā)明各個實施例的包括源極/漏極（S/D）結(jié)構(gòu)250的半導(dǎo)體器件200在不同制造階段的截面圖。如本發(fā)明所使用的，術(shù)語半導(dǎo)體器件200代表鰭式場效應(yīng)晶體管（FinFET）200。FinFET200指代任何基于鰭的多柵極晶體管。在一些實施例中，術(shù)語半導(dǎo)體器件200代表平面金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）。其他的晶體管結(jié)構(gòu)和類似結(jié)構(gòu)都在本發(fā)明的預(yù)期范圍內(nèi)。半導(dǎo)體器件200可以包括在微處理器、存儲器單元和/或其他集成電路（IC）中。應(yīng)當注意的是，在一些實施例中，執(zhí)行圖1中提到的操作不能生產(chǎn)出完整的半導(dǎo)體器件200。可使用互補金屬氧化物半導(dǎo)體（CMOS）技術(shù)加工來制造完整的半導(dǎo)體器件200。因此，應(yīng)當理解，可以在圖1的方法100之前、期間和/或之后提供附加的工藝，并且本發(fā)明中只是簡要描述了其他的一些工藝。而且，簡化圖2至圖12以更好的理解本發(fā)明的概念。例如，盡管附圖示出了半導(dǎo)體器件200，但是應(yīng)當理解，IC可包括多個包括電阻器、電感器、電容器、熔絲等的其他器件。參考圖2和圖1中的步驟102，提供包括主表面202s的襯底202。在至少一個實施例中，襯底202包括晶體硅襯底（例如，晶圓）。根據(jù)設(shè)計要求，襯底202可以包括各種摻雜區(qū)（例如，p型襯底或n型襯底）。在一些實施例中，摻雜區(qū)可以摻雜有p型或n型摻雜劑。例如，摻雜區(qū)可以摻雜有諸如硼或BF2的p型摻雜劑、諸如磷或砷的n型摻雜劑和/或它們的組合。摻雜區(qū)可被配置為用于n型FinFET，或者可選地被配置為用于p型FinFET。在一些實施例中，襯底202可以由其它一些合適的元素半導(dǎo)體（諸如金剛石或鍺）、合適的化合物半導(dǎo)體（諸如砷化鎵、碳化硅、砷化銦或磷化銦）或合適的合金半導(dǎo)體（諸如硅碳化鍺、磷砷化鎵或磷化銦鎵）制成。此外，襯底202可以包括外延層（epi-layer），其可產(chǎn)生應(yīng)變以使性能增強和/或可包括絕緣體上硅（SOI）結(jié)構(gòu)。在一個實施例中，在半導(dǎo)體襯底202的主表面202s上形成焊墊層204a和掩模層204b。焊墊層204a可以是包括使用熱氧化工藝形成的氧化硅的薄膜。焊墊層204a可用作半導(dǎo)體襯底202和掩模層204b之間的粘合層。焊墊層204a還可用作蝕刻掩模層204b時的蝕刻停止層。在一個實施例中，例如，使用低壓化學(xué)汽相沉積（LPCVD）或等離子體增強化學(xué)汽相沉積（PECVD）由氮化硅形成掩模層204b。掩模層204b在后續(xù)的光刻工藝中用作硬掩模。在掩模層204b上形成感光層206，然后使其圖案化，從而在感光層206中形成開口208。如圖3至圖5和圖1中步驟104所述，為了在襯底202內(nèi)形成淺溝槽隔離（STI）218區(qū)，通過在襯底202中形成鰭212來產(chǎn)生圖3中的結(jié)構(gòu)。穿過開口208來蝕刻掩模層204b和焊墊層204a以暴露下面的半導(dǎo)體襯底202。然后蝕刻暴露的半導(dǎo)體襯底以形成低于半導(dǎo)體襯底202的主表面202s的溝槽210。在描述的實施例中，為簡單起見，位于溝槽210之間的部分半導(dǎo)體襯底202形成一個半導(dǎo)體鰭212。在一些實施例中，F(xiàn)inFET200可以包括不止一個鰭，例如，三個鰭或五個鰭。在描述的實施例中，半導(dǎo)體鰭212包括上部212u和下部212l（以虛線分隔）。在一些實施例中，上部212u和下部212l包括諸如硅的相同的材料。然后去除感光層206。接下來，實施清洗以去除半導(dǎo)體襯底202的原生氧化層?？梢允褂孟♂尩臍浞―HF）酸來進行清洗。然后可在溝槽210中選擇性形成襯墊氧化層（未示出）。在一個實施例中，襯墊氧化層可以是厚度介于約至約之間的熱氧化層。在一些實施例中，可以使用原位蒸汽生成（ISSG）等形成襯墊氧化層。形成的襯墊氧化層使溝槽210的拐角圓化，從而降低了電場，并因此改善了生成的集成電路的性能。圖4示出了沉積介電材料214，接著進行化學(xué)機械拋光（CMP）工藝之后形成的結(jié)構(gòu)。以介電材料214填充溝槽210。介電材料214可以包括氧化硅，因此在本發(fā)明中也被稱為氧化物214。在一些實施例中，也可使用其他介電材料，諸如氮化硅、氮氧化硅、摻氟硅酸鹽玻璃（FSG）或低k介電材料。在一些實施例中，可以將硅烷（SiH4）和氧氣（O2）用作反應(yīng)前體，使用高密度等離子體（HDP）CVD工藝形成氧化物214。在其他實施例中，可以使用次常壓CVD（SACVD）工藝或高深寬比工藝（HARP）形成氧化物214，其中，工藝氣體可以包括四乙氧基硅烷（TEOS）和臭氧（O3）。在其他實施例中，可以使用旋涂介電質(zhì)（SOD）工藝（諸如氫倍半硅氧烷（HSQ）或甲基倍半硅氧烷（MSQ））形成氧化物214。在一些實施例中，在CMP工藝之后，去除掩模層204b和焊墊層204a。在一個實施例中，掩模層204b由氮化硅形成，可以采用濕法工藝利用熱H3PO4去除掩模層204b，而如果焊墊層204a由氧化硅形成，則可以用稀釋的HF酸去除焊接層204a。在一些實施例中，可以在使氧化物214凹進之后去除掩模層204b和焊墊層204a，其中凹進步驟在圖5中示出。在一些實施例中，以其他半導(dǎo)體材料來代替鰭212的上部212u以提高器件性能。將氧化物214用作硬掩模，通過蝕刻步驟使鰭212的上部212u凹進。然后，外延生長諸如Ge的不同材料以填充凹進部分。在描述的實施例中，鰭212包括不同的材料，鰭212的上部212u是諸如Ge的材料而鰭212的下部212l是諸如Si的材料。在去除掩模層204b和焊墊層204a之后，通過蝕刻步驟使氧化物214凹進以暴露鰭212的上部212u，從而生成凹槽216和剩余的氧化物214（圖5中所示）。以下將溝槽210中的氧化物214的剩余部分稱為STI區(qū)218。在一個實施例中，可以使用濕蝕刻工藝來實施蝕刻步驟，例如，通過將襯底202浸漬在氫氟酸（HF）中。在另一實施例中，可以使用干蝕刻工藝來實施蝕刻步驟，例如，可以將CHF3或BF3用作蝕刻氣體來實施干蝕刻工藝。在描述的實施例中，鰭212的上部212u從襯底主表面202s向下延伸至STI區(qū)218上表面218s，具有第一高度H1。第一高度H1可介于15nm至約50nm之間，盡管其也可能更大或更小。在描述的實施例中，上部212u包括源極/漏極（S/D）部分和位于S/D部分之間的溝道部分。溝道部分用于形成半導(dǎo)體器件200的溝道區(qū)。參考圖6和圖1中的步驟106，在襯底202內(nèi)形成STI區(qū)218之后，通過在襯底202的主表面202s上形成與STI區(qū)218相鄰的柵極堆疊件220而生成圖6中的結(jié)構(gòu)。從而，STI區(qū)218a位于柵極堆疊件220的一側(cè)，而STI區(qū)218b位于柵極堆疊件220的另一側(cè)。在一些實施例中，柵極堆疊件220包括柵極介電層222和位于柵極介電層222上方的柵電極層224。如圖6所示，形成柵極介電層222以覆蓋上部212u的溝道部分。在一些實施例中，柵極介電層222可包括氧化硅、氮化硅、氮氧化硅或高k介電質(zhì)。高k介電質(zhì)包含金屬氧化物。用作高k介電質(zhì)的金屬氧化物的實例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物和它們的混合物。在本實施例中，柵極介電層222是厚度介于約至約之間的高k介電層。可以使用適當?shù)墓に嚕ㄖT如原子層沉積（ALD）、化學(xué)汽相沉積（CVD）、物理汽相沉積（PVD）、熱氧化、UV臭氧氧化或它們的組合）來形成柵極介電層222。柵極介電層222還包括界面層（未示出）以減少柵極介電層222和上部212u的溝道部分之間的損壞。界面層可以包括氧化硅。然后，在柵極介電層222上形成柵電極層224。在一些實施例中，柵電極層224可以包括單層或多層結(jié)構(gòu)。在一些實施例中，柵電極層224可以包括多晶硅和非晶硅。在一些實施例中，柵電極層224可以包括金屬（諸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、NiSi、CoSi）、功函數(shù)與襯底材料相匹配的其他導(dǎo)電材料或它們的組合。在本實施例中，柵電極層224的厚度介于約60nm至約100nm之間?？梢允褂弥T如ALD、CVD、PVD、鍍或它們的組合的適當工藝來形成柵電極層224。至此，工藝步驟提供了在襯底202的主表面202s上具有柵極堆疊件220的襯底202。通常，可以使用輕摻雜漏極（LDD）注入來改變S/D結(jié)構(gòu)的S/D摻雜分布。通過引入LDD區(qū)域（即，S/D延伸件），降低了空間電荷區(qū)中的電場峰值并且使擊穿和熱電子效應(yīng)減至最小。然而，位于鰭212的頂面和側(cè)壁上的S/D延伸件的非均勻摻雜劑分布引起諸如擊穿效應(yīng)和泄漏的FinFET特性的波動，從而降低了器件的性能。因此，以下參考圖7至圖12所論述的處理可形成包括具有均勻摻雜劑分布的S/D延伸件的S/D結(jié)構(gòu)以代替具有非均勻摻雜劑分布的LDD區(qū)域（即，S/D延伸件）。可以避免由S/D延伸件的非均勻摻雜劑分布引起的與FinFET特性的波動有關(guān)的問題。因此，申請人的方法可以實現(xiàn)器件的性能特性，諸如擊穿效應(yīng)和泄漏。如圖7和圖1的步驟108所示，為了制造具有半導(dǎo)體器件200的均勻摻雜劑分布的S/D延伸件（諸如圖11和圖12所示的S/D延伸件230），通過形成與柵極堆疊件220的一側(cè)相鄰的間隔件226（圖1中的步驟108）來生成圖7中的結(jié)構(gòu)。在一些實施例中，間隔件226可包括氧化硅、氮化硅、氮氧化硅或其它合適的材料。間隔件226可以包括單層或多層結(jié)構(gòu)。在描述的實施例中，可通過CVD、PVD、ALD或其他合適的技術(shù)在柵極堆疊件220上方形成介電層的覆蓋層。然后，對介電層實施各向異性蝕刻以在柵疊層220的兩側(cè)形成一對間隔件226。間隔件226包括厚度范圍介于約5nm至約15nm之間的第一厚度t1。在一些實施例中，僅在柵極堆疊件220的一側(cè)形成間隔件226，從而生成不對稱結(jié)構(gòu)。參考圖8和圖1中的步驟110，在形成與柵極堆疊件220的一側(cè)相鄰的間隔件226之后，通過使襯底202凹進來形成與間隔件226相鄰的S/D凹槽228而生成圖8中的結(jié)構(gòu)。將柵極堆疊件220和一對間隔件226用作硬掩模，實施各向異性等離子體蝕刻以使上部212u中未受保護或者暴露的S/D部分凹進，從而在主表面202s下方形成S/D凹槽228。在一些實施例中，可以將選自Cl2、HBr、NF3、CF4和SF6的化學(xué)物質(zhì)用作蝕刻氣體來實施蝕刻工藝。本領(lǐng)域的技術(shù)人員會認識到通過在柵極堆疊件220的兩側(cè)形成柵極間隔件可形成如圖8所示的對稱結(jié)構(gòu)。在其它實施例中，通過僅在柵極堆疊件220的一側(cè)形成柵極間隔件可形成非對稱結(jié)構(gòu)。所有這些實施例都在本發(fā)明的預(yù)期范圍內(nèi)。后續(xù)應(yīng)用于圖8的半導(dǎo)體器件200的CMOS工藝步驟包括形成在間隔件226下方延伸的S/D延伸件230（參見圖12）以提供與半導(dǎo)體器件200的溝道區(qū)的電接觸。如圖9至圖11和圖1中的步驟112至116所示，在形成與間隔件226相鄰的S/D凹槽228之后，通過汽相蝕刻工藝使襯底202進一步凹進來形成在間隔件226下方延伸的S/D腔236（參見圖10），下文中會對此做出更為詳盡的解釋。汽相蝕刻工藝開始于將圖8的結(jié)構(gòu)引入到密封的反應(yīng)室，其中汽相蝕刻工藝使用汽相反應(yīng)物。蝕刻工藝是各向同性和自限性的，因為去除的材料量取決于會阻止汽相反應(yīng)物與S/D凹槽的暴露表面之間的任何進一步的化學(xué)反應(yīng)的非揮發(fā)性蝕刻副產(chǎn)物的閾值厚度。在一些實施例中，本發(fā)明中采用的汽相蝕刻工藝包括在第一溫度下將S/D凹槽228的表面暴露于包括XeF2、NH3和H2的蒸氣混合物232a（圖1中的步驟112）。盡管反應(yīng)機制不影響權(quán)利要求的保護范圍，但是應(yīng)認識到汽相蝕刻工藝是多步驟的工藝。如圖9示意性地示出，對于第一步驟，可以在反應(yīng)室中，在S/D凹槽228的表面上方、柵電極層224的表面上方以及包括間隔件226和STI區(qū)218的介電質(zhì)的表面上方形成包括XeF2、NH3和H2的蒸汽混合物232a的毯式吸附反應(yīng)物膜232b。在一些實施例中，在壓力介于約10mTorr至約25mTorr之間并且第一溫度介于約20℃至約100℃的條件下實施利用蒸汽混合物232a的第一步。對于第二步，吸附的反應(yīng)物膜232b可與與其接觸的凹進襯底202的暴露表面（即，S/D凹槽228的頂面）發(fā)生反應(yīng)，從而在吸附的反應(yīng)物膜232b（如圖9所示）下方形成濃縮固體反應(yīng)產(chǎn)物234。此外，吸附的反應(yīng)物膜232b可很少或根本不與位于其下方并且與其接觸的柵電極層224、間隔件226和STI區(qū)域218的表面發(fā)生反應(yīng)。接下來，通過將襯底202加熱至更高的第二溫度以形成在間隔件226下方延伸的S/D腔236（圖1中的步驟114）從而生成圖10的結(jié)構(gòu)。在一些實施例中，可以將襯底202加熱至更高的介于約120℃至約200℃之間的第二溫度，同時可以從反應(yīng)室中抽出固體反應(yīng)產(chǎn)物234和吸附的反應(yīng)物膜232b的升華物。在一些實施例中，可以將襯底202加熱至更高的介于約120℃至約200℃之間的第二溫度，同時使載氣在襯底202上方流動以從反應(yīng)室中去除固體反應(yīng)產(chǎn)物234和吸附的反應(yīng)物膜232b的升華物。載氣可以是任何惰性氣體。在一些實施例中，載氣包括N2、He或Ar。在一些實施例中，可以將襯底202轉(zhuǎn)移到經(jīng)過加熱的腔室中，此腔室被加熱至更高的介于約120℃至約200℃之間的第二溫度，同時可以從經(jīng)過加熱的腔室中抽出固體反應(yīng)產(chǎn)物234和吸附的反應(yīng)物膜232b的升華物。在一些實施例中，可以將襯底202轉(zhuǎn)移到經(jīng)過加熱的腔室中，此腔室被加熱至更高的介于約120℃至約200℃之間的第二溫度，同時使載氣在襯底202上方流動以從經(jīng)過加熱的腔室中去除固體反應(yīng)產(chǎn)物234和吸附的反應(yīng)物膜232b的升華物。載氣可以是任何惰性氣體。在一些實施例中，載氣包括N2、He或Ar。反應(yīng)繼續(xù)進行，直至去除了固體反應(yīng)產(chǎn)物234和吸附反應(yīng)物膜232b。蒸汽混合物232a蝕刻暴露的襯底202，從而使柵電極層224、間隔件226和STI區(qū)域218中的很少部分被去除或未去除。因此，在汽相蝕刻工藝結(jié)束時，汽相蝕刻工藝可去除襯底202的暴露部分以形成在間隔件226下方（且在主表面202s下方）延伸的S/D腔236。換句話說，腔236包括在間隔件226下方延伸的部分。在一些實施例中，S/D腔236包括在柵極堆疊件220下方延伸的部分（未示出）。在一些實施例中，在襯底202的主表面202s和腔236的下表面236b之間的第二高度H2介于約30nm至約60nm之間。在一些實施例中，第二高度H2大于第一高度H1。參考圖11和圖1中的步驟116，在形成在間隔件226下方延伸的S/D腔236之后，通過選擇性生長S/D延伸件230并且使其部分填充S/D腔236，從而生成圖11中的結(jié)構(gòu)，其中，S/D延伸件230包括在間隔件226下方延伸并且基本上垂直于主表面202s的部分。在一些實施例中，S/D延伸件230的第二厚度t2小于或等于間隔件226的第一厚度t1。在一些實施例中，第二厚度t2與第一厚度t1的比率介于0.1至1之間。在一些針對n型FinFET的實施例中，N_S/D延伸件230包括SiP或SiCP。在描述的實施例中，可以用HF或其他合適的溶液來實施預(yù)清洗工藝以清洗S/D腔236。然后，通過LPCVD工藝來選擇性生長諸如SiCP的N_S/D延伸件230以部分填充S/D腔236。在描述的實施例中，在溫度介于約400℃至800℃之間并且壓力介于約1Torr至15Torr之間的條件下，將SiH4、CH3SiH3、PH3和H2用作反應(yīng)氣體來實施LPCVD工藝。調(diào)節(jié)pH3分壓可控制N_S/D延伸件230的磷摻雜濃度。在一些實施例中，N_S/D延伸件230包括范圍介于約5×1019至8×1020atoms/cm3之間的第一活性磷摻雜濃度。與注入的LDD區(qū)域相比，具有更高活性摻雜劑濃度的N_S/D延伸件230可以提供較低的電阻。此外，具有均勻摻雜劑分布的N_S/D延伸件230可以減小FinFET的特性的波動。因此，申請人的方法可以實現(xiàn)器件的性能特性，諸如擊穿效應(yīng)和泄漏。在一些針對p型FinFET的實施例中，P_S/D延伸件230包括SiGeB。在描述的實施例中，可以用HF或其他合適的溶液來實施預(yù)清洗工藝以清洗S/D腔236。然后，通過LPCVD工藝選擇性生長諸如SiGeB的P_S/D延伸件230以部分填充S/D腔236。在一個實施例中，在溫度介于約400℃至約800℃之間并且壓力介于約1Torr至約200Torr之間的條件下，將SiH2Cl2、SiH4、GeH4、HCl、B2H6和H2用作反應(yīng)氣體來實施LPCVD工藝。調(diào)節(jié)B2H6分壓可控制P_S/D延伸件230的硼摻雜濃度。在一些實施例中，P_S/D延伸件230包括范圍介于約5×1019至2×1020atoms/cm3之間的第一活性硼摻雜濃度。與注入的LDD區(qū)域相比，P_S/D延伸件230可以向溝道區(qū)域提供更高的應(yīng)力。此外，具有均勻摻雜劑分布的P_S/D延伸件230可以減小FinFET的特性的波動。因此，申請人的方法可以實現(xiàn)器件的性能特性，諸如擊穿效應(yīng)和泄漏。參考圖12和圖1中的步驟118，在S/D腔236中形成S/D延伸件230之后，通過選擇性生長填充在S/D腔236中的應(yīng)變材料240來生成圖12中的結(jié)構(gòu)，其中，應(yīng)變材料240的晶格常數(shù)與襯底202的晶格常數(shù)不同。在描述的實施例中，應(yīng)變材料240在襯底202的主表面202s上方延伸，盡管它可能與主表面202s共面或低于主表面202s。換句話說，應(yīng)變材料240不在襯底202的主表面202s上方延伸。在一些針對n型FinFET的實施例中，N_應(yīng)變材料240包括SiP或SiCP。在描述的實施例中，可以通過LPCVD工藝選擇性生長諸如SiCP的N_應(yīng)變材料240以部分填充S/D腔236。在描述的實施例中，在溫度介于約400℃至800℃之間并且壓力介于約1Torr至100Torr之間的條件下，將SiH4、CH4、PH3和H2用作反應(yīng)氣體來實施LPCVD工藝。調(diào)節(jié)PH3分壓可控制N_應(yīng)變材料240的磷摻雜濃度。在一些實施例中，N_應(yīng)變材料240包括范圍介于約1×1018至3×1021atoms/cm3之間的第二磷摻雜濃度。在一些針對p型FinFET的實施例中，P_應(yīng)變材料240包括SiGeB。在描述的實施例中，可以通過LPCVD工藝來選擇地生長諸如SiGeB的P_應(yīng)變材料240以部分填充S/D腔236。在一個實施例中，在溫度介于約400℃至約800℃之間并且壓力介于約1Torr至約200Torr之間的條件下，將SiH2Cl2、SiH4、GeH4、HCl、B2H6和H2用作反應(yīng)氣體來實施LPCVD工藝。調(diào)節(jié)B2H6分壓可控制P_應(yīng)變材料240的硼摻雜濃度。在一些實施例中，P_應(yīng)變材料240包括范圍介于約1×1018至1×1021atoms/cm3之間的第二硼摻雜濃度。在一些實施例中，將S/D延伸件230和應(yīng)變材料240組合稱為S/D結(jié)構(gòu)250。在一些實施例中，S/D結(jié)構(gòu)250分布在柵極堆疊件220和STI區(qū)域218之間。在一些實施例中，S/D延伸件230設(shè)置在襯底202和應(yīng)變材料240之間。在一些實施例中，S/D延伸件230的第一摻雜濃度小于應(yīng)變材料240的第二摻雜濃度。在一些實施例中，第一摻雜濃度與第二摻雜濃度的比率介于0.01至0.1之間。在圖1所示的步驟完成之后，通過圖2至圖12中所示實例的進一步描述，通?？蓪嵤┌ɑミB工藝的后續(xù)工藝以完成半導(dǎo)體器件200的制造。根據(jù)一個實施例，一種場效應(yīng)晶體管包括：襯底，包括主表面和位于主表面下方的腔；位于襯底的主表面上的柵極堆疊件；與柵極堆疊件的一側(cè)相鄰的間隔件；設(shè)置在柵極堆疊件一側(cè)的淺溝槽隔離（STI）區(qū)，其中STI區(qū)域位于襯底內(nèi)；分布在柵極堆疊件和STI區(qū)域之間的源極/漏極（S/D）結(jié)構(gòu)，其中S/D結(jié)構(gòu)包括位于腔中的應(yīng)變材料，并且應(yīng)變材料的晶格常數(shù)與襯底的晶格常數(shù)不同；以及設(shè)置在襯底和應(yīng)變材料之間的S/D延伸件，其中，S/D延伸件包括在間隔件下方延伸并且基本上垂直于主表面的部分。根據(jù)另一個實施例，一種制造場效應(yīng)晶體管的方法包括：提供包括主表面的襯底；在襯底內(nèi)形成淺溝槽隔離（STI）區(qū)；在襯底的主表面上形成與STI區(qū)域相鄰的柵極堆疊件；形成與柵極堆疊件的一側(cè)相鄰的間隔件；使襯底凹進以形成與間隔件相鄰的源極/漏極（S/D）凹槽；在第一溫度下，將S/D凹槽暴露于包括XeF2、NH3和H2的蒸汽混合物；將襯底加熱至更高的第二溫度以形成在間隔件下方延伸的S/D腔；選擇性生長S/D延伸件以部分填充S/D腔；以及選擇性生長應(yīng)變材料以填充S/D腔。雖然以實例的方式和根據(jù)優(yōu)選的實施例描述了本發(fā)明，但是應(yīng)理解本發(fā)明不限于公開的實施例。相反地，本發(fā)明意圖涵蓋各種修改和相似的布置（對本領(lǐng)域普通技術(shù)人員來說是顯而易見的）。因此，所附權(quán)利要求的范圍應(yīng)與最廣泛的解釋一致以涵蓋所有的這些修改和相似的布置。