專利名稱：具有高摻雜漏極區(qū)的nor型閃存結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種NOR型閃存結(jié)構(gòu)及其制造方法，特別關(guān)于一種具有高摻雜漏極區(qū) 的NOR型閃存(flash memory)結(jié)構(gòu)及其制造方法。
背景技術(shù)：
閃存是一種非揮發(fā)性(non-volatile)的內(nèi)存，即在無外部電源供電時，也能夠保 存信息內(nèi)容，這使得裝置本身不需要浪費(fèi)電力在數(shù)據(jù)的存儲上，再加上閃存也具備重復(fù)讀 寫、體積小、容量高及便于攜帶的特性，這使得閃存特別適合使用在攜帶式的裝置上。目前 NOR型閃存應(yīng)用的范圍，除了個人計算機(jī)上的主機(jī)板會利用NOR型閃存儲存BIOS數(shù)據(jù)外，手 機(jī)、手持裝置也會使用NOR型閃存來存放系統(tǒng)數(shù)據(jù)，通過其高速的讀取速度，滿足手持裝置 的開機(jī)需求。隨著科技的進(jìn)步，閃存的工藝技術(shù)也跨入納米時代，為了加速組件的操作速率，增 加組件的集成度，和降低組件操作電壓等考慮的因素，組件柵極的溝道長度和氧化層厚度 的微縮是必然的趨勢。微縮組件尺寸不僅可以提高單位面積的集成電路密度，還可同時提 升組件本身的電流驅(qū)動能力，可謂一舉兩得，然而事實(shí)上并非如此。組件柵極線寬已從以往 的微米(10_6公尺)縮減到現(xiàn)在的納米(10_9公尺)，隨著組件的微縮與門極線寬的縮短卻 使得短溝道效應(yīng)(Short Channel Effect)越來越嚴(yán)重，而為避免短溝道效應(yīng)對組件造成影 響，其中之一解決方法即是降低源極/漏極的結(jié)深度來達(dá)成。以輕摻雜漏極(Lightly Doped Drain, LDD)而言，可提高組件的擊穿電壓 (Breakdown Voltage)、改善臨界電壓的特性、降低熱載流子效應(yīng)(Hot CarrierEffect)。雖 然輕摻雜漏極降低了漏極結(jié)的高電場，有效的提升組件的可靠度，然而輕摻雜漏極造成的 淺結(jié)深度卻容易在進(jìn)行接觸孔刻蝕時，造成漏極被挖穿的現(xiàn)象，而破壞了內(nèi)存的結(jié)構(gòu)。因此，如何改良該漏極區(qū)以避免刻蝕該接觸孔時所造成的挖穿現(xiàn)象就變的相當(dāng)重 要。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種具有高摻雜漏極區(qū)的NOR型閃存，使漏極區(qū)結(jié)深度 降低以改善短溝道效應(yīng)的同時，亦能避免刻蝕該接觸孔時，對該輕摻雜漏極區(qū)造成挖穿的 現(xiàn)象。為達(dá)上述目的，本發(fā)明提供一種具有高摻雜漏極區(qū)NOR型閃存結(jié)構(gòu)，其包含一半 導(dǎo)體襯底，于其上具有二柵極結(jié)構(gòu)；一第一漏極區(qū)，為一輕摻雜區(qū)，位于該二柵極結(jié)構(gòu)之間 的該半導(dǎo)體襯底中；二第一源極區(qū)，分別位于該二柵極結(jié)構(gòu)的二外側(cè)的該半導(dǎo)體襯底中； 其中，該第一源極區(qū)在該半導(dǎo)體襯底中的結(jié)深度較該第一漏極區(qū)深；一高摻雜漏極區(qū)，位于 該二柵極結(jié)構(gòu)間的該半導(dǎo)體襯底中，并與該第一漏極區(qū)重疊，且該高摻雜漏極區(qū)在該半導(dǎo) 體襯底中的結(jié)深度較該第一漏極區(qū)深；二自動對準(zhǔn)金屬硅化物層，分別位于該二柵極結(jié)構(gòu) 上方；及一位障插栓，分隔該二柵極結(jié)構(gòu)。
為達(dá)上述目的，本發(fā)明提供一種具有高摻雜漏極區(qū)的NOR型閃存結(jié)構(gòu)的制造方 法，其包含提供一半導(dǎo)體襯底；在該半導(dǎo)體襯底上方形成二柵極結(jié)構(gòu)；在該二柵極結(jié)構(gòu)之 間的該半導(dǎo)體襯底中進(jìn)行一輕摻雜離子注入工藝以形成輕摻雜的一第一漏極區(qū)，在該二柵 極結(jié)構(gòu)的二外側(cè)的該半導(dǎo)體襯底中分別形成一輕摻雜源極區(qū)，再進(jìn)行一源極離子注入工 藝，在該二柵極結(jié)構(gòu)的二外側(cè)的該半導(dǎo)體襯底中分別形成一第一源極區(qū)，其中該第一源極 區(qū)在該半導(dǎo)體襯底中的結(jié)深度較該第一漏極區(qū)深；在該二柵極結(jié)構(gòu)之間分別形成一間隙 壁，該二間隙壁位于該第一漏極區(qū)上方；進(jìn)行一高摻雜離子注入工藝以在該二柵極結(jié)構(gòu)間 形成一高摻雜漏極區(qū)，其中該高摻雜漏極區(qū)與該第一漏極區(qū)重疊，且該高摻雜漏極區(qū)在該 半導(dǎo)體襯底中的結(jié)深度較該第一漏極區(qū)深；在該二柵極結(jié)構(gòu)間形成一位障插栓。所以，本發(fā)明提供的NOR型閃存結(jié)構(gòu)及其制造方法能避免刻蝕該接觸孔時，對該 輕摻雜漏極區(qū)造成挖穿的現(xiàn)象。


圖1為本發(fā)明閃存結(jié)構(gòu)的部分剖面圖；圖2為本發(fā)明進(jìn)行輕摻雜離子注入工藝、在半導(dǎo)體襯底形成二輕摻雜源極區(qū)及一 輕摻雜漏極區(qū)工藝步驟的閃存組件剖面圖；圖3為本發(fā)明在半導(dǎo)體襯底上形成一掩膜、進(jìn)行一源極離子布植工藝步驟的閃存 組件剖面圖；圖4為本發(fā)明形成形成氧化層壁及間隔層、沉積一絕緣層工藝步驟的閃存組件剖 面圖；圖5為本發(fā)明進(jìn)行刻蝕工藝步驟的閃存組件剖面圖；圖6為本發(fā)明形成金屬硅化物層、進(jìn)行、快速熱退火處理工藝以形成一自動對準(zhǔn) 金屬硅化物層工藝步驟的閃存組件剖面圖；圖7為本發(fā)明在半導(dǎo)體襯底上沉積一接觸孔刻蝕停止層工藝步驟的閃存組件剖 面圖；圖8為本發(fā)明利用已知的光阻掩膜工藝，形成具高摻雜漏極區(qū)的NOR型閃存結(jié)構(gòu) 工藝步驟的閃存組件剖面圖。附圖標(biāo)號
100半導(dǎo)體襯底
102柵極結(jié)構(gòu)
102a穿隧氧化層
102b浮動?xùn)?br> 102c介電層
102d控制柵
103通道
201輕摻雜離子注入工藝
202輕摻雜源極區(qū)
204第一漏極區(qū)
301源極離子注入工藝
302 掩膜304第一源極區(qū)401第一氧化層壁402第二氧化層或絕緣層404 絕緣層502a d 絕緣層間隔物504a b 間隙壁506高摻雜漏極離子注入工藝508 高摻雜漏極區(qū)602a c自動對準(zhǔn)金屬硅化物層702接觸孔刻蝕停止層704層間介電質(zhì)層802 接觸孔804位障插栓
具體實(shí)施例方式為充分了解本發(fā)明的目的、特征及功效，通過下述具體實(shí)施例，并配合附圖，對本 發(fā)明做一詳細(xì)說明，說明于后。在這些附圖與實(shí)施例中，相同的組件將使用相同的符號。首先參照圖1，是本發(fā)明閃存結(jié)構(gòu)的部分剖面圖。圖中顯示在一半導(dǎo)體襯底100上 形成有二柵極結(jié)構(gòu)102，該些柵極結(jié)構(gòu)102分別包含穿隧氧化層102a(tunneling oxide layer)、浮動?xùn)?102b (floating gate)、介電層 102c、控制柵 102d (control gate)及形 成一通道103。該半導(dǎo)體襯底100材料可為硅、硅鍺(SiGe)、絕緣層上覆硅(silicon on insulator, SOI)、絕緣層上覆娃鍺(silicon germanium on insulator, SG0I)、絕緣層上覆 鍺(germanium on insulator, G0I)；在本實(shí)施例中，該半導(dǎo)體襯底100為一硅襯底。接著請參照圖2，進(jìn)行一輕摻雜離子注入工藝201，在該二柵極結(jié)構(gòu)102的半導(dǎo)體 襯底100中利用輕摻雜漏極(Lightly Doped Drain, LDD)注入形成二輕摻雜源極區(qū)202及 一第一漏極區(qū)204。在本發(fā)明實(shí)施例中該半導(dǎo)體結(jié)構(gòu)為一 P型半導(dǎo)體結(jié)構(gòu)中，該輕摻雜離 子注入工藝201中使用的離子為砷，劑量約為1父1014 7\1014(1011/側(cè)2)，能量約為10 30 (Kev)。其中該二輕摻雜源極區(qū)202及該第一漏極區(qū)204為一 N型摻雜區(qū)，在該半導(dǎo)體襯 底100中的結(jié)深度約為200 A。接著請同時參照圖3及圖2，在該半導(dǎo)體襯底100上形成一掩膜302，該第一漏極 區(qū)204會被該掩膜302所涵蓋。進(jìn)行一源極離子注入工藝301，加深該二輕摻雜源極區(qū)202 在該半導(dǎo)體襯底100內(nèi)的離子注入深度而成為二第一源極區(qū)304，這些第一源極區(qū)304與該 第一漏極區(qū)204呈不對稱狀。相同地，在該P(yáng)型半導(dǎo)體結(jié)構(gòu)中，該源極離子注入工藝301中 使用的離子為砷，劑量約為IX IO14 7X IO15 (ion/cm2)，能量約為10 30 (Kev)。其中該 第一源極區(qū)為一 N型摻雜源極區(qū)，在該半導(dǎo)體襯底100中的結(jié)深度約為500 1500 A。接著請參照圖4，形成一第一氧化層壁401及一第二間隔層402，其中，該第二間隔層402可為氧化層或氮化層。接著再利用一已知的沉積技術(shù)，如來源氣體包含氨氣 (NH3)及硅烷(SiH4)的化學(xué)氣相沉積法(CVD)、快速熱退火化學(xué)氣相沉積(rapid thermalchemical vapor deposition, RTCVD)、原子層沉禾只(atomic layer deposition, ALD),沉 積一絕緣層404，可能材質(zhì)為氧化硅SiOx，氮化硅SiNx，氮氧化硅SiONx，或0N0結(jié)構(gòu)SiOx/ SiNx/SiOx。該絕緣層404的厚度可介于200 A至1500 A，在本實(shí)施例中約為750 A。接著請同時參照圖4及圖5，利用干式或濕式刻蝕進(jìn)行一刻蝕工藝將該絕緣 層404刻蝕成多個絕緣層間隔物(Oxide spacer) 502a d，間隔物形狀可為L形或扇形 (L-shape or fan-shaped) 0再進(jìn)行另一刻蝕工藝，將該第二氧化層或絕緣層402刻蝕成二 間隙壁504a、504b及刻蝕該第一氧化層壁401，其中該些間隙壁504a、504b可為L形或扇 形(L-shaped or fan-shaped)。最后經(jīng)一高摻雜漏極離子注入工藝506在該二柵極結(jié)構(gòu) 102之間形成一高摻雜漏極區(qū)508。其中該高摻雜漏極區(qū)508與該第一漏極區(qū)204重疊，且 該高摻雜漏極區(qū)508在該半導(dǎo)體襯底100中的結(jié)深度較該第一漏極區(qū)204深。該高摻雜漏 極離子注入工藝506中使用的離子為砷，劑量約為5X1014 8X1015(ion/Cm2)，能量約為 20 55(Kev)，該高摻雜漏極區(qū)508在該半導(dǎo)體襯底100中的結(jié)深度約為600 A。該第一漏 極區(qū)204與該高摻雜漏極區(qū)508的結(jié)外觀(junction profile)是陡峭的，且與第一源極區(qū) 304的平滑結(jié)外觀不同。其中該高摻雜漏極區(qū)為一 N型摻雜區(qū)。如此，由于該高摻雜漏極區(qū) 508的注入，當(dāng)該輕摻雜的第一漏極區(qū)204在接觸孔刻蝕時，就算較淺的結(jié)深度造成該第一 漏極區(qū)204被挖穿的現(xiàn)象，也不會破壞內(nèi)存的結(jié)構(gòu)。接著請參閱圖6，在表面形成一由鈷(cobalt，Co)、鈦(titanium，Ti)、鎳(nickel， Ni)或鉬(molybdenunuMo)所構(gòu)成的金屬硅化物層，并且進(jìn)行一快速熱退火處理工藝，以形 成一自動對準(zhǔn)金屬硅化物層602a、602b與602c(Salicide layer)，用于降低寄生電阻提升 組件驅(qū)動力。接著請參閱圖7，接續(xù)上述步驟，在該半導(dǎo)體襯底100上沉積一接觸孔刻蝕停止層 702 (contact etch stop layer，CESL)，其可為氮化硅(SiN)、氮氧化硅(oxynitride)、氧化 硅(oxide)等，在本實(shí)施例中為SiN。該接觸孔刻蝕停止層702的沉積厚度為100至1500人。 接著，一層間介電質(zhì)層704(inter_layerdielectric，ILD)，如二氧化硅Si02，沉積在該接 觸孔刻蝕停止層702之上。最后請參閱圖8，利用已知的光阻掩膜工藝，將一接觸孔802從該層間介電質(zhì)層 704非均向性地刻蝕到該接觸刻蝕停止層702。再沉積一位障插栓804(barrier plug)形 成一如圖8所示的具高摻雜漏極區(qū)的NOR型閃存結(jié)構(gòu)。本發(fā)明在上文中已以較佳實(shí)施例揭露，但熟悉本項(xiàng)技術(shù)者應(yīng)理解的是，該實(shí)施例 僅用于描繪本發(fā)明中內(nèi)存單元的一部分結(jié)構(gòu)，而不應(yīng)解讀為限制本發(fā)明的范圍。應(yīng)注意的 是，凡與該實(shí)施例等效的變化與置換，均應(yīng)包含在本發(fā)明的范疇內(nèi)。因此，本發(fā)明的保護(hù)范 圍當(dāng)以權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
一種具有高摻雜漏極區(qū)的NOR型閃存結(jié)構(gòu)，其特征在于，該閃存結(jié)構(gòu)包含一半導(dǎo)體襯底，在其上具有二柵極結(jié)構(gòu)；一第一漏極區(qū)，為一輕摻雜區(qū)，位于所述二柵極結(jié)構(gòu)之間的所述半導(dǎo)體襯底中；二第一源極區(qū)，分別位于所述二柵極結(jié)構(gòu)的二外側(cè)的所述半導(dǎo)體襯底中；其中，所述第一源極區(qū)在所述半導(dǎo)體襯底中的結(jié)深度較所述第一漏極區(qū)深；一高摻雜漏極區(qū)，位于所述二柵極結(jié)構(gòu)間的所述半導(dǎo)體襯底中，并與所述第一漏極區(qū)重疊，且所述高摻雜漏極區(qū)在所述半導(dǎo)體襯底中的結(jié)深度較所述第一漏極區(qū)深；二自動對準(zhǔn)金屬硅化物層，分別位于所述二柵極結(jié)構(gòu)上方；及一位障插栓，分隔所述二柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的NOR型閃存結(jié)構(gòu)，其特征在于，所述第一漏極區(qū)、所述第一源極 區(qū)及所述高摻雜漏極區(qū)為一 N型摻雜區(qū)。
3.如權(quán)利要求1所述的NOR型閃存結(jié)構(gòu)，其特征在于，該閃存結(jié)構(gòu)還包含位于所述第一 漏極區(qū)上方的一自動對準(zhǔn)金屬硅化物層。
4.一種具有高摻雜漏極區(qū)的NOR型閃存結(jié)構(gòu)的制造方法，其特征在于，該方法包含 提供一半導(dǎo)體襯底；在所述半導(dǎo)體襯底上方形成二柵極結(jié)構(gòu)；在所述二柵極結(jié)構(gòu)之間的所述半導(dǎo)體襯底中進(jìn)行一輕摻雜離子注入工藝以形成輕摻 雜的一第一漏極區(qū)，在所述二柵極結(jié)構(gòu)的二外側(cè)的所述半導(dǎo)體襯底中分別形成一輕摻雜源 極區(qū)，再進(jìn)行一源極離子注入工藝，在所述二柵極結(jié)構(gòu)的二外側(cè)的所述半導(dǎo)體襯底中分別 形成一第一源極區(qū)，其中所述第一源極區(qū)在所述半導(dǎo)體襯底中的結(jié)深度較所述第一漏極區(qū) 深；在所述二柵極結(jié)構(gòu)之間分別形成一間隙壁，所述二間隙壁位于所述第一漏極區(qū)上方； 進(jìn)行一高摻雜離子注入工藝以在所述二柵極結(jié)構(gòu)間形成一高摻雜漏極區(qū)，其中所述高 摻雜漏極區(qū)與所述第一漏極區(qū)重疊，且所述高摻雜漏極區(qū)在所述半導(dǎo)體襯底中的結(jié)深度較 所述第一漏極區(qū)深；及在所述二柵極結(jié)構(gòu)間形成一位障插栓。
5.如權(quán)利要求4所述的制造方法，其特征在于，在所述二柵極結(jié)構(gòu)之間分別形成一間 隙壁的步驟更包含在所述二間隙壁上沉積一,絕緣層； 刻蝕所述絕緣層至所述第一漏極區(qū)表面；及在所述二柵極結(jié)構(gòu)上與所述第一漏極區(qū)表面各形成一自動對準(zhǔn)金屬硅化物層。
6.如權(quán)利要求4所述的制造方法，其特征在于，所述輕摻雜離子注入工藝中所使用的 離子為砷，其劑量約為1\1014 7\10、011/側(cè)2，能量約為10 30Kev。
7.如權(quán)利要求4所述的制造方法，其特征在于，所述源極離子注入工藝中所使用的離 子為砷，其劑量約為1\1014 7\10、011/側(cè)2，能量約為10 30Kev。
8.如權(quán)利要求4所述的制造方法，其特征在于，所述高摻雜漏極離子注入工藝中所使 用的離子為砷，其劑量約為5 X IO14 8X 1015ion/Cm2，能量約為20 55Kev。
全文摘要
本發(fā)明提供一種具有高摻雜漏極區(qū)的NOR型閃存結(jié)構(gòu)及其制造方法，主要在于利用一高摻雜離子注入工藝注入一高摻雜漏極區(qū)，并與一輕摻雜漏極區(qū)重疊。從而使得在漏極區(qū)結(jié)深度降低以改善短溝道效應(yīng)的同時，能避免刻蝕一接觸孔時，對該輕摻雜漏極區(qū)造成挖穿的現(xiàn)象。
文檔編號H01L27/115GK101826524SQ20091000450
公開日2010年9月8日 申請日期2009年3月6日 優(yōu)先權(quán)日2009年3月6日
發(fā)明者吳怡德, 李永忠, 陳宜秀 申請人:宜揚(yáng)科技股份有限公司