半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明涉及一種半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置。本發(fā)明提供一種多個半導(dǎo)體元件分別具有所期望的特性且可靠性高的半導(dǎo)體裝置、以及可容易地制造該半導(dǎo)體裝置的半導(dǎo)體裝置的制造方法。在柵極絕緣膜6的上表面上，遍及整個表面形成厚度為3～30nm的柵電極用金屬膜M。接著，在柵電極用金屬膜M的上表面中僅屬于nFET區(qū)域Rn內(nèi)的部分上，遍及整個表面形成與柵電極用金屬膜M為不同種材料、且厚度為10nm以下的n側(cè)蓋層8A。其后進(jìn)行熱處理，使n側(cè)蓋層8A向其正下方的柵電極用金屬膜M內(nèi)擴散并反應(yīng)，從而在nFET區(qū)域Rn內(nèi)形成n側(cè)柵電極用金屬膜MA。此后，堆積多晶Si層，并實施柵電極加工。
【專利說明】半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置
[0001]分案申請的相關(guān)信息
[0002]本案是分案申請。該分案的母案是中國申請日為2009年2月25日、申請?zhí)枮?00910009597.5、發(fā)明名稱為“半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置”的發(fā)明專利申請案。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，更詳細(xì)而言，涉及一種具有多種柵電極構(gòu)造的半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0004]在45 內(nèi)米節(jié)點之后的 CMOS (Complementary Metal-Oxide-Semiconductor,互補金屬氧化物半導(dǎo)體)器件中，代替將柵電極設(shè)為poly-S1、將柵極絕緣膜設(shè)為SiON的構(gòu)造，而開始了將柵極絕緣膜設(shè)為高介電常數(shù)的絕緣膜(以下稱為“high-k膜”)的柵極疊層構(gòu)造的應(yīng)用。其理由是，與SiO2膜等相比，high-k膜即便物理膜厚較厚，但在進(jìn)行電性動作時仍可以作為膜厚較薄的膜而發(fā)揮功能，即，具有實效的膜厚薄的性質(zhì)，因此可以有助于抑制柵極漏電流。
[0005]在這樣的poly-Si / high_k膜構(gòu)造中，存在以下問題:在費米能級釘扎(FermiLevel Pinning)這一現(xiàn)象的影響下，特別是與 pMOSFET(p-Metal-Oxide-SemiconductorField Effect Transistor,p金屬氧化物半導(dǎo)體場效應(yīng)晶體管)相關(guān)而導(dǎo)致器件動作時的閾值電壓(Vth)變高。
[0006]因此，作為pMOSFET的閾值電壓(Vth)降低策略，提出了在形成柵極絕緣膜之前向Si基板中注入氟(F)離子(參照非專利文獻(xiàn)I)的方案。但是，為了獲得所期望的器件特性，有必要向Si基板中大量地注入F離子。這樣，在向Si基板中大量地注入了 F離子之后，會存在因注入損害而導(dǎo)致器件特性劣化的問題。
[0007]另外，作為nMOSFET (n-Metal-Oxide-Semiconductor Field Effect Transistor,n金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的閾值電壓(Vth)降低策略，提出了在形成柵極絕緣膜之前向Si基板中注入氮(N2)離子的方案，但在向Si基板中大量地注入了 N2離子之后，仍然會因注入損害而導(dǎo)致器件特性劣化。
[0008]因此，由于功函數(shù)與FET(Field Effect Transistor，場效應(yīng)晶體管)的閾值電壓(Vth)具有直接的關(guān)聯(lián)性，故而作為用以降低閾值電壓(Vth)的解決策略，提出了將具有所期望的功函數(shù)的金屬材料作為柵電極而應(yīng)用的方案。將金屬材料用作最下層的柵電極的材料時，其第I優(yōu)點在于，金屬柵電極不會如poly-Si柵電極時產(chǎn)生耗盡層，所以能夠解決因耗盡而導(dǎo)致器件動作時的實效的柵極絕緣膜的膜厚增加的問題，從而可以實現(xiàn)高性能器件。另外，第2優(yōu)點在于，可以避免因費米能級釘扎現(xiàn)象而引起閾值電壓控制性困難的缺點。
[0009]作為CMOS器件，優(yōu)選使用具有分別適于pMOSFET及nMOSFET的功函數(shù)的金屬材料，所以在專利文獻(xiàn)I?3中，提出了在將Si膜用于最下層的柵電極的全硅化的柵電極中，控制η / p-MOS (Metal Oxide Semiconductor,金屬氧化物半導(dǎo)體)間的材料及結(jié)晶相的方法。而且，在專利文獻(xiàn)4中，提出了在n / p-MOS的金屬柵極中，通過對于使用有同種金屬材料的金屬膜/金屬氮化膜之間的氮擴散的控制來控制金屬柵電極的功函數(shù)的方法。但是，制造流程的復(fù)雜化及制造方法的困難化成為問題。
[0010]因此，從避免所述問題的觀點出發(fā)，推進(jìn)開發(fā)了一種在pMOSFET中具備poly-Si /metal / high-k構(gòu)造、而在nMOSFET中具備poly-Si / high-k構(gòu)造的混合金屬柵極CMOS器件(參照非專利文獻(xiàn)2)。
[0011]另外，分開制作分別適于pMOSFET及nMOSFET的柵電極會使制造方法困難，所以研究了一種對柵極絕緣膜進(jìn)行封蓋來制作兩種柵極絕緣膜的方法(例如參照非專利文獻(xiàn)3)。
[0012]專利文獻(xiàn)1:日本專利特開2007-242894號公報
[0013]專利文獻(xiàn)2:日本專利特開2007-141889號公報
[0014]專利文獻(xiàn)3:日本專利特開2005-294799號公報
[0015]專利文獻(xiàn)4:日本專利特開2007-142153號公報
[0016]非專利文獻(xiàn)I:M.1noue et.al, IEDM Tech.Dig.，(2005)p.425.[0017]非專利文獻(xiàn)2:T.Hayashi et.al, IEDM Tech.Dig.，(2006)p.247.[0018]非專利文獻(xiàn)3:V.Narayanan et.al, VLSI Tech.Symp.，(2006)p.224.
【發(fā)明內(nèi)容】

[0019]如上所述，為了使CMOS器件以所期望的閾值電壓(Vth)而動作，優(yōu)選將具有分別適于構(gòu)成CMOS器件的pMOSFET及nMOSFET的功函數(shù)的金屬材料用作柵電極材料。但是，考慮到按照pMOSFET及nMOSFET來分開制作物性完全不同的兩種以上的材料，會產(chǎn)生使流程復(fù)雜化的問題。所述制造方法的困難化即便在專利文獻(xiàn)I~4所記載的使用同種材料的情況下也無法避免。而且，在pM`OSFET及nMOSFET分別使用各別的金屬材料的情況下，在同一芯片(晶片)上利用干蝕刻法等方法同時對異種材料進(jìn)行加工而形成柵電極，所以難以獲得良好的柵極形狀。由此，可能無法獲得所期望的器件特性。
[0020]另一方面，在采用所述非專利文獻(xiàn)2中記載的混合金屬柵極構(gòu)造的情況下，閾值電壓的控制范圍狹窄，而且nMOSFET成為poly-Si / high-k構(gòu)造，故而實效的柵極絕緣膜的膜厚增加。由此，也存在無法獲得所期望的器件特性的可能性，將這一點作為課題。而且在非專利文獻(xiàn)2所記載的混合金屬柵電極的形成方法中，將所期望的金屬材料在單側(cè)的通道區(qū)域上堆積后，必須利用濕蝕刻法等方法除去其他通道區(qū)域上的金屬層。該金屬層的蝕刻工序是在柵極絕緣膜的正上方進(jìn)行，所以對柵極絕緣膜造成損害的可能性高。由此，可能導(dǎo)致器件的可靠性下降。
[0021]另外，在非專利文獻(xiàn)3所記載的對柵極絕緣膜進(jìn)行封蓋的方法中，在柵極絕緣膜上重復(fù)進(jìn)行封蓋層的形成及除去工序，從而可能導(dǎo)致柵極絕緣膜劣化，器件的可靠性下降。
[0022]本發(fā)明的目的在于提供一種半導(dǎo)體裝置、以及可以容易地制造所述半導(dǎo)體裝置的半導(dǎo)體裝置的制造方法，所述半導(dǎo)體裝置如CMOS器件般包括多個半導(dǎo)體元件，所述多個半導(dǎo)體元件分別具有所期望的特性，且可靠性高。
[0023]而且，本發(fā)明的另一目的在于提供一種半導(dǎo)體裝置的制造方法，能容易且精度良好地將金屬材料形成為雙柵電極材料，所述金屬材料具有分別適于如構(gòu)成CMOS器件的 pFET(p-Field Effect Transistor, p 場效應(yīng)晶體管)及 nFET(n-Field EffectTransistor，η場效應(yīng)晶體管)般的構(gòu)成半導(dǎo)體裝置的多個半導(dǎo)體元件的所期望的功函數(shù)。
[0024]此外，本發(fā)明的另一目的在于提供一種可以防止柵極絕緣膜的可靠性下降、且可擴大閾值電壓的控制范圍的半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置。
[0025]本發(fā)明的半導(dǎo)體裝置的制造方法中，該半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于包括:在半導(dǎo)體基板上，形成使形成有所述第I導(dǎo)電型半導(dǎo)體元件的第I導(dǎo)電型元件區(qū)域與形成有所述第2導(dǎo)電型半導(dǎo)體元件的第2導(dǎo)電型元件區(qū)域彼此分離的元件分離膜的工序；在配設(shè)于所述半導(dǎo)體基板的主面上的柵極絕緣膜的表面上，形成第I金屬膜的工序；在形成于所述第I導(dǎo)電型元件區(qū)域上的所述第I金屬膜的上表面，形成與所述第I金屬膜為不同種材料的第I蓋層的工序；利用第I熱處理而使所述第I蓋層與所述第I導(dǎo)電型元件區(qū)域內(nèi)的所述第I金屬膜產(chǎn)生反應(yīng)的工序；以及形成在所述第I導(dǎo)電型元件區(qū)域與所述第2導(dǎo)電型元件區(qū)域上具有不同的組成的雙柵電極構(gòu)造的工序。
[0026]而且，本發(fā)明的半導(dǎo)體裝置的制造方法中，該半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第！導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于包括:在形成有第I導(dǎo)電型半導(dǎo)體元件的第I導(dǎo)電型元件區(qū)域及形成有第2導(dǎo)電型半導(dǎo)體元件的第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上，形成包含絕緣性材料的絕緣層的工序；在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板與絕緣層之間、或者在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的絕緣層上，形成含有第I元素的第I元素層的工序；在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的第I元素層上，形成包含導(dǎo)電性材料的電極用導(dǎo)電層的工序；在第I導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成含有與第I元素不同的第2元素的第2元素層的工序；以及對絕緣層及電極用導(dǎo)電層與第I元素層及第2元素層一同來實施熱處理的工序。
[0027]而且，本發(fā)明的半導(dǎo)體裝置的制造方法中，該半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第！導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于包括:在形成有第I導(dǎo)電型半導(dǎo)體元件的第I導(dǎo)電型元件區(qū)域及形成有第2導(dǎo)電型半導(dǎo)體元件的第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上，形成包含絕緣性材料的絕緣層的工序；在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板與絕緣層之間、或者在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的絕緣層上，形成含有第I元素的第I元素層的工序；在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的第I元素層上，形成包含導(dǎo)電性材料的電極用導(dǎo)電層的工序；在第2導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成擴散抑制層的工序，該擴散抑制層抑制或防止與第I元素不同的第2元素的擴散；在擴散抑制層上及第I導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成含有第2元素的第2元素層的工序；以及對絕緣層、電極用導(dǎo)電層及擴散抑制層與第I元素層及第2元素層一同來實施熱處理的工序。
[0028]另外，本發(fā)明的半導(dǎo)體裝置的制造方法中，該半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第！導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于包括:在形成有第I導(dǎo)電型半導(dǎo)體元件的第I導(dǎo)電型元件區(qū)域及形成有第2導(dǎo)電型半導(dǎo)體元件的第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上，形成包含絕緣性材料的絕緣層的工序；在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板與絕緣層之間、或者在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的絕緣層上，形成含有第I元素的第I元素層的工序；在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的第I元素層上，以使在第2導(dǎo)電型元件區(qū)域上的厚度尺寸大于在第I導(dǎo)電型元件區(qū)域上的厚度尺寸的方式而形成包含導(dǎo)電性材料的電極用導(dǎo)電層的工序；在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成含有與第I元素不同的第2元素的第2元素層的工序；以及對絕緣層及電極用導(dǎo)電層與第I元素層及第2元素層一同來實施熱處理的工序。
[0029]本發(fā)明的半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于--第I導(dǎo)電型半導(dǎo)體元件包括:第I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與第I元素不同的第2元素；及元素添加導(dǎo)電層，其設(shè)置在第I元素添加絕緣層上，具有導(dǎo)電性，且含有第2元素；第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添加絕緣層，其與第I元素添加絕緣層一同設(shè)置在設(shè)置有第I元素添加絕緣層的半導(dǎo)體基板上，具有絕緣性，且含有第I元素；及電極用導(dǎo)電層，其設(shè)置在第2元素添加絕緣層上，且具有導(dǎo)電性。
[0030]而且，本發(fā)明的半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于--第I導(dǎo)電型半導(dǎo)體元件包括:第I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與第I元素不同的第2元素；及第I元素添加導(dǎo)電層，其設(shè)置在第I元素添加絕緣層上，具有導(dǎo)電性，且含有第2元素；第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添加絕緣層，其與第I元素添加絕緣層一同設(shè)置在設(shè)置有第I元素添加絕緣層的半導(dǎo)體基板上，具有絕緣性，且含有第I元素；電極用導(dǎo)電層，其設(shè)置在第2元素添加絕緣層上，且具有導(dǎo)電性；第2元素添加導(dǎo)電層，其設(shè)置在電極用導(dǎo)電層上，具有導(dǎo)電性，且含有第2元素；及另一個第2元素添加導(dǎo)電層，其設(shè)置在第2元素添加導(dǎo)電層上，具有導(dǎo)電性，且含有第2元素。
[0031]又，本發(fā)明的半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于--第I導(dǎo)電型半導(dǎo)體元件包括:第I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與第I元素不同的第2元素；及第I元素添加導(dǎo)電層，其設(shè)置在第I元素添加絕緣層上，具有導(dǎo)電性，且含有第2元素；第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添 加絕緣層，其與第I元素添加絕緣層一同設(shè)置在設(shè)置有第I元素添加絕緣層的半導(dǎo)體基板上，具有絕緣性，且含有第I元素；電極用導(dǎo)電層，其設(shè)置在第2元素添加絕緣層上，且具有導(dǎo)電性；及第2元素添加導(dǎo)電層，其設(shè)置在電極用導(dǎo)電層上，具有導(dǎo)電性，且含有第2元素。
[0032]此外，本發(fā)明的半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件一同設(shè)置，其特征在于--第I導(dǎo)電型半導(dǎo)體元件包括:第I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與第I元素不同的第2元素；及第I元素添加導(dǎo)電層，其設(shè)置在第I元素添加絕緣層上，具有導(dǎo)電性，且含有第2元素；第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添加絕緣層，其與第I元素添加絕緣層一同設(shè)置在設(shè)置有第I元素添加絕緣層的半導(dǎo)體基板上，具有絕緣性，且含有第I元素；電極用導(dǎo)電層，其設(shè)置在第2元素添加絕緣層上，且具有導(dǎo)電性；及上部導(dǎo)電層，其設(shè)置在電極用導(dǎo)電層上，具有導(dǎo)電性，且包含與電極用導(dǎo)電層不同的材料。
[0033][發(fā)明的效果]
[0034]根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，可以容易地形成以下半導(dǎo)體裝置，即，具有使第I導(dǎo)電型半導(dǎo)體元件的柵電極的金屬膜與第2導(dǎo)電型半導(dǎo)體元件的柵電極的金屬膜具有彼此不同的功函數(shù)的雙柵電極構(gòu)造，由此可以使第I導(dǎo)電型半導(dǎo)體元件、第2導(dǎo)電型半導(dǎo)體元件分別以所期望的閾值電壓而動作。特別是因為第I導(dǎo)電型半導(dǎo)體元件的柵電極的金屬膜的主材料與第2導(dǎo)電型半導(dǎo)體元件的柵電極的金屬膜的主材料相同，所以可以使柵電極的加工變得更容易，從而可以提高微細(xì)柵電極的加工精度。而且，不會在制造工序中產(chǎn)生對柵極絕緣膜的損害，因此可以實現(xiàn)具有較高可靠性的半導(dǎo)體裝置。這樣，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，可以容易地制造使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0035]此外，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上形成有絕緣層，并在此絕緣層與半導(dǎo)體基板之間或者絕緣層上依次形成有第I元素層及電極用導(dǎo)電層。在已形成的電極用導(dǎo)電層中的第I導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成有第2元素層。絕緣層及電極用導(dǎo)電層與已形成的第I元素層及第2元素層一同受到熱處理。利用此熱處理，可以使第I元素層中含有的第I元素向第I元素層的上方或者下方的絕緣層擴散，而且可以使第2元素層中含有的第2元素向第2元素層下方的電極用導(dǎo)電層擴散，并進(jìn)一步向電極用導(dǎo)電層下方的絕緣層擴散。由此，在第I導(dǎo)電型元件區(qū)域上，可以形成含有第I及第2元素的絕緣層，且在第2導(dǎo)電型元件區(qū)域上，可以形成含有第I元素的絕緣層，從而可以分別控制第I導(dǎo)電型半導(dǎo)體元件的閾值電壓及第2導(dǎo)電型半導(dǎo)體元件的閾值電壓。因此，可以擴大閾值電壓的控制范圍。
[0036]而且，第2元素層是在電極用導(dǎo)電層上所形成，且在第2元素層與絕緣層之間插入有電極用導(dǎo)電層，因此，為了在第I導(dǎo)電型元件區(qū)域上形成第2元素層，例如遍及第I導(dǎo)電型元件區(qū)域與第2導(dǎo)電型元件區(qū)域而形成了第2元素層之后，在除去第2導(dǎo)電型元件區(qū)域上的第2元素層時，可防止絕緣層劣化。由此，可防止劣化所導(dǎo)致的絕緣層的可靠性下降，從而可防止絕緣層的可靠性下降，且可擴大閾值電壓的控制范圍。例如，當(dāng)?shù)贗導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件是將絕緣層形成為柵極絕緣膜的MOS晶體管時，可防止柵極絕緣膜的可靠性下降，且可擴大閾值電壓的控制范圍。因此，可以容易地制造使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0037]此外，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上形成有絕緣層，并且在此絕緣層與半導(dǎo)體基板之間或者絕緣層上依次形成有第I元素層及電極用導(dǎo)電層。在已形成的電極用導(dǎo)電層中的第2導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成有擴散抑制層，并在此擴散抑制層上及第I導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成有第2元素層。絕緣層、電極用導(dǎo)電層及擴散抑制層與已形成的第I元素層及第2元素層一同受到熱處理。
[0038]利用此熱處理，可以使第I元素層中含有的第I元素向第I元素層的上方或者下方的絕緣層擴散。而且在第I導(dǎo)電型元件區(qū)域中，可以使第2元素層中含有的第2元素向第2元素層下方的電極用導(dǎo)電層擴散，并進(jìn)一步向電極用導(dǎo)電層下方的絕緣層擴散。在第2導(dǎo)電型元件區(qū)域中，第2元素層是在擴散抑制層上所形成，因而在擴散抑制層的作用下，可以抑制或防止第2元素向電極用導(dǎo)電層及絕緣層的擴散。由此，在第I導(dǎo)電型元件區(qū)域上，可以形成含有第I及第2元素的絕緣層，且在第2導(dǎo)電型元件區(qū)域上，可以形成含有第I元素的絕緣層，從而可分別控制第I導(dǎo)電型半導(dǎo)體元件的閾值電壓及第2導(dǎo)電型半導(dǎo)體元件的閾值電壓。因此，可以擴大閾值電壓的控制范圍。
[0039]而且，第2元素層是在電極用導(dǎo)電層上所形成，且在第2元素層與絕緣層之間插入有電極用導(dǎo)電層，因此，為了在第I導(dǎo)電型元件區(qū)域上形成第2元素層，例如遍及第I導(dǎo)電型元件區(qū)域與第2導(dǎo)電型元件區(qū)域而形成了第2元素層之后，在除去第2導(dǎo)電型元件區(qū)域上的第2元素層時，可防止絕緣層劣化。由此，可防止劣化所導(dǎo)致的絕緣層的可靠性下降，從而可防止絕緣層的可靠性下降，且可擴大閾值電壓的控制范圍。例如，當(dāng)?shù)贗導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件是將絕緣層形成為柵極絕緣膜的MOS晶體管時，可防止柵極絕緣膜的可靠性下降，且可擴大閾值電壓的控制范圍。因此可以容易地制造使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0040]另外，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，在第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上形成有絕緣層，并且在此絕緣層與半導(dǎo)體基板之間或者絕緣層上依次形成有第I元素層及電極用導(dǎo)電層。電極用導(dǎo)電層形成為，在第2導(dǎo)電型元件區(qū)域上的厚度尺寸大于在第I導(dǎo)電型元件區(qū)域上的厚度尺寸。在此電極用導(dǎo)電層上，遍及第I導(dǎo)電型元件區(qū)域及第2導(dǎo)電型元件區(qū)域而形成有第2元素層。絕緣層及電極用導(dǎo)電層與已形成的第I元素層及第2元素層一同受到熱處理。利用此熱處理，可以使第I元素層中含有的第I元素向第I元素層的上方或者下方的絕緣層擴散，而且可以使第2元素層中含有的第2元素向第2元素層下方的電極用導(dǎo)電層擴散，并進(jìn)一步向電極用導(dǎo)電層下方的絕緣層擴散。
[0041]對電極用導(dǎo)電層而言，在第2導(dǎo)電型元件區(qū)域上的厚度尺寸大于在第I導(dǎo)電型元件區(qū)域上的厚度尺寸，因此在第2導(dǎo)電型元件區(qū)域上，與第I導(dǎo)電型元件區(qū)域相比，可以抑制第2元素向電極用導(dǎo)電層及絕緣層的擴散。例如，可以使第2元素在第2導(dǎo)電型元件區(qū)域上擴散到絕緣層跟前，而在第I導(dǎo)電型元件區(qū)域上并不只擴散到絕緣層跟前。由此，在第I導(dǎo)電型元件區(qū)域上，可以形成含有第I及第2元素的絕緣層，且在第2導(dǎo)電型元件區(qū)域上，可以形成含有第I元素的絕緣層，從而可以分別控制第I導(dǎo)電型半導(dǎo)體元件的閾值電壓及第2導(dǎo)電型半導(dǎo)體元件的閾值電壓。因此，可以擴大閾值電壓的控制范圍。
[0042]又，第2元素層是在電極用導(dǎo)電層上所形成，且在第2元素層與絕緣層之間插入有電極用導(dǎo)電層，因此在形成第2元素層時可以防止絕緣層劣化。由此，可以防止劣化所導(dǎo)致的絕緣層的可靠性下降，從而可防止絕緣層的可靠性下降，且可擴大閾值電壓的控制范圍。例如，當(dāng)?shù)贗導(dǎo)電型元件及第2導(dǎo)電型元件是將絕緣層形成為柵極絕緣膜的MOS晶體管時，可以防止柵極絕緣膜的可靠性下降，且可擴大閾值電壓的控制范圍。因此，可以容易地制造使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0043]根據(jù)本發(fā)明的半導(dǎo)體裝置，第I導(dǎo)電型半導(dǎo)體元件在第I元素添加絕緣層中含有第I及第2元素，且在此第I元素添加絕緣層上的元素添加導(dǎo)電層中含有第2元素。而且，第2導(dǎo)電型半導(dǎo)體元件在第2元素添加絕緣層中含有第I元素，且在此第2元素添加絕緣層上具備電極用導(dǎo)電層。由此，可以實現(xiàn)具有各自適合的閾值電壓的第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件。另外，第I及第2元素添加絕緣層并未在作為第I及第2元素添加絕緣層的絕緣層上實施蝕刻即可形成，所以可防止制造過程中的劣化，從而可防止可靠性的下降。因此，可以實現(xiàn)使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0044]此外，根據(jù)本發(fā)明的半導(dǎo)體裝置，第I導(dǎo)電型半導(dǎo)體元件在第I元素添加絕緣層中含有第I及第2元素，且在此第I元素添加絕緣層上的第I元素添加導(dǎo)電層中含有第2元素。而且，第2導(dǎo)電型半導(dǎo)體元件在第2元素添加絕緣層中含有第I元素，且在此第2元素添加絕緣層上具備電極用導(dǎo)電層，并且在所述電極用導(dǎo)電層上的第2元素添加導(dǎo)電層以及另一個第2元素添加導(dǎo)電層中含有第2元素。由此，可以實現(xiàn)具有各自適合的閾值電壓的第！導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件。另外，第I及第2元素添加絕緣層并未在作為第I及第2元素添加絕緣層的絕緣層上實施蝕刻即可形成，所以可防止制造過程中的劣化，從而可防止可靠性的下降。因此，可以實現(xiàn)使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0045]又，根據(jù)本發(fā)明的半導(dǎo)體裝置，第I導(dǎo)電型半導(dǎo)體元件在第I元素添加絕緣層中含有第I及第2元素，且在此第I元素添加絕緣層上的第I元素添加導(dǎo)電層中含有第2元素。而且，第2導(dǎo)電型半導(dǎo)體元件在第2元素添加絕緣層中含有第I元素，且在此第2元素添加絕緣層上具備電極用導(dǎo)電層，在所述電極用導(dǎo)電層上的第2元素添加導(dǎo)電層中含有第2元素。由此，可以實現(xiàn)具有各自適合的閾值電壓的第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件。另外，第I及第2元素添加絕緣層并未在作為第I及第2元素添加絕緣層的絕緣層上實施蝕刻即可形成，所以可防止制造過程中的劣化，從而可防止可靠性的下降。因此，可以實現(xiàn)使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0046]另外，根據(jù)本發(fā)明的半導(dǎo)體裝置，第I導(dǎo)電型半導(dǎo)體元件在第I元素添加絕緣層中含有第I及第2元素，且在此第I元素添加絕緣層上的第I元素添加導(dǎo)電層中含有第2元素。而且，第2導(dǎo)電型半導(dǎo)體元件在第2元素添加絕緣層中含有第I元素，在此第2元素添加絕緣層上具備電極用導(dǎo)電層，且在此電極用導(dǎo)電層上具備包含與電極用導(dǎo)電層不同的材料的上部導(dǎo)電層。由此，可以實現(xiàn)具有各自適合的閾值電壓的第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件。另外，第I及第2元素添加絕緣層并未在作為第I及第2元素添加絕緣層的絕緣層上實施蝕刻即可形成，所以可防止制造過程中的劣化，從而可防止可靠性的下降。因此，可以實現(xiàn)使第I導(dǎo)電型半導(dǎo)體元件及第2導(dǎo)電型半導(dǎo)體元件分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
【專利附圖】

【附圖說明】
[0047]圖1是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0048]圖2是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0049]圖3是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0050]圖4是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0051]圖5是示意性表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置中的η側(cè)蓋層8Α的形成區(qū)域的俯視圖。
[0052]圖6是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0053]圖7是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0054]圖8是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0055]圖9是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0056]圖10是表示本發(fā)明第2實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0057]圖11是表示本發(fā)明第2實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0058]圖12是表示本發(fā)明第2實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0059]圖13是表示本發(fā)明第3實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0060]圖14是表示本發(fā)明第3實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0061]圖15是表示本發(fā)明第3實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0062]圖16是表示本發(fā)明第3實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0063]圖17是表示本發(fā)明第3實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0064]圖18是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0065]圖19是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0066]圖20是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0067]圖21是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0068]圖22是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0069]圖23是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。[0070]圖24是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0071]圖25是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0072]圖26是表示本發(fā)明第5實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0073]圖27是表示本發(fā)明第5實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0074]圖28是表示本發(fā)明第5實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0075]圖29是表示本發(fā)明第6實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0076]圖30是表示本發(fā)明第6實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0077]圖31是表示本發(fā)明第6實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0078]圖32是表示本發(fā)明第6實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0079]圖33是表示本發(fā)明第6實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0080]圖34是表示本發(fā)明第7實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0081]圖35是表示本發(fā)明第7實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0082]圖36是表示本發(fā)明第7實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0083]圖37是表示本發(fā)明第7實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0084]圖38是表示本發(fā)明第8實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0085]圖39是表示本發(fā)明第8實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0086]圖40是表示本發(fā)明第8實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0087]圖41是表示本發(fā)明第8實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0088]圖42是表示本發(fā)明第9實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0089]圖43是表示本發(fā)明第9實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0090]圖44是表示本發(fā)明第9實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0091]圖45是表示本發(fā)明第9實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0092]圖46是表示本發(fā)明第9實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0093]圖47是表示本發(fā)明第10實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0094]圖48是表示本發(fā)明第10實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0095]圖49是表示本發(fā)明第10實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。
[0096][符號的說明]
[0097]1、101硅基板
[0098]5、102元件分離膜
[0099]3、103P 阱
[0100]4、104η 阱`
[0101]6柵極絕緣膜
[0102]8Αη側(cè)蓋層
[0103]8ΒP側(cè)蓋層
[0104]8C第2ρ側(cè)蓋層
[0105]105界面層
[0106]106柵極絕緣膜用絕緣層
[0107]107第I絕緣膜用蓋層
[0108]108U08A柵電極用金屬膜
[0109]109第2絕緣膜用蓋層
[0110]110、141元素添加金屬層
[0111]111第I元素添加絕緣層
[0112]112第2元素添加絕緣層
[0113]10、10Α、113多晶硅層
[0114]114、114Α、114Βη 側(cè)柵電極
[0115]115U15AU15BU15CU15DP 側(cè)柵電極
[0116]116η側(cè)柵極絕緣膜
[0117]117P側(cè)柵極絕緣膜
[0118]120、120A、120BnMOSFET
[0119]121、121A、121B、121C、121DpMOSFET
[0120]130保護(hù)層
[0121]131元素添加保護(hù)層[0122]140U40A擴散抑制層
[0123]142元素未添加金屬層
[0124]150第2柵電極用金屬膜
[0125]200、210、220、230、240、250CM0SFET
[0126]GE柵電極
[0127]M柵電極用金屬膜
[0128]MAη側(cè)柵電極用金屬膜
[0129]MB, MCP側(cè)柵電極用金屬膜
[0130]N第2柵電極用金屬膜
[0131]RnnMOSFET 區(qū)域
[0132]RppMOSFET 區(qū)域
【具體實施方式】
[0133]以下，對用以實施本發(fā)明的多個形態(tài)加以說明。在各實施形態(tài)中，有時會對與之前的實施形態(tài)中所說明的事項相對應(yīng)的部分標(biāo)附相同的參照符號，以省略重復(fù)的說明。在僅對構(gòu)成的一部分加以說明的情況下，則構(gòu)成的其他部分與之前所說明的實施形態(tài)相同。
[0134]〈第I實施形態(tài)〉
[0135]圖1~圖4及圖6~圖9是表示本發(fā)明第I實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。本實施形態(tài)的半導(dǎo)體裝置是具有互補型MOS (ComplementaryMetal-Oxide Semiconductor,互補型金屬氧化物半導(dǎo)體,簡稱為CMOS)構(gòu)造的半導(dǎo)體裝置，具體而言是一種CMOS晶體管。圖5是示意性表示第I實施形態(tài)的半導(dǎo)體裝置中的下述η側(cè)蓋層8Α的形成區(qū)域的俯視圖。另外，圖5中的與虛線1-1I相關(guān)的剖面圖相當(dāng)于圖4。CMOS晶體管更詳細(xì)而言是一種CMOS場效應(yīng)晶體管(Field Effect Transistor，簡稱為FET)。在CM0SFET中，一同設(shè)置有作為η通道MOS晶體管的η型MOS晶體管、及作為P通道MOS晶體管的P型MOS晶體管。η型MOS晶體管更詳細(xì)而言是nMOSFET (以下的情況稱為“nFET”)，P型MOS晶體管更詳細(xì)而言是pMOSFET (以下的情況稱為“pFET”)。這樣，在CM0SFET中，一同設(shè)置有導(dǎo)電型彼此不同的nMOSFET及pMOSFET。nMOSFET相當(dāng)于第I導(dǎo)電型半導(dǎo)體元件，pMOSFET相當(dāng)于第2導(dǎo)電型半導(dǎo)體元件。
[0136]首先，如圖1所示，根據(jù)先前的CMOS制作流程，依次形成從作為半導(dǎo)體基板的硅
(Si)基板I的主面朝向P型半導(dǎo)體層2的內(nèi) 部延伸的P阱3及η阱4、以及作為元件分離膜的絕緣膜(以下的情況稱為“元件分離絕緣膜”)5等。此處，如圖5所示，元件分離絕緣膜5是被劃分為形成有nMOSFET的nMOSFET區(qū)域(以下的情況稱為“nFET區(qū)域” )Rn、及形成有pMOSFET的pMOSFET區(qū)域(以下的情況稱為“pFET區(qū)域”)Rp的絕緣膜，在元件分離絕緣膜5的底面正下方，形成有P阱3及η阱4的邊界面BS。所述邊界面BS相當(dāng)于nFET區(qū)域Rn與pFET區(qū)域Rp的邊界。這樣,nFET區(qū)域Rn與pFET區(qū)域Rp由元件分離絕緣膜5而彼此分離。nFET區(qū)域Rn相當(dāng)于第I導(dǎo)電型元件區(qū)域,pFET區(qū)域Rp相當(dāng)于第2導(dǎo)電型元件區(qū)域。而且，從Si基板I的主面朝向P型半導(dǎo)體層2的內(nèi)部延伸的元件分離絕緣膜5的形成工序，相當(dāng)于在半導(dǎo)體基板上形成元件分離膜的工序。
[0137]在形成P阱3、η阱4及元件分離絕緣膜5之后，在Si基板I的所述主面上，遍及整個表面而形成例如氮氧化鉿硅(HfSiON)，來作為形成high-k膜的柵極絕緣膜6。另外，柵極絕緣膜6的材料并不限定于此，作為其他的柵極絕緣膜6的材料，也可以使用硅氮氧化膜(SiON)、或鉿(Hf)、鑭(La)、鋁(Al)等的氧化膜、氮氧化膜、或者氮氧化硅化膜。
[0138]接著，如圖2所示，在柵極絕緣膜6的上表面上，利用濺射法等遍及整個表面而形成相當(dāng)于第I金屬膜的柵電極用金屬膜M。對于此時的柵電極用金屬膜M的膜厚而言，如果過薄，則同膜M的膜厚變得難以控制，另一方面，如果過厚，則下述的η側(cè)蓋層8Α的擴散變得不充分，所以，根據(jù)經(jīng)驗將所述膜厚設(shè)定為3nm?30nm的范圍內(nèi)的值。作為柵電極用金屬膜M的材料，可以使用含有鈦(Ti)、鉭(Ta)、Hf及鎢(W)中的至少一種元素的材料(第I材料)、或者所述第I材料的氮化物(例如TiN等)、碳化物(例如TaC等)、娃化物(例如HfSi等)、硅化氮化物(例如TaSiN等)、或者碳氮化物(例如TaCN等)中的任一種材料。
[0139]另外，在柵電極用金屬膜M的上表面上涂布抗蝕劑并進(jìn)行使用有光阻掩模的光亥|J，從而如圖3所示，在柵電極用金屬膜M的上表面中的屬于pFET區(qū)域Rp內(nèi)的部分上，遍及整個表面而形成抗蝕圖案7。
[0140]其次，將抗蝕圖案7作為掩模，利用濺射法等，如圖4及圖5的例示，在形成于nFET區(qū)域Rn上的柵電極用金屬膜M的上表面上，本實施形態(tài)中僅在柵電極用金屬膜M的上表面中的屬于nFET區(qū)域Rn內(nèi)的部分上，遍及整個表面而形成η側(cè)蓋層(相當(dāng)于第I蓋層)8Α。之后，除去無需的抗蝕圖案7。此處，根據(jù)經(jīng)驗，將η側(cè)蓋層8Α的膜厚設(shè)定為IOnm以下。而且，η側(cè)蓋層8Α是由與柵電極用金屬膜M為異種的材料所形成。作為η側(cè)蓋層8Α的材料，較理想的是使用含有Hf、Ta、La、鎂(Mg)、鐿(Yb)及銦(In)中的至少一種元素的金屬材料(第2材料)、或所述第2材料的氧化物、氮化物、碳化物、硅化物、硅化氮化物、或者碳氮化物中的任一種材料。
[0141]另外，作為η側(cè)蓋層8Α的另一形成方法，也可以使用圖6中例示的方法。即，首先，在柵電極用金屬膜M的上表面上遍及整個表面而形成蓋層8ΑΡ，之后，在蓋層8ΑΡ的上表面中的屬于nFET區(qū)域Rn的部分上，遍及整個表面而形成抗蝕圖案7A，將抗蝕圖案7A作為掩模并利用濕蝕刻法或者干蝕刻法等而除去屬于PFET區(qū)域Rp內(nèi)的蓋層8AP的所有部分。由此，可以僅在柵電極用金屬膜M的上表面中的屬于nFET區(qū)域Rn內(nèi)的部分上，遍及整個表面而形成η側(cè)蓋層8A。之后，除去無需的抗蝕圖案7Α。
[0142]在形成η側(cè)蓋層8Α之后，實施熱處理，使η側(cè)蓋層8Α與nFET區(qū)域Rn內(nèi)的柵電極用金屬膜M(即，位于η側(cè)蓋層8Α正下方的柵電極用金屬膜M的部分)反應(yīng)，以使η側(cè)蓋層8Α向位于η側(cè)蓋層8Α下方的柵電極用金屬膜M內(nèi)擴散，從而如圖7所示，在nFET區(qū)域Rn內(nèi)形成η側(cè)柵電極用金屬膜MA。由此，與柵極絕緣膜6的上表面接觸的最下層的柵電極層在pFET區(qū)域Rp內(nèi)成為柵電極用金屬膜M,另一方面，在nFET區(qū)域Rn內(nèi)成為η側(cè)柵電極用金屬膜ΜΑ。另外，用以擴散(反應(yīng))的熱處理溫度是根據(jù)蓋層A的材料而決定。用以使所述的η側(cè)蓋層8Α向nFET區(qū)域Rn內(nèi)的柵電極用金屬膜M內(nèi)擴散并產(chǎn)生反應(yīng)的熱處理，相當(dāng)于第I熱處理。
[0143]接著，如圖8所示，在30nm?120nm的范圍內(nèi)，在最下層的柵電極層的上表面上，遍及整個表面而堆積多晶硅層(以下的情況稱為“多晶Si層”)10A。此處，形成多晶Si層IOA的優(yōu)點在于，在此后的工序中可以直接使用和先前相同的CMOS形成方法。另外，也可以不形成多晶Si層10A，而是分別僅由柵電極用金屬膜M及η側(cè)柵電極用金屬膜MA來構(gòu)成pFET及nFET的各個柵電極。
[0144]之后，利用干蝕刻法等來進(jìn)行用以形成pFET及nFET的各柵電極的加工。此時，nFET及pFET的各個柵電極的主材料均相同，所以柵電極的加工變得容易。由此，如圖9所示，形成了 nFET的柵電極GE是η側(cè)柵電極用金屬膜MA與多晶Si層10的堆疊構(gòu)造、且pFET的柵電極GE是柵電極用金屬膜M與多晶Si層10的堆疊構(gòu)造這一雙柵電極構(gòu)造。這樣，進(jìn)行用以形成PFET及nFET的各柵電極的加工的工序，相當(dāng)于形成在nFET區(qū)域Rn與pFET區(qū)域Rp具有彼此不同的組成的雙柵電極構(gòu)造的工序。
[0145]然后，依次經(jīng)過通常的CMOS形成方法流程而完成CMOS。在所述的CMOS形成方法流程中，形成有圖9所示的源極/漏極區(qū)域11及側(cè)壁間隔件12。
[0146]由以上的記載，根據(jù)本實施形態(tài)而具有雙柵電極構(gòu)造，該雙柵電極構(gòu)造具有nFET的柵電極GE為η側(cè)柵電極用金屬膜MA、pFET的柵電極GE為柵電極用金屬膜M這樣的彼此不同的功函數(shù)，因而可以容易且精度良好地形成能使nFET、pFET分別以所期望的閾值電壓而動作的CMOS。特別是由于柵電極GE的主材料在nFET及pFET間相同，所以利用干蝕刻法等對柵電極的加工變得容易。由此，可以使微細(xì)柵電極的加工精度提高。另外，原本不需要進(jìn)行如先前的混合金屬柵電極構(gòu)造那樣的僅除去單通道區(qū)域上的柵電極的工序，從而對柵極絕緣膜6的損害消失，因此可以實現(xiàn)高可靠性的器件。這樣，根據(jù)本實施形態(tài)的半導(dǎo)體裝置的制造方法，可以容易地制造使nFET及pFET分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0147]〈第2實施形態(tài)〉
[0148]圖10?圖12是表示本發(fā)明第2實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。在本實施形態(tài)中，按照與第I實施形態(tài)相同的流程形成柵電極用金屬膜M之后，利用使用有光阻掩模的方法(參照圖3)、或者使用有濕蝕刻法或干蝕刻法等的方法(參照圖6)，如圖10的剖面圖所示，在形成于pFET區(qū)域Rp上的柵電極用金屬膜M的上表面上，本實施形態(tài)中僅在柵電極用金屬膜M的上表面中的屬于pFET區(qū)域Rp內(nèi)的部分上，形成P側(cè)蓋層SB。P側(cè)蓋層(相當(dāng)于第I蓋層)SB的膜厚根據(jù)經(jīng)驗而設(shè)為IOnm以下。而且，P側(cè)蓋層8B是由與柵電極用金屬膜M為異種的材料所形成。作為P側(cè)蓋層SB的材料，較理想的是使用含有鉬(Pt)、銥(Ir)、鎳(Ni)、鋁(Al)及釕(Ru)中的至少一種的金屬材料(第3材料)、或所述第3材料的氧化物、氮化物、碳化物、硅化物、氮化硅化物、或者碳氮化物中的任一種材料。
[0149]之后，實施熱處理，使P側(cè)蓋層SB與pFET區(qū)域Rp內(nèi)的柵電極用金屬膜M(即，位于P側(cè)蓋層8B正下方的柵電極用金屬膜M的部分)反應(yīng)，以使P側(cè)蓋層SB向位于P側(cè)蓋層8B下方的柵電極用金屬膜M內(nèi)擴散，從而如圖11所示，在pFET區(qū)域Rp內(nèi)形成P側(cè)柵電極用金屬膜MB。另外，用以擴散的所述熱處理溫度是根據(jù)P側(cè)蓋層SB的材料而決定。用以使所述的P側(cè)蓋層SB向pFET區(qū)域Rp內(nèi)的柵電極用金屬膜M內(nèi)擴散并產(chǎn)生反應(yīng)的熱處理，相當(dāng)于第I熱處理。
[0150]然后，與第I實施形態(tài)相同，在30nm?120nm的范圍內(nèi)堆積多晶Si層，并利用干蝕刻法等來加工PFET及nFET的各柵電極。此時，本實施形態(tài)中，柵電極的主材料在nFET及pFET間也相同,所以柵電極的加工變得容易。由此,如圖12所示,形成了 nFET的柵電極GE具有柵電極用金屬膜M與多晶Si層10的堆疊構(gòu)造、且pFET的柵電極GE具有p側(cè)柵電極用金屬膜MB與多晶Si層10的堆疊構(gòu)造的雙柵電極構(gòu)造。
[0151]之后，與第I實施形態(tài)相同，依次經(jīng)過通常的CMOS形成方法流程而完成CMOS。
[0152]另外，本實施形態(tài)中，也可以不形成多晶Si層10。
[0153]由以上的記載，根據(jù)本實施形態(tài)而具有雙柵電極構(gòu)造，該雙柵電極構(gòu)造具有nFET的柵電極GE為柵電極用金屬膜M、pFET的柵電極GE為p側(cè)柵電極用金屬膜MB這樣的彼此不同的功函數(shù)，因而可以容易且精度良好地形成能使nFET及pFET分別以所期望的閾值電壓而動作的CMOS。特別是由于柵電極GE的主材料在nFET及pFET間相同，所以利用干蝕刻法等對柵電極的加工變得容易。由此，可以使微細(xì)柵電極的加工精度提高。另外，原本不需要進(jìn)行如先前的混合金屬柵電極構(gòu)造那樣的僅除去單通道區(qū)域上的柵電極的工序，從而對柵極絕緣膜6的損害消失，因此可以實現(xiàn)高可靠性的器件。這樣，根據(jù)本實施形態(tài)的半導(dǎo)體裝置的制造方法，可以容易地制造使nFET及pFET分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0154]〈第3實施形態(tài)〉
[0155]圖13?圖17是表示本發(fā)明第3實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。本實施形態(tài)的特征在于，在同一芯片上，在nFET區(qū)域Rn內(nèi)形成η側(cè)柵電極用金屬膜ΜΑ，并在PFET區(qū)域Rp內(nèi)形成P側(cè)柵電極用金屬膜MC。P側(cè)柵電極用金屬膜MC相當(dāng)于第2實施形態(tài)的P側(cè)柵電極用金屬膜MB，且以與第2實施形態(tài)的P側(cè)柵電極用金屬膜MB相同的方式形成。
[0156]首先，對于在同一芯片上形成η側(cè)柵電極用金屬膜MA及ρ側(cè)柵電極用金屬膜MC的一個方法進(jìn)行說明。即，利用與第I實施形態(tài)的圖1?圖7中所記載的方法相同的方法，在nFET區(qū)域Rn內(nèi)形成η側(cè)柵電極用金屬膜MA。之后，使用與第I實施形態(tài)中已描述的方法相同的方法(參照圖3或者圖6)，如圖13所示，僅在pFET區(qū)域Rp內(nèi)的柵電極用金屬膜M的上表面上，遍及整個表面而形成第2p側(cè)蓋層(相當(dāng)于第2蓋層)SC。接著，以根據(jù)第2p側(cè)蓋層8C的材料情況而決定的特定溫度進(jìn)行熱處理，使第2p側(cè)蓋層8C向pFET區(qū)域Rp內(nèi)的柵電極用金屬膜M內(nèi)擴散，從而如圖14所示，在pFET區(qū)域Rp內(nèi)形成ρ側(cè)柵電極用金屬膜MC。
[0157]第2p側(cè)蓋層8C相當(dāng)于第2實施形態(tài)的ρ側(cè)蓋層8B，該第2p側(cè)蓋層8C是在nFET區(qū)域Rn內(nèi)形成了 η側(cè)柵電極用金屬膜MA之后所形成，除此之外，以與第2實施形態(tài)的ρ側(cè)蓋層8Β相同的方式而形成。第2ρ側(cè)蓋層SC是由與柵電極用金屬膜M及相當(dāng)于第I蓋層的η側(cè)蓋層8Α為異種的材料所形成。作為第2ρ側(cè)蓋層SC的材料，較理想的是使用含有鉬(Pt)、銥(Ir)、鎳(Ni)、鋁(Al)及釕(Ru)中的至少一種的金屬材料(第3材料)、或所述第3材料的氧化物、氮化物、碳化物、硅化物、氮化硅化物、或者碳氮化物中的任一種材料。用以使第2ρ側(cè)蓋層8C向pFET區(qū)域Rp內(nèi)的柵電極用金屬膜M內(nèi)擴散并產(chǎn)生反應(yīng)的熱處理，相當(dāng)于第2熱處理。
[0158]其次，對于在同一芯片上形成η側(cè)柵電極用金屬膜MA及ρ側(cè)柵電極用金屬膜MC的另一方法進(jìn)行說明。即，如圖15所示，針對第I實施形態(tài)的圖2的構(gòu)造，在柵電極用金屬膜M的上表面中的僅屬于nFET區(qū)域Rn內(nèi)的部分上，遍及整個表面而形成η側(cè)蓋層8Α，另一方面，在柵電極用金屬膜M的上表面中的僅屬于pFET區(qū)域Rp內(nèi)的部分上，遍及整個表面而形成具有不同功函數(shù)的第2p側(cè)蓋層SC。接著，以相同的溫度進(jìn)行熱處理，這樣，同時使η側(cè)蓋層8Α向nFET區(qū)域Rn內(nèi)的柵電極用金屬膜M內(nèi)擴散，另一方面使第2p側(cè)蓋層SC向pFET區(qū)域Rp內(nèi)的柵電極用金屬膜M內(nèi)擴散。此時的處理溫度是根據(jù)η側(cè)蓋層8A及第2p側(cè)蓋層8C的材料的選定情況所決定。其結(jié)果同樣可以獲得圖14所示的構(gòu)造。
[0159]之后，如圖16所示，在η側(cè)柵電極用金屬膜MA及ρ側(cè)柵電極用金屬膜MC的上表面上，遍及整個表面而堆積多晶Si層10Α。此后的工序與第I或者第2實施形態(tài)相同。其結(jié)果如圖17所示，可以實現(xiàn)nFET的柵電極GE具有η側(cè)柵電極用金屬膜ΜΑ、另一方面pFET的柵電極GE具有ρ側(cè)柵電極用金屬膜MC的雙柵電極構(gòu)造。
[0160]接著，以與第I或者第2實施形態(tài)相同的方式，依次經(jīng)過通常的CMOS形成方法流程而完成CMOS。
[0161]由以上的記載，根據(jù)本實施形態(tài)而具有雙柵電極構(gòu)造，該雙柵電極構(gòu)造具有nFET的柵電極GE為η側(cè)柵電極用金屬膜MA、pFET的柵電極GE為ρ側(cè)柵電極用金屬膜MC這樣的彼此不同的功函數(shù)，因而可以容易且精度良好地形成能使nFET及pFET分別以所期望的閾值電壓而動作的CMOS。特別是由于柵電極GE的主材料在nFET及pFET間相同，所以利用干蝕刻法等對柵電極的加工變得容易。由此，可以使小型柵電極的加工精度提高。另外，原本不需要進(jìn)行如先前的混合金屬柵電極構(gòu)造那樣的僅除去單通道區(qū)域上的柵電極的工序，從而對柵極絕緣膜6的損害消失，因此可以實現(xiàn)高可靠性的器件。這樣，根據(jù)本實施形態(tài)的半導(dǎo)體裝置的制造方法，可以容易地制造使nFET及pFET分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置。
[0162]〈第4實施形態(tài)〉
[0163]圖18?圖23是表示本發(fā)明第4實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。本實施形態(tài)中，提出一種CMOS的制造方法，在第I?第3實施形態(tài)各自的圖2的構(gòu)造中，從容易向所述蓋層擴散的觀點而言，將柵電極用金屬膜M的膜厚設(shè)為比較薄的3nm?IOnm的程度。另外，以下記載的一例是將本實施形態(tài)的技術(shù)特征應(yīng)用于第I實施形態(tài)中的情況，當(dāng)然，也可以將本實施形態(tài)的技術(shù)特征應(yīng)用于其他的第2及第3實施形態(tài)中。
[0164]首先，如圖18所示，利用第I實施形態(tài)中已描述的方法，僅在nFET區(qū)域Rn內(nèi)的柵電極用金屬膜M的上表面上形成η側(cè)蓋層8Α。之后，實施熱處理，使η側(cè)蓋層8Α向其正下方的柵電極用金屬膜M的部分內(nèi)擴散，從而如圖19所示，在nFET區(qū)域Rn內(nèi)形成η側(cè)柵電極用金屬膜ΜΑ。接著，如圖20所示，在η側(cè)柵電極用金屬膜MA及柵電極用金屬膜M的上表面上，遍及整個表面而形成第2柵電極用金屬膜(相當(dāng)于第2金屬膜)N，從而獲得柵電極用金屬膜的積層構(gòu)造。此時的第2柵電極用金屬膜N的膜厚根據(jù)經(jīng)驗而設(shè)定為5nm?30nm的范圍內(nèi)。
[0165]或者，也可以代替所述的制造方法而使用以下的制造方法來獲得所述的柵電極用金屬膜的積層構(gòu)造。即，如圖21所示，在形成η側(cè)蓋層8Α之后，以被覆η側(cè)蓋層8Α的方式在柵電極用金屬膜M的上表面上，遍及整個表面而形成具有5nm?30nm的范圍內(nèi)的膜厚的第2柵電極用金屬膜(相當(dāng)于第2金屬膜)N。其次，經(jīng)過第2柵電極用金屬膜N而對圖21的構(gòu)造實施熱處理，使η側(cè)蓋層8Α向其正下方的柵電極用金屬膜M的部分內(nèi)擴散并反應(yīng)，從而如圖20所示,在nFET區(qū)域Rn內(nèi)形成η側(cè)柵電極用金屬膜ΜΑ。
[0166]此處，第2柵電極用金屬膜N的材料較理想的是使用與柵電極用金屬膜M為同種的材料，但是并不限定于此。例如，可以使用含有T1、Ta、Hf及W中的至少一種元素的金屬材料(第4材料)、或所述第4材料的氮化物、碳化物、硅化物、氮化硅化物、或者碳氮化物中的任一種材料來作為柵電極N的材料。
[0167]在形成第2柵電極用金屬膜N之后，如圖22所示，將多晶Si層10A(作為變形例，也可以不形成多晶Si層10A)積層，并如第I實施形態(tài)所描述的那樣進(jìn)行柵電極加工，獲得圖23所示的構(gòu)造。如圖23所示，形成了雙柵電極構(gòu)造，其中的nFET的柵電極GE具有包含η側(cè)柵電極用金屬膜MA與第2柵電極用金屬膜N的積層體及多晶Si層10的構(gòu)造，另一方面，PFET的柵電極GE具有包含柵電極用金屬膜M與第2柵電極用金屬膜N的積層體及多晶Si層10的構(gòu)造。
[0168]之后，依次經(jīng)過與上述相同的CMOS形成方法流程而完成CMOS。
[0169]另外，圖24是表示對第3實施形態(tài)中之圖13及圖14所示的方法，即，在形成η側(cè)柵電極用金屬膜MA之后形成第2ρ側(cè)蓋層SC并使其擴散，從而形成ρ側(cè)柵電極用金屬膜MC的方法應(yīng)用了本實施形態(tài)時的制造工序的狀態(tài)的剖面圖。而且，圖25是對第3實施形態(tài)中的圖15所示的方法，即，使η側(cè)蓋層8Α及第2ρ側(cè)蓋層SC —同擴散，從而形成η側(cè)柵電極用金屬膜MA及ρ側(cè)柵電極用金屬膜MC的方法應(yīng)用了本實施形態(tài)時的制造工序的狀態(tài)的剖面圖。
[0170]對第3實施形態(tài)中的圖13及圖14所示的方法應(yīng)用本實施形態(tài)時，如圖14所示，在形成η側(cè)柵電極用金屬膜MA及ρ側(cè)柵電極用金屬膜MC之后，如圖24所示，在η側(cè)柵電極用金屬膜MA的上表面上及P側(cè)柵電極用金屬膜MC的上表面上，遍及整個表面而形成第2柵電極用金屬膜N。
[0171]對第3實施形態(tài)中的圖15所示的方法應(yīng)用本實施形態(tài)時，如圖15所示，在形成η側(cè)蓋層8Α及第2ρ側(cè)蓋層8C之后、且η側(cè)蓋層8Α及第2ρ側(cè)蓋層8C擴散之前,如圖25所示，在η側(cè)蓋層8Α的上表面上及第`2ρ側(cè)蓋層SC的上表面上，遍及整個表面而形成第2柵電極用金屬膜N。
[0172]由以上的記載，根據(jù)本實施形態(tài)可以獲得以下的優(yōu)點--第1，即便在柵電極用金屬膜M比較薄的情況下，因為積層有包含同種或者異種的材料的第2柵電極用金屬膜N，所以通過調(diào)整第2柵電極用金屬膜N或者多晶Si層10的厚度而可以使柵電極GE的高度穩(wěn)定。第2，將同種或者異種的材料的第2柵電極用金屬膜N進(jìn)行積層，由此可以使柵電極GE的金屬膜實現(xiàn)厚膜化，從而可以抑制來自柵電極最上層的多晶Si層10中的Si擴散，所以能防止功函數(shù)的變動。
[0173]〈第5實施形態(tài)〉
[0174]圖26~圖28是表示本發(fā)明第5實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。本實施形態(tài)也是制造互補型MOSFET (Complementary Metal-OxideSemiconductor Field Effect Transistor,簡稱為 CM0SFET) 200 來作為半導(dǎo)體裝置。在CM0SFET200中，一同設(shè)置有作為η通道MOS晶體管的η型MOS晶體管、及作為ρ通道MOS晶體管的P型MOS晶體管。η型MOS晶體管更詳細(xì)而言是nMOSFET 120，ρ型MOS晶體管更詳細(xì)而言是PM0SFET121。本實施形態(tài)中，nMOSFET 120相當(dāng)于第I導(dǎo)電型半導(dǎo)體元件，pM0SFET121相當(dāng)于第2導(dǎo)電型半導(dǎo)體元件。為了便于理解，圖26~圖28中省略了關(guān)于所述圖1~圖25中所示的ρ型半導(dǎo)體層2的記載。[0175]圖26是表示第2絕緣膜用蓋層109的形成結(jié)束后的階段的狀態(tài)的剖面圖。首先，如圖26所示，根據(jù)先前的CM0SFET制作流程，依次形成從作為半導(dǎo)體基板的硅(Si)基板101的表面朝向Si基板101的內(nèi)部延伸的元件分離膜102、P阱103及η阱104。此處，元件分離膜102是被劃分為作為第I導(dǎo)電型元件區(qū)域的nMOSFET區(qū)域Rn、以及作為第2導(dǎo)電型元件區(qū)域的pMOSFET區(qū)域Rp的絕緣膜，且插入到nMOSFET區(qū)域Rn上所形成的ρ阱103、及pMOSFET區(qū)域Rp上所形成的η阱104之間。在元件分離膜102的底面正下方，形成有ρ阱103及η阱104的邊界面BS。此邊界面BS相當(dāng)于nMOSFET區(qū)域Rn與pMOSFET區(qū)域Rp的邊界。
[0176]其次，在Si基板101上，從形成有元件分離膜102、P阱103及η阱104的表面?zhèn)缺榧罢麄€表面而形成界面層105。界面層105是為了防止Si基板101與下述的柵極絕緣膜用絕緣層106的界面反應(yīng)而設(shè)置，例如包含絕緣性材料。界面層105例如由氧化硅膜(SiO2)或者硅氮氧化膜(SiON)而形成,并且通過使Si基板101氧化或者氧化及氮化而形成。
[0177]接著，在界面層105上之整個表面上，例如形成氮氧化鉿硅(HfSiON)層來作為柵極絕緣膜用絕緣層(以下的情況會僅稱為“絕緣層”)106。作為絕緣層106的材料，并不限定于HfSiON，具體而言，可以列舉出鉿(Hf)、鋯(Zr)等的氧化物、氮氧化物或者氮氧化硅化物等的高介電常數(shù)材料、即high-k材料。絕緣層106的材料并不限定于high-k材料,例如也可以是SiON等的high-k材料以外的絕緣性材料。
[0178]之后，在絕緣層106上積層例如膜厚為0.5nm的鋁(Al)氧化膜來作為第I絕緣膜用蓋層107。第I絕緣膜用蓋層107的膜厚、即厚度尺寸選為0.1nm以上、2nm以下。第I絕緣膜用蓋層107是遍及絕緣層106上的整個表面、具體而言遍及nMOSFET區(qū)域Rn與pMOSFET區(qū)域Rp所形成。
[0179]作為第I絕緣膜用蓋層107的材料，可以使用含有元素Al的材料。第I絕緣膜用蓋層107相當(dāng)于第I元素層，Al相當(dāng)于第I元素。第I絕緣膜用蓋層107的材料并不限定于含有Al的材料，但優(yōu)選含有Al的材料。如本實施形態(tài)，對于第I絕緣膜用蓋層107的材料，當(dāng)選擇具有作為柵極絕緣膜的性質(zhì)的材料、例如Al氧化膜時，雖然與本實施形態(tài)不同，但也可以在絕緣層106的下層形成第I絕緣膜用蓋層107。在此情況下，第I絕緣膜用蓋層107是在形成絕緣層106之前，在Si基板101上所形成。
[0180]在形成第I絕緣膜用蓋層107之后，根據(jù)用途，也可以在氧環(huán)境或者氮環(huán)境等中進(jìn)行熱處理。之后，在第I絕緣膜用蓋層107上，利用濺射法等遍及整個表面而形成柵電極用金屬膜108。對于柵電極用金屬膜108的膜厚而言,如果過薄,則柵電極用金屬膜108的膜厚變得難以控制，如果過厚，則下述的第2絕緣膜用蓋層109的材料的擴散變得不充分，所以，根據(jù)經(jīng)驗而選擇2nm?30nm的范圍內(nèi)的值。本實施形態(tài)中，形成IOnm的氮化鈦(TiN)膜來作為柵電極用金屬膜108。
[0181]柵電極用金屬膜108是由導(dǎo)電性材料所形成，相當(dāng)于電極用導(dǎo)電層。而且，柵電極用金屬膜108相當(dāng)于第I金屬膜，并且相當(dāng)于所述的第I?第4實施形態(tài)中的柵電極用金屬膜M。作為構(gòu)成柵電極用金屬膜108的導(dǎo)電性材料,可以列舉出例如TiN。作為構(gòu)成柵電極用金屬膜108的導(dǎo)電性材料，并不限定于TiN，還可以列舉出含有鈦(Ti)、鉭(Ta)、Hf及鎢(W)中的至少一種元素的材料(以下稱為“第I材料”)，具體而言，含有選自T1、Ta、Hf及W的I種或2種以上的元素的第I材料、以及第I材料的氮化物、第I材料的碳化物、第I材料的硅化物、第I材料的氮化硅化物及第I材料的碳氮化物，并使用從這些材料中選擇的I種或者2種以上的材料。
[0182]在柵電極用金屬膜108上，遍及整個表面而堆積例如鑭(La)氧化膜來作為第2絕緣膜用蓋層109。第2絕緣膜用蓋層109的膜厚、即厚度尺寸選為0.1nm以上、IOnm以下，更詳細(xì)而言，選為0.5nm以上、2nm以下。之后，在已形成的第2絕緣膜用蓋層109上的屬于nMOSFET區(qū)域Rn的部分上，遍及整個表面而形成光阻掩模，將此光阻掩模作為掩模，使用濕蝕刻法法或者干蝕刻法等來除去屬于pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109的整個部分。由此，可以在柵電極用金屬膜108上的僅屬于nMOSFET區(qū)域Rn的部分上，遍及整個表面而形成第2絕緣膜用蓋層109。然后，除去無需的光阻掩模。
[0183]作為第2絕緣膜用蓋層109的材料，使用La氧化物等的含有La的材料。第2絕緣膜用蓋層109相當(dāng)于第2元素層，La相當(dāng)于第2元素。第2絕緣膜用蓋層109作為第I蓋層而發(fā)揮功能，例如作為第I實施形態(tài)中的η側(cè)蓋層8Α而發(fā)揮功能。
[0184]本實施形態(tài)中，如上所述，第I蓋層7中含有的第I元素是Al，所以第I絕緣膜用蓋層107中含有的第I元素與第2絕緣膜用蓋層109中含有的第2元素不同。作為第2元素，并不限定于La，可以使用元素周期表的第2族元素及第3族元素中的至少I種元素。元素周期表的第2族元素(以下的情況僅稱為“第2族元素”)舊稱是IIA族元素，也被稱為堿土類金屬元素。元素周期表的第3族元素(以下的情況僅稱為“第3族元素”)舊稱是IIIA族元素,也被稱為稀土類元素。
[0185]因此，作為第2絕緣膜用蓋層109的材料，并不限定于含有La的材料，可以列舉出含有La、鏑(Dy)、鐿(Yb)、餌(Er)等的至少一種稀土類元素的材料、以及含有鎂(Mg)、鍶(Sr)等的至少一種堿土類金屬元素的材料。具體而言，可以列舉出含有稀土類元素的材料及其氧化物材料、以及含有堿土類金屬元素的材料及其氧化物材料，也可以從這些材料中選出I種或者2種以上的材料來作為第2絕緣膜用蓋層109的材料。
[0186]圖27是表不在柵電極用金屬膜108上及兀素添加金屬層110上形成多晶娃層113結(jié)束后的階段的狀態(tài)的剖面圖。在形成圖26的第2絕緣膜用蓋層109之后，對形成有各層的Si基板101實施熱處理，對絕緣層106及柵電極用金屬膜108與第I及第2絕緣膜用蓋層107、109 —同實施熱處理。由此，使第2絕緣膜用蓋層109與柵電極用金屬膜108產(chǎn)生反應(yīng)，以使第2絕緣膜用蓋層109的材料向?qū)儆趎MOSFET區(qū)域Rn的柵電極用金屬膜108內(nèi)、即向位于第2絕緣膜用蓋層109正下方的柵電極用金屬膜108內(nèi)擴散，從而如圖27所示，在nMOSFET區(qū)域Rn上，形成有向柵電極用金屬膜108中添加了第2絕緣膜用蓋層109的材料的元素添加金屬層110，具體而言添加了第2絕緣膜用蓋層109中含有的第2元素。本實施形態(tài)中，使第2絕緣膜用蓋層109中含有的第2元素La向柵電極用金屬膜108中擴散，從而形成有添加了 La的元素添加金屬層110。元素添加金屬層110相當(dāng)于元素添加導(dǎo)電層。而且，第I及第2絕緣膜用蓋層107、109、絕緣層106、以及柵電極用金屬膜108的熱處理相當(dāng)于第I熱處理。
[0187]進(jìn)而，第2絕緣膜用蓋層109的材料也向位于第2絕緣膜用蓋層109下方的絕緣層106、即屬于nMOSFET區(qū)域Rn的絕緣層106中擴散。而且，第I絕緣膜用蓋層107的材料向位于第I絕緣膜用蓋層107正下方的絕緣層106、即屬于nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的絕緣層106中擴散。所以，屬于nMOSFET區(qū)域Rn的絕緣層106被添加了第I及第2絕緣膜用蓋層107、109的材料、具體而言第I絕緣膜用蓋層107中含有的第I元素及第2絕緣膜用蓋層109中含有的第2元素，從而成為第I元素添加絕緣層111。本實施形態(tài)中，因為絕緣層106是HfSiON層，所以形成有添加了第I絕緣膜用蓋層107中含有的第I元素Al以及第2絕緣膜用蓋層109中含有的第2元素La的HfSiON層，來作為第I元素添加絕緣層111。
[0188]元素添加金屬層110及第I元素添加絕緣層111可以通過對柵電極用金屬膜108的膜厚、第2絕緣膜用蓋層109的膜厚、實施熱處理的時序、以及熱處理溫度及熱處理時間等的熱處理條件進(jìn)行控制，從而控制成所期望的組成。
[0189]屬于pMOSFET區(qū)域Rp的絕緣層106被添加了第I絕緣膜用蓋層107的材料、具體而言第I絕緣膜用蓋層107中含有的第I元素，從而成為第2元素添加絕緣層112。本實施形態(tài)中，因為絕緣層106是HfSiON層，所以形成有添加了第I絕緣膜用蓋層107中含有的第I元素Al的HfSiON層，來作為第2元素添加絕緣層112。
[0190]在屬于pMOSFET區(qū)域Rp的柵電極用金屬膜108上，并未設(shè)置第2絕緣膜用蓋層109，所以在pMOSFET區(qū)域Rp上，不會引起第2絕緣膜用蓋層109的材料向柵電極用金屬膜108擴散,柵電極用金屬膜108維持原狀而殘存。此殘存的柵電極用金屬膜108相當(dāng)于電極用導(dǎo)電層。
[0191]本實施形態(tài)中，第I及第2絕緣膜用蓋層107、109與所述的第I?第4實施形態(tài)中的η側(cè)蓋層8Α、ρ側(cè)蓋層SB及第2ρ側(cè)蓋層SC同樣地通過熱處理而消失。具體而言，本實施形態(tài)中，第I及第2絕緣膜用蓋層107、109是由應(yīng)擴散的量的材料所形成。因此，通過熱處理而使構(gòu)成第I及第2絕緣膜用蓋層107、109的材料全部擴散并與其他層一體化，從而第I及第2絕緣膜用蓋層107、109自身消失。由于第I及第2絕緣膜用蓋層107、109消失，從而在nMOSFET區(qū)域Rn上，成為元素添加金屬層110露出、且在第I元素添加絕緣層111的正上方形成有元素添加金屬層110的狀態(tài)。而且在pMOSFET區(qū)域Rp上，成為在第2元素添加絕緣層112的正上方形成有柵電極用金屬膜108的狀態(tài)。
[0192]接著，如圖27所示,在30nm?120nm的范圍內(nèi)，將多晶娃(poly-Si)層113堆積到柵電極用金屬膜108上及元素添加金屬層110上。此處，形成poly-Si層113的優(yōu)點在于，在之后的工序中，可以直接使用和先前相同的CM0SFET形成方法。
[0193]圖28是表示CM0SFET200的形成結(jié)束后的階段的狀態(tài)的剖面圖。在形成圖27的poly-Si層113之后，利用干蝕刻法等來進(jìn)行用以形成nM0SFET120及pM0SFET121的各柵電極的加工。具體而言，以讓柵電極的部分及其下層殘存的方式，對作為柵電極的poly-Si層113、元素添加金屬層110及柵電極用金屬膜108以及其下層的第I元素添加絕緣層111、第2元素添加絕緣層112及界面層105進(jìn)行蝕刻。
[0194]本實施形態(tài)中，nM0SFET120的n側(cè)柵電極114是由poly-Si層113及元素添加金屬層Iio所構(gòu)成，η側(cè)柵極絕緣膜116是由界面層105及第I元素添加絕緣層111所構(gòu)成。因此，nM0SFET120成為包含poly-Si層113、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。
[0195]另外，pM0SFET121的ρ側(cè)柵電極115是由poly-Si層113及柵電極用金屬膜108所構(gòu)成，P側(cè)柵極絕緣膜117是由界面層105及第2元素添加絕緣層112所構(gòu)成。因此，PM0SFET121成為包含poly-Si層113、柵電極用金屬膜108、第2元素添加絕緣層112、界面層105及η阱104的柵極疊層構(gòu)造。
[0196]在形成η側(cè)柵電極114及ρ側(cè)柵電極115之后，依次經(jīng)過通常的CM0SFET形成方法流程而形成nMOSFET 120及pM0SFET121，從而形成CM0SFET200。具體而言，在nMOSFET區(qū)域Rn中，在η側(cè)柵電極114及η側(cè)柵極絕緣膜的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。而且，在pMOSFET區(qū)域Rp中，在P側(cè)柵電極115及ρ側(cè)柵極絕緣膜117的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。側(cè)壁間隔件118例如是在利用化學(xué)氣相沉積(Chemical Vapor Deposition,簡稱為CVD)法等而形成SiO2膜之后,使用各向異性蝕刻進(jìn)行回蝕所形成。之后，通過離子注入等形成源極/漏極區(qū)域119，從而形成CM0SFET200。
[0197]在以如上所述的方式所形成的本實施形態(tài)的CM0SFET200中，nM0SFET120的η側(cè)柵電極114的實效功函數(shù)為4.0eV?4.3eV，pM0SFET121的ρ側(cè)柵電極115的實效功函數(shù)為4.9eV?5.2eV。此處，所謂“柵電極的實效功函數(shù)”，是指與柵極絕緣膜的界面上的柵電極的功函數(shù)，這與構(gòu)成柵電極的材料原本的“功函數(shù)”有所區(qū)別。柵電極的實效功函數(shù)是由根據(jù)所獲得的nM0SFET120及pM0SFET121中的MOS型電容器的C-V特性、即容量-柵極電壓特性而求出的平帶電壓所求得。
[0198]根據(jù)本實施形態(tài)，在nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的Si基板101上，依次形成有界面層105、絕緣層106、第I絕緣膜用蓋層107及柵電極用金屬膜108。在已形成的柵電極用金屬膜108中的nMOSFET區(qū)域Rn的柵電極用金屬膜108上，形成有第2絕緣膜用蓋層109。對絕緣層106及柵電極用金屬膜108和已形成的第I絕緣膜用蓋層107及第2絕緣膜用蓋層109 —同實施熱處理。利用此熱處理，可以使第I絕緣膜用蓋層107中含有的第I元素、具體而言是Al，向第I絕緣膜用蓋層107下方的絕緣層106中擴散。而且，可以使第2絕緣膜用蓋層109中含有的第2元素、具體而言是La，向第2絕緣膜用蓋層109下方的柵電極用金屬膜108中擴散，并進(jìn)一步向柵電極用金屬膜108下方的絕緣層106中擴散。
[0199]由此，在nMOSFET區(qū)域Rn中，可形成含有第I及第2元素、具體而言含有Al及La的絕緣層106，并且在pMOSFET區(qū)域Rp中，可形成含有第I元素、具體而言含有Al的絕緣層106，所以可以分別控制nM0SFET120的閾值電壓及pM0SFET121的閾值電壓。因此，可以擴大閾值電壓的控制范圍。
[0200]另外，本實施形態(tài)中，第2絕緣膜用蓋層109并非在絕緣層106的表面上形成，而是在柵電極用金屬膜108的表面上形成，并且在第2絕緣膜用蓋層109與絕緣層106之間插入有柵電極用金屬膜108，所以用以僅使nMOSFET區(qū)域Rn殘存的第2絕緣膜用蓋層109的蝕刻是在柵電極用金屬膜108的表面上進(jìn)行。即，本實施形態(tài)中，通過蝕刻來除去屬于pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109的作業(yè)，并非在絕緣層106的表面上進(jìn)行，而是在柵電極用金屬膜108的表面上進(jìn)行。因此，可以防止因蝕刻而導(dǎo)致絕緣層106損傷，故可防止絕緣層106的劣化，從而可防止η側(cè)柵極絕緣膜116及ρ側(cè)柵極絕緣膜117的劣化。
[0201]另外，在本實施形態(tài)中，是分開制作nMOSFET區(qū)域Rn的柵極絕緣膜即η側(cè)柵極絕緣膜116以及pMOSFET區(qū)域Rp的柵極絕緣膜即ρ側(cè)柵極絕緣膜117，所以無需經(jīng)過剝離單側(cè)的柵電極等過程，從而不會出現(xiàn)柵極絕緣膜116、117的劣化。
[0202]因此，可以防止因劣化而導(dǎo)致絕緣層106的可靠性下降，從而可以防止η側(cè)柵極絕緣膜116及ρ側(cè)柵極絕緣膜117的可靠性下降，故而能實現(xiàn)高可靠性的器件。即，本實施形態(tài)中，可以防止絕緣層106的可靠性下降、進(jìn)而防止η側(cè)柵極絕緣膜116及ρ側(cè)柵極絕緣膜117的可靠性下降，并且可以擴大閾值電壓的控制范圍。
[0203]而且，本實施形態(tài)中，nMOSFET 120的η側(cè)柵電極114是由poly-Si層113及元素添加金屬層110所構(gòu)成，PM0SFET121的ρ側(cè)柵電極115是由poly-Si層113及柵電極用金屬膜108所構(gòu)成。這樣，nM0SFET120及pM0SFET121各自的柵電極114、115的上層均為poly-Si層113，且下層金屬層的主材料均相同，所以柵電極114、115的加工變得容易。因此，即便一同加工η側(cè)柵電極114與ρ側(cè)柵電極115，也可以獲得具有所期望的形狀的η側(cè)及P側(cè)柵電極114、115。
[0204]如上所述，根據(jù)本實施形態(tài)，可以容易地制造使nM0SFET120及pM0SFET121分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置200。
[0205]另外，在本實施形態(tài)中，第I絕緣膜用蓋層107是由Al氧化物等的含有Al的材料所構(gòu)成，其含有Al作為第I元素，所以pMOSFET區(qū)域Rp的ρ側(cè)柵極絕緣膜117中含有Al。由此，可以控制為適合于PM0SFET121的閾值電壓。因此如本實施形態(tài)，第I絕緣膜用蓋層107優(yōu)選由含有Al的材料所構(gòu)成。
[0206]而且，在本實施形態(tài)中，第2絕緣膜用蓋層109是由La氧化物等的含有La的材料所構(gòu)成。即，第2絕緣膜用蓋層109是由含有La等的第3族元素的材料所構(gòu)成，其含有第3族元素作為第2元素，所以nMOSFET區(qū)域Rn的η側(cè)柵極絕緣膜116中含有稀土類元素。由此，可以控制為適合于nM0SFET120的閾值電壓。作為第2絕緣膜用蓋層109的材料，在使用含有第2族元素的材料時也有相同的效果，從而也可以控制為適合于nM0SFET120的閾值電壓。因此，第2絕緣膜用蓋層109優(yōu)選由含有第3族元素及第2族元素中的至少一種元素的材料所構(gòu)成。
[0207]本實施形態(tài)中，第I絕緣膜用蓋層107是由含有Al的材料所構(gòu)成，第2絕緣膜用蓋層109是由含有La的材料所構(gòu)成，因而nMOSFET區(qū)域Rn的η側(cè)柵極絕緣膜116中含有Al及La。由此，可以根據(jù)第I絕緣膜用蓋層107及第2絕緣膜用蓋層109的厚度尺寸、以及熱處理條件來控制η側(cè)柵極絕緣膜116中的Al及La的含量，從而可以控制為適合于nMOSFET 120的閾值電壓。
[0208]另外，在本實施形態(tài)中，柵電極用金屬膜108的材料是含有鈦(Ti)、鉭(Ta)、鉿(Hf)及鎢(W)中的至少一種元素的第I材料、第I材料的氮化物、第I材料的碳化物、第I材料的硅化物、第I材料的氮化硅化物、或者第I材料的碳氮化物中的任一種材料。在包含這些材料的柵電極用金屬膜108中，可以擴散有所述第2絕緣膜用蓋層109的材料，所以能防止由柵電極用金屬膜108而阻礙第2絕緣膜用蓋層109的材料的擴散。由此，可以使第2絕緣膜用蓋層109的材料確實擴散到nMOSFET區(qū)域Rn的絕緣層106中，從而可以控制為適合于nMOSFET 120的閾值電壓。
[0209]另外，本實施形態(tài)中，在柵電極用金屬膜108上及元素添加金屬層110上，形成有poly-Si層113。由此，在之后的工序中可以直接使用和先前相同的CM0SFET形成方法，所以不會導(dǎo)致制造工序的煩雜化，可以將nM0SFET120及pM0SFET121的閾值電壓控制為分別適合的閾值電壓。
[0210]而且，在本實施形態(tài)中，第I絕緣膜用蓋層107的厚度尺寸為0.1nm以上、2nm以下。由此，可以使第I絕緣膜用蓋層107中含有的第I元素、具體而言是Al，以適度的量向nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的絕緣層106中擴散，所以可以將nM0SFET120及pMOSFET 121的閾值電壓更確實地控制為分別適合的閾值電壓。
[0211]另外，在本實施形態(tài)中，第2絕緣膜用蓋層109的厚度尺寸為0.1nm以上、IOnm以下。由此，可以使第2絕緣膜用蓋層109中含有的第2元素、具體而言是La，以適度的量向nMOSFET區(qū)域Rn的絕緣層106中擴散，所以可以更準(zhǔn)確地控制為適合于nM0SFET120的閾值電壓。
[0212]在以如上所述的方式所形成的本實施形態(tài)的nM0SFET120中，在構(gòu)成η側(cè)柵極絕緣膜116的第I元素添加絕緣層111上，含有來自第I絕緣膜用蓋層107的第I元素Al以及來自第2絕緣膜用蓋層109的第2元素La，而且在所述第I元素添加絕緣層111上的元素添加金屬層110中，含有來自第2絕緣膜用蓋層109的第2元素La。另外，pM0SFET121在構(gòu)成P側(cè)柵極絕緣膜117的第2元素添加絕緣層112上，含有來自第I絕緣膜用蓋層107的第I元素Al，且在所述第2元素添加絕緣層112上，具備未添加第I元素Al及第2元素La的柵電極用金屬膜108。
[0213]由此，可以實現(xiàn)具備分別具有適合的實效功函數(shù)的柵電極114、115的nM0SFET120及PM0SFET121。具體而言，可以將nM0SFET120中的η側(cè)柵電極114的實效功函數(shù)設(shè)為
4.0eV?4.3eV,并將pM0SFET121中的ρ側(cè)柵電極115的實效功函數(shù)設(shè)為4.9eV?5.2eV。因此，可以實現(xiàn)具有分別適合的閾值電壓的nM0SFET120及pM0SFET121。
[0214]另外，第I及第2元素添加絕緣層111、112并未在作為第I及第2元素添加絕緣層111、112的柵極絕緣膜用絕緣層106上實施蝕刻即可形成，所以可以防止制造過程中的劣化，從而可以防止可靠性下降。因此，可以實現(xiàn)使nM0SFET120及pM0SFET121分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置200。
[0215]在以上所述的本實施形態(tài)中，第I絕緣膜用蓋層107是設(shè)置在絕緣層106上，但是如本實施形態(tài)中當(dāng)?shù)贗絕緣膜用蓋層107的材料是具有作為柵極絕緣膜的性質(zhì)的材料、例如是Al氧化物膜時，所述第I絕緣膜用蓋層107也可以設(shè)置在Si基板101與絕緣層106之間。此時，第I絕緣膜用蓋層107的材料通過熱處理而向第I絕緣膜用蓋層107上方的絕緣層106中擴散。
[0216]而且，用以使所述第I及第2絕緣膜用蓋層107、109中含有的元素進(jìn)行熱擴散的熱處理工序也可以并入到其他的制造工序中。具體而言，第I及第2絕緣膜用蓋層107、109中含有的元素可以使用形成多晶硅層113時的熱而擴散，或者也可以在形成多晶硅層113之后的工序、例如活化退火工序中擴散。由此，可以省略熱擴散工序。但是，如果在熱擴散之前形成多晶硅層113并進(jìn)行熱處理，則根據(jù)第2絕緣膜用蓋層109的材料而會向多晶硅層113過度地擴散，而不向柵電極金屬層8擴散。因此，優(yōu)選如本實施形態(tài)中在形成多晶硅層113之前進(jìn)行熱處理工序。
[0217]〈第6實施形態(tài)〉
[0218]接著，對本發(fā)明第6實施形態(tài)的半導(dǎo)體裝置的制造方法加以說明。圖29?圖33是表示本發(fā)明第6實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。在本實施形態(tài)，也和所述的第5實施形態(tài)相同，制造CM0SFET210來作為半導(dǎo)體裝置。圖29是表示保護(hù)層130的形成結(jié)束后的階段的狀態(tài)的剖面圖。為了便于理解，圖29?圖33中省略了關(guān)于所述圖1?圖25所示的ρ型半導(dǎo)體層2的記載。[0219]首先，與所述的第5實施形態(tài)相同，在Si基板101上，從形成有元件分離膜102、p阱103及η阱104的表面?zhèn)缺榧罢麄€表面而依次形成界面層105、絕緣層106、第I絕緣膜用蓋層107、及柵電極用金屬膜108之后，在柵電極用金屬膜108上遍及整個表面而堆積第2絕緣膜用蓋層109。作為第2絕緣膜用蓋層109的材料，本實施形態(tài)中是使用La氧化物等的含有稀土類元素的材料(以下稱為“稀土類材料”)。稀土類材料具有潮解性，所以當(dāng)?shù)?絕緣膜用蓋層109含有稀土類材料時，一旦接觸到水分或者空氣，便可能導(dǎo)致特性劣化。
[0220]因此，本實施形態(tài)中，為了防止第2絕緣膜用蓋層109的劣化，在堆積了第2絕緣膜用蓋層109之后，在第2絕緣膜用蓋層109上遍及整個表面而形成氮化鈦(TiN)膜來作為保護(hù)層130。為了更可靠地防止第2絕緣膜用蓋層109的劣化，所述保護(hù)層130的形成較理想的是例如使用原子層化學(xué)氣相沉積(Atomic Layer Chemical Vapor Deposition,簡稱為ALCVD)法，從堆積第2絕緣膜用蓋層109的時刻起連續(xù)地進(jìn)行而不暴露于空氣中，但是并不限定于此。
[0221]保護(hù)層130的材料可以與柵電極用金屬膜108為相同材料，也可以為不同材料。本實施形態(tài)中，保護(hù)層130與柵電極用金屬膜108是由相同的材料、具體而言是由TiN所構(gòu)成。作為保護(hù)層130的具體材料，除了 TiN以外，還可以列舉出含有T1、Ta、Hf及鎢(W)中的至少一種元素的第I材料、以及第I材料的氮化物、第I材料的碳化物、第I材料的硅化物、第I材料的氮化硅化物及第I材料的碳氮化物。而且保護(hù)層130的材料可以是硅(Si)，也可以是絕緣材料。從這些材料中選出I種或2種以上而使用。
[0222]圖30是表示除去pMOSFET區(qū)域Rp的保護(hù)層130及第2絕緣膜用蓋層109的階段的狀態(tài)的剖面圖。在形成保護(hù)層130之后，使用光刻技術(shù)，以僅讓nMOSFET區(qū)域Rn的保護(hù)層130殘存的方式進(jìn)行圖案化，并將所殘存的nMOSFET區(qū)域Rn的保護(hù)層130作為掩模，利用干蝕刻而除去pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109。雖然與本實施形態(tài)不同，但是pMOSFET區(qū)域Rp的保護(hù)層130及第2絕緣膜用蓋層109也可以利用濕式蝕刻等而同時除去。
[0223]圖31是表示在柵電極用金屬膜108上及元素添加保護(hù)層131上形成poly-Si層113結(jié)束后的階段的狀態(tài)的剖面圖。在除去了 pMOSFET區(qū)域Rp的保護(hù)層130及第2絕緣膜用蓋層109之后，實施熱處理，使第2絕緣膜用蓋層109與柵電極用金屬膜108產(chǎn)生反應(yīng)，從而使第2絕緣膜用蓋層109的材料向?qū)儆趎MOSFET區(qū)域Rn的柵電極用金屬膜108內(nèi)、SP位于第2絕緣膜用蓋層109正下方的柵電極用金屬膜108內(nèi)擴散，這樣，如圖31所示，在nMOSFET區(qū)域Rn中的柵電極用金屬膜108上，形成添加了第2絕緣膜用蓋層109的材料的元素添加金屬層110。在本實施形態(tài)中，使第2絕緣膜用蓋層109的材料La向柵電極用金屬膜108中擴散,從而形成添加了 La的兀素添加金屬層110。
[0224]而且，第2絕緣膜用蓋層109也與保護(hù)層130產(chǎn)生反應(yīng)。由此，第2絕緣膜用蓋層109的材料會向?qū)儆趎MOSFET區(qū)域Rn的保護(hù)層130內(nèi)擴散，從而如圖31所示，在nMOSFET區(qū)域Rn內(nèi)的保護(hù)層130上，形成添加了第2絕緣膜用蓋層109的材料的元素添加保護(hù)層131。在本實施形態(tài)中，使第2絕緣膜用蓋層109的材料La向保護(hù)層130中擴散，從而形成添加了 La的元素添加保護(hù)層131。在本實施形態(tài)中，保護(hù)層130包含與柵電極用金屬膜108相同的材料、具體而言TiN等的導(dǎo)電性材料，因此元素添加保護(hù)層131具有導(dǎo)電性，相當(dāng)于另一個兀素添加導(dǎo)電層。[0225]進(jìn)而，與所述的第5實施形態(tài)相同，第2絕緣膜用蓋層109的材料也會向位于第2絕緣膜用蓋層109下方的絕緣層106、即屬于nMOSFET區(qū)域Rn的絕緣層106中擴散。而且，第I絕緣膜用蓋層107的材料會向位于第I絕緣膜用蓋層107正下方的絕緣層106、即屬于nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的絕緣層106中擴散。由此，屬于nMOSFET區(qū)域Rn的絕緣層106被添加了第I及第2絕緣膜用蓋層107、109的材料而成為第I元素添加絕緣層111。本實施形態(tài)中，絕緣層106是HfSiON，所以形成添加了第I絕緣膜用蓋層107的材料Al以及第2絕緣膜用蓋層109的材料La的HfSiON層來作為第I元素添加絕緣層111。
[0226]元素添加保護(hù)層131、元素添加金屬層110及第I元素添加絕緣層111可以通過對柵電極用金屬膜108的膜厚、第2絕緣膜用蓋層109的膜厚、實施熱處理的時序、以及熱處理溫度及熱處理時間等的熱處理條件進(jìn)行控制，從而控制成所期望的組成。
[0227]與所述的第5實施形態(tài)相同，屬于pMOSFET區(qū)域Rp的絕緣層106被添加了第I絕緣膜用蓋層107的材料，從而成為第2元素添加絕緣層112。在本實施形態(tài)中，絕緣層106是HfSiON層，所以形成添加了第I絕緣膜用蓋層107的材料Al的HfSiON層來作為第2元素添加絕緣層112。
[0228]本實施形態(tài)中，也和所述的第5實施形態(tài)相同，第I及第2絕緣膜用蓋層107、109是由應(yīng)擴散的量的材料所形成，所以可以通過熱處理而消失。由此，nMOSFET區(qū)域Rn成為在元素添加金屬層110的正上方形成有元素添加保護(hù)層131、且在第I元素添加絕緣層111的正上方形成有元素添加金屬層110的狀態(tài)。本實施形態(tài)中，保護(hù)層130與柵電極用金屬膜108是由相同材料所構(gòu)成，所以元素添加保護(hù)層131與元素添加金屬層110 —體化而構(gòu)成一個層。與所述的第5實施形態(tài)相同，pMOSFET區(qū)域Rp成為在第2元素添加絕緣層112的正上方形成有柵電極用金屬膜108的狀態(tài)。
[0229]之后，如圖31所示，在30nm?120nm的范圍內(nèi)，將poly-Si層113堆積到在柵電極用金屬膜108上及元素添加保護(hù)層131上。本實施形態(tài)中，也和所述的第5實施形態(tài)相同，優(yōu)選在形成poly-Si層113之前進(jìn)行熱處理工序。
[0230]圖32是表示CM0SFET210的形成結(jié)束后的階段的狀態(tài)的剖面圖。在形成圖31的Poly-Si層113之后，與所述的第5實施形態(tài)相同，利用干蝕刻法等來進(jìn)行用以形成nM0SFET120A及pM0SFET121的各柵電極的加工。具體而言，以讓柵電極的部分及其下層殘存的方式，對作為柵電極的poly-Si層113、元素添加保護(hù)層131、元素添加金屬層110及柵電極用金屬膜108以及其下層的第I元素添加絕緣層111、第2元素添加絕緣層112及界面層105進(jìn)行蝕刻。
[0231]在本實施形態(tài)中，nM0SFET120A的η側(cè)柵電極114A是由poly-Si層113、元素添加保護(hù)層131及元素添加金屬層110所構(gòu)成，η側(cè)柵極絕緣膜116是由界面層105及第I元素添加絕緣層111所構(gòu)成。因此，nMOSFET 120Α成為包含poly-Si層113、元素添加保護(hù)層131、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。另外，與圖28所示的第5實施形態(tài)相同，pM0SFET121成為包含poly-Si層113、柵電極用金屬膜108、第2元素添加絕緣層112、界面層105及η阱104的柵極疊層構(gòu)造。
[0232]在形成η側(cè)柵電極114Α及ρ側(cè)柵電極115之后，與所述的第5實施形態(tài)相同，依次經(jīng)過通常的CM0SFET形成方法流程而形成nMOSFET 120A及pMOSFET 121，從而形成CM0SFET210。具體而言，在nMOSFET區(qū)域Rn中，在η側(cè)柵電極114Α及η側(cè)柵極絕緣膜116的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。而且，在pMOSFET區(qū)域Rp中，在P側(cè)柵電極115及ρ側(cè)柵極絕緣膜117的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。之后，利用離子注入等形成源極/漏極區(qū)域119，從而形成CM0SFET210。
[0233]在以如上所述的方式所形成的本實施形態(tài)的CM0SFET210中，nM0SFET120A的η側(cè)柵電極114Α的實效功函數(shù)為4.0eV?4.3eV, pM0SFET121的ρ側(cè)柵電極115的實效功函數(shù)為4.9eV?5.2eV。柵電極的實效功函數(shù)是由根據(jù)所獲得的nM0SFET120A及pM0SFET121中的MOS型電容器的C-V特性、即容量-柵極電壓特性而求出的平帶電壓所求得。
[0234]本實施形態(tài)中，在第2絕緣膜用蓋層109上形成保護(hù)層130，所以可以防止僅除去pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109時的光刻工序等所導(dǎo)致的第2絕緣膜用蓋層109的劣化。由此，在之后的熱處理時，可以使第2絕緣膜用蓋層109的材料更確實地擴散到柵電極用金屬膜108及絕緣層106中，所以可以將nM0SFET120A的閾值電壓更確實地控制為所期望的值。
[0235]在以如上所述的方式所形成的本實施形態(tài)的nM0SFET120A中，第I元素添加絕緣層111中含有第I元素Al及第2元素La，第I元素添加絕緣層111上的元素添加金屬層110中含有第2元素La，且元素添加金屬層110上的元素添加保護(hù)層131中含有來自第2絕緣膜用蓋層109的第2元素La。另外，pM0SFET121中，第2元素添加絕緣層112中含有第I元素Al，且在所述第2元素添加絕緣層112上具備未添加第I元素Al及第2元素La的柵電極用金屬膜108。
[0236]由此，可以實現(xiàn)具備分別具有適合的實效功函數(shù)的柵電極114A、115的nMOSFET 120A及pM0SFET121。具體而言，可以將nM0SFET120A中的η側(cè)柵電極114Α的實效功函數(shù)設(shè)為4.0eV?4.3eV，將pM0SFET121中的ρ側(cè)柵電極115的實效功函數(shù)設(shè)為4.9eV?
5.2eV。因此，可以實現(xiàn)具有分別適合的閾值電壓的nMOSFET 120A及pM0SFET121。
[0237]在以上所述的本實施形態(tài)中，保護(hù)層130的材料是金屬材料TiN，所以無需在形成poly-Si層113之前除去元素添加保護(hù)層131。這樣，當(dāng)保護(hù)層130的材料是金屬或者添加了雜質(zhì)的硅等的導(dǎo)電性材料時，無需在形成poly-Si層113之前除去元素添加保護(hù)層131，但是當(dāng)保護(hù)層130的材料是絕緣材料時，必須在形成poly-Si層113之前除去元素添加保護(hù)層131。此時，nMOSFET的η側(cè)柵電極是由poly-Si層113及元素添加金屬層110所構(gòu)成，從而nMOSFET成為包含poly-Si層113、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。
[0238]另外，本實施形態(tài)中，保護(hù)層130是由讓第2絕緣膜用蓋層109的材料可以擴散的材料、具體而言是與柵電極用金屬膜108相同的材料所構(gòu)成，但是并不限定于此，也可以由讓第2絕緣膜用蓋層109的材料不擴散、或者難擴散的材料所構(gòu)成。
[0239]圖33是表示在柵電極用金屬膜108上及保護(hù)層130上形成poly-Si層113結(jié)束后的階段的狀態(tài)的剖面圖。如圖29所示，當(dāng)在第2絕緣膜用蓋層109上所形成的保護(hù)層130是由讓第2絕緣膜用蓋層109的材料不擴散、或者難擴散的材料所構(gòu)成的情況下，與第2絕緣膜用蓋層109的材料擴散到屬于nMOSFET區(qū)域Rn的保護(hù)層130內(nèi)從而形成元素添加保護(hù)層131的圖31不同，在熱擴散工序中，第2絕緣膜用蓋層109的材料不會擴散到保護(hù)層130內(nèi)。因此，保護(hù)層130維持原狀而殘存。在位于第2絕緣膜用蓋層109正下方的柵電極用金屬膜108中，與圖31同樣地擴散有第2絕緣膜用蓋層109的材料，從而在柵電極用金屬膜108上形成添加了第2絕緣膜用蓋層109的材料的元素添加金屬層110。在圖33中，第2絕緣膜用蓋層109的材料La擴散到柵電極用金屬膜108中，從而形成添加了 La的元素添加金屬層110。
[0240]當(dāng)保護(hù)層130的材料是金屬或者添加了雜質(zhì)的硅等的導(dǎo)電性材料時，在熱擴散后，與所述第5實施形態(tài)相同，將poly-Si層113堆積到殘存于nMOSFET區(qū)域Rn上的保護(hù)層130上及pMOSFET區(qū)域Rp的柵電極用金屬膜108上。之后，進(jìn)行用以形成柵電極的加工，從而在nMOSFET區(qū)域Rn上，形成由poly-Si層113、保護(hù)層130及元素添加金屬層110所構(gòu)成的柵電極來作為η側(cè)柵電極。因此，nMOSFET成為包含poly-Si層113、保護(hù)層130、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。此時，保護(hù)層130具有導(dǎo)電性，且由與元素添加金屬層110不同的材料所構(gòu)成，相當(dāng)于上部導(dǎo)電層。
[0241]當(dāng)保護(hù)層130的材料是絕緣材料時，在形成poly-Si層113之前，除去元素添加保護(hù)層131。此時，nMOSFET的η側(cè)柵電極是由poly-Si層113及元素添加金屬層110所構(gòu)成，從而nMOSFET成為包含poly-Si層113、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。
[0242]〈第7實施形態(tài)>
[0243]其次，對本發(fā)明第7實施形態(tài)的半導(dǎo)體裝置的制造方法加以說明。圖34?圖37是表示本發(fā)明第7實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。本實施形態(tài)中，也和所述的第5實施形態(tài)相同，制造CM0SFET220來作為半導(dǎo)體裝置。圖34是表示擴散抑制層140的形成結(jié)束后的階段的狀態(tài)的剖面圖。為了便于理解，在圖34?圖37中省略了關(guān)于所述圖1?圖25所示的ρ型半導(dǎo)體層2的記載。
[0244]與所述的第5實施形態(tài)相同，本實施形態(tài)是在Si基板101上，從形成有元件分離膜102、p阱103及η阱104的表面?zhèn)?，遍及整個表面而依次形成界面層105、絕緣層106、第I絕緣膜用蓋層107、及柵電極用金屬膜108之后，在柵電極用金屬膜108上，遍及整個表面而形成擴散抑制層140。擴散抑制層140具有抑制或防止此后所堆積的第2絕緣膜用蓋層109的材料向柵電極用金屬膜108中擴散的功能。本實施形態(tài)中，擴散抑制層140的材料是與所述柵電極用金屬膜108為相同的材料。在形成擴散抑制層140之后進(jìn)行蝕刻，由此僅使pMOSFET區(qū)域Rp的擴散抑制層140殘存，并除去nMOSFET區(qū)域Rn的擴散抑制層140。
[0245]圖35是表示第2絕緣膜用蓋層109的形成結(jié)束后的階段的狀態(tài)的剖面圖。在除去了 nMOSFET區(qū)域Rn的擴散抑制層140之后，在nMOSFET區(qū)域Rn的柵電極用金屬膜108上及pMOSFET區(qū)域Rp的擴散抑制層140上，形成第2絕緣膜用蓋層109。nMOSFET區(qū)域Rn中的第2絕緣膜用蓋層109與第I絕緣膜用蓋層107的距離、和pMOSFET區(qū)域Rp中的第2絕緣膜用蓋層109與第I絕緣膜用蓋層107的距離間的關(guān)系，即nMOSFET區(qū)域Rn中的柵電極用金屬膜108的厚度尺寸與pMOSFET區(qū)域Rp中的擴散抑制層140及柵電極用金屬膜108的總計厚度尺寸間的關(guān)系，例如以使厚度較大的一方即pMOSFET區(qū)域Rp側(cè)為20nm、且厚度較小的一方即nMOSFET區(qū)域Rn側(cè)為IOnm的方式而選擇。
[0246]圖36是表不在兀素添加金屬層110上、兀素未添加金屬層142及兀素添加金屬層141上形成poly-Si層113結(jié)束后的階段的狀態(tài)的剖面圖。在形成第2絕緣膜用蓋層109之后，對形成有各層的Si基板101實施熱處理，以對絕緣層106、柵電極用金屬膜108及擴散抑制層140與第I及第2絕緣膜用蓋層107、109 —同實施熱處理。由此，使第2絕緣膜用蓋層109與柵電極用金屬膜108產(chǎn)生反應(yīng)，使第2絕緣膜用蓋層109的材料擴散到屬于nMOSFET區(qū)域Rn的柵電極用金屬膜108內(nèi)，從而如圖36所示，在nMOSFET區(qū)域Rn中，形成向柵電極用金屬膜108中添加了第2絕緣膜用蓋層109的材料的元素添加金屬層110。本實施形態(tài)中，使第2絕緣膜用蓋層109的材料La擴散到柵電極用金屬膜108中，從而形成添加了 La的元素添加金屬層110。
[0247]另外，與所述的第5實施形態(tài)相同，第2絕緣膜用蓋層109的材料也擴散到位于第2絕緣膜用蓋層109下方的絕緣層106、即屬于nMOSFET區(qū)域Rn的絕緣層106中。而且，第I絕緣膜用蓋層107的材料會擴散到位于第I絕緣膜用蓋層107正下方的絕緣層106、即屬于nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的絕緣層106中。由此，屬于nMOSFET區(qū)域Rn的絕緣層106被添加了第I及第2絕緣膜用蓋層107、109的材料而成為第I元素添加絕緣層111。本實施形態(tài)中，絕緣層106是HfSiON，所以形成添加了第I絕緣膜用蓋層107的材料Al以及第2絕緣膜用蓋層109的材料La的HfSiON層來作為第I元素添加絕緣層111。
[0248]pMOSFET區(qū)域Rp中，使第2絕緣膜用蓋層109的材料向?qū)儆趐MOSFET區(qū)域Rp的擴散抑制層140內(nèi)擴散，并進(jìn)一步使第2絕緣膜用蓋層109的材料向位于擴散抑制層140正下方的柵電極用金屬膜108中的靠近擴散抑制層140的一部分?jǐn)U散。由此，如圖36所示，在pMOSFET區(qū)域Rp中，形成有擴散抑制層140、及向柵電極用金屬膜108的一部分中添加了第2絕緣膜用蓋層109的材料La所形成的元素添加金屬層141。另外，柵電極用金屬膜108中的除去添加有第2絕緣膜用蓋層109的材料的部分后的殘余的部分，成為未添加第2絕緣膜用蓋層109的材料的元素未添加金屬層142。
[0249]元素未添加金屬層142相當(dāng)于電極用導(dǎo)電層。而且，元素添加金屬層141中的向柵電極用金屬膜108的一部分添加第2絕緣膜用蓋層109的材料而形成的部分相當(dāng)于第2元素添加導(dǎo)電層，向擴散抑制層140中添加第2絕緣膜用蓋層109的材料而形成的部分相當(dāng)于另一個第2元素添加導(dǎo)電層。本實施形態(tài)中，擴散抑制層140與柵電極用金屬膜108是由相同材料所構(gòu)成，所以擴散抑制層140與柵電極用金屬膜108的一部分一體化，形成所述的元素添加金屬層141。
[0250]與所述的第5實施形態(tài)相同，屬于pMOSFET區(qū)域Rp的絕緣層106被添加了第I絕緣膜用蓋層107的材料而成為第2元素添加絕緣層112。本實施形態(tài)中，絕緣層106是HfSiON層，所以形成添加了第I絕緣膜用蓋層107的材料Al的HfSiON層來作為第2元素添加絕緣層112。
[0251]本實施形態(tài)中，也和所述的第5實施形態(tài)相同，第I及第2絕緣膜用蓋層107、109是由應(yīng)擴散的量的材料所形成，所以可以通過熱處理而消失。由此，與所述的第5實施形態(tài)相同，nMOSFET區(qū)域Rn成為元素添加金屬層110露出、且在第I元素添加絕緣層111的正上方形成有元素添加金屬層110的狀態(tài)。pMOSFET區(qū)域Rp成為在第2元素添加絕緣層112的正上方形成有元素未添加金屬層142的狀態(tài)。而且，本實施形態(tài)中，擴散抑制層140與柵電極用金屬膜108是由相同材料所構(gòu)成，所以在pMOSFET區(qū)域Rp中，擴散抑制層140與柵電極用金屬膜108的一部分一體化而形成所述兀素添加金屬層141。
[0252]之后，如圖36所示，在30nm?120nm的范圍內(nèi)，將poly-Si層113堆積到元素添加金屬層110上及元素添加金屬層141上。本實施形態(tài)中，也和所述的第5實施形態(tài)相同，優(yōu)選在形成poly-Si層113之前進(jìn)行熱處理工序。[0253]圖37是表示CM0SFET220的形成結(jié)束后的階段的狀態(tài)的剖面圖。在形成圖36的Poly-Si層113之后，與所述的第5實施形態(tài)相同，利用干蝕刻法等來進(jìn)行用以形成nMOSFET 120及pM0SFET121A的各柵電極的加工。具體而言，以讓柵電極的部分及其下層殘存的方式，對作為柵電極的poly-Si層113、元素添加金屬層110、元素添加金屬層141及元素未添加金屬層142以及其下層的第I元素添加絕緣層111、第2元素添加絕緣層112及界面層105進(jìn)行蝕刻。
[0254]本實施形態(tài)中，與圖28所示的第5實施形態(tài)相同，nMOSFET 120成為包含poly-Si層113、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。
[0255]另外，pM0SFET121A的P側(cè)柵電極115A是由poIy-Si層113、元素添加金屬層141及元素未添加金屬層142所構(gòu)成，與圖28所示的第5實施形態(tài)相同，ρ側(cè)柵極絕緣膜117是由界面層105及第2元素添加絕緣層112所構(gòu)成。因此，pM0SFET121A成為包含poly-Si層113、兀素添加金屬層141、兀素未添加金屬層142、第2兀素添加絕緣層112、界面層105及η阱104的柵極疊層構(gòu)造。
[0256]在形成η側(cè)柵電極114及ρ側(cè)柵電極115Α之后，與所述的第5實施形態(tài)相同，依次經(jīng)過通常的CM0SFET形成方法流程而形成nMOSFET 120及pMOSFET 12IA，從而形成CM0SFET220。具體而言，在nMOSFET區(qū)域Rn中，在η側(cè)柵電極114及η側(cè)柵極絕緣膜116的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。而且在pMOSFET區(qū)域Rp中，在ρ側(cè)柵電極115Α及ρ側(cè)柵極絕緣膜117的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。之后，利用離子注入等形成源極/漏極區(qū)域119，從而形成CM0SFET220。
[0257]在以如上所述的方式所形成的本實施形態(tài)的CM0SFET220中，nM0SFET120的η側(cè)柵電極114的實效功函數(shù)為4.0eV?4.3eV，pMOSFET 12IA的ρ側(cè)柵電極115Α的實效功函數(shù)為4.9eV?5.2eV。柵電極的實效功函數(shù)是由根據(jù)所獲得的nM0SFET120及pM0SFET121A中的MOS型電容器的C-V特性、即容量-柵極電壓特性而求出的平帶電壓所求得。
[0258]根據(jù)本實施形態(tài)，在nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的Si基板101上依次形成有界面層105及絕緣層106，并在此絕緣層106上依次形成有第I絕緣膜用蓋層107及柵電極用金屬膜108。在已形成的柵電極用金屬膜108中的屬于pMOSFET區(qū)域Rp的柵電極用金屬膜108上，形成有擴散抑制層140，并在所述擴散抑制層140上及nMOSFET區(qū)域Rn的柵電極用金屬膜108上，形成有第2絕緣膜用蓋層109。對絕緣層106、柵電極用金屬膜108及擴散抑制層140與已形成的第I絕緣膜用蓋層107及第2絕緣膜用蓋層109 —同實施熱處理。通過此熱處理，可以使第I絕緣膜用蓋層107中含有的Al擴散到第I絕緣膜用蓋層107下方的絕緣層106中。而且，在nMOSFET區(qū)域Rn中，可以使第2絕緣膜用蓋層109中含有的La擴散到位于第2絕緣膜用蓋層109下方的柵電極用金屬膜108，并進(jìn)一步擴散到柵電極用金屬膜108下方的絕緣層106中。
[0259]在pMOSFET區(qū)域Rp中，第2絕緣膜用蓋層109是在擴散抑制層140上所形成，因而可以利用擴散抑制層140來抑制或防止La向柵電極用金屬膜108及絕緣層106中擴散。由此，可以在nMOSFET區(qū)域Rn中形成含有Al及La的絕緣層106，并且在pMOSFET區(qū)域Rp中形成含有Al的絕緣層106，所以可以分別控制nMOSFET 120的閾值電壓及pMOSFET 121A的閾值電壓。因此，可以擴大閾值電壓的控制范圍。[0260]而且，第2絕緣膜用蓋層109是在柵電極用金屬膜108上所形成，且在第2絕緣膜用蓋層109與絕緣層106之間插入有柵電極用金屬膜108，因此，為了在nMOSFET區(qū)域Rn上形成第2絕緣膜用蓋層109，例如遍及nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp而形成了第2絕緣膜用蓋層109之后，在除去pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109時，可防止絕緣層106劣化。由此，可以防止劣化所導(dǎo)致的絕緣層106的可靠性下降，從而可以防止η側(cè)柵極絕緣膜116及ρ側(cè)柵極絕緣膜117的可靠性下降。因此，可以防止絕緣層106的可靠性下降，并進(jìn)一步防止η側(cè)柵極絕緣膜116及ρ側(cè)柵極絕緣膜117的可靠性下降，且可以擴大閾值電壓的控制范圍。
[0261]根據(jù)如上所述的本實施形態(tài)，可以容易地制造使nM0SFET120及pM0SFET121A分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置220。
[0262]在以如上所述的方式所形成的本實施形態(tài)的nM0SFET120中，在第I元素添加絕緣層111中含有第I元素Al及第2元素La，在所述第I元素添加絕緣層111上的元素添加金屬層110中含有第2元素La。又，pM0SFET121A中，在第2元素添加絕緣層112中含有第I元素Al，且在所述第2元素添加絕緣層112上具備未添加第I元素Al及第2元素La的元素未添加金屬層142，在所述元素未添加金屬層142上的第2元素添加導(dǎo)電層、以及作為另一個第2元素添加導(dǎo)電層的元素添加金屬層141中含有第2元素La。
[0263]由此，可以實現(xiàn)具備分別具有適合的實效功函數(shù)的柵電極114、115A的nMOSFET 120及pMOSFET 12IA。具體而言，可以將nM0SFET120中的η側(cè)柵電極114的實效功函數(shù)設(shè)為4.0eV?4.3eV，并將pM0SFET121A中的ρ側(cè)柵電極115Α的實效功函數(shù)設(shè)為4.9eV?5.2eV。因此，可以實現(xiàn)分別具有適合的閾值電壓的nMOSFET 120及pMOSFET 12IA。
[0264]另外，第I及第2元素添加絕緣層111、112并未在作為第I及第2元素添加絕緣層111、112的柵極絕緣膜用絕緣層106上實施蝕刻即可形成，由此防止制造過程中的劣化，從而防止可靠性的下降。因此，可以實現(xiàn)使nMOSFET 120及pMOSFET 12IA分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置220。
[0265]〈第8實施形態(tài)>
[0266]接著，對本發(fā)明第8實施形態(tài)的半導(dǎo)體裝置的制造方法加以說明。圖38?圖41是表示本發(fā)明第8實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。本實施形態(tài)中，也和所述的第5實施形態(tài)相同，制造CM0SFET230來作為半導(dǎo)體裝置。圖38是表示除去了 nMOSFET區(qū)域Rn的第I絕緣膜用蓋層107的一部分的階段的狀態(tài)的剖面圖。為了便于理解，在圖38?圖41中省略了關(guān)于所述圖1?圖25所示的ρ型半導(dǎo)體層2的記載。
[0267]本實施形態(tài)中，與所述的第5實施形態(tài)相同，在Si基板101上，從形成有元件分離膜102、ρ阱103及η阱104的表面?zhèn)缺榧罢麄€表面而依次形成界面層105、絕緣層106、第I絕緣膜用蓋層107、柵電極用金屬膜108Α之后，遍及nMOSFET區(qū)域Rn之全體，利用回蝕等方法在厚度方向上除去柵電極用金屬膜108A的一部分。
[0268]圖39是表示第2絕緣膜用蓋層109的形成結(jié)束后的階段的狀態(tài)的剖面圖。在除去了 nMOSFET區(qū)域Rn的柵電極用金屬膜108A的一部分之后，在nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的柵電極用金屬膜108A上，形成第2絕緣膜用蓋層109。
[0269]圖40是表示在nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的元素添加金屬層110上形成poly-Si層113結(jié)束后的階段的狀態(tài)的剖面圖。在形成第2絕緣膜用蓋層109之后，實施熱處理，使第2絕緣膜用蓋層109與柵電極用金屬膜108A產(chǎn)生反應(yīng)，以使第2絕緣膜用蓋層109的材料擴散到屬于nMOSFET區(qū)域Rn的柵電極用金屬膜108A內(nèi)，從而如圖40所示，在nMOSFET區(qū)域Rn上形成向柵電極用金屬膜108A中添加了第2絕緣膜用蓋層109的材料的元素添加金屬層110。本實施形態(tài)中，是使第2絕緣膜用蓋層109的材料La擴散到柵電極用金屬膜108A中，從而形成添加了 La的元素添加金屬層110。元素添加金屬層110相當(dāng)于第I兀素添加金屬層。
[0270]另外，與所述的第5實施形態(tài)相同，第2絕緣膜用蓋層109的材料也擴散到位于第2絕緣膜用蓋層109下方的絕緣層106、即屬于nMOSFET區(qū)域Rn的絕緣層106中。而且第I絕緣膜用蓋層107的材料會擴散到位于第I絕緣膜用蓋層107正下方的絕緣層106、即屬于nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的絕緣層106中。由此，屬于nMOSFET區(qū)域Rn的絕緣層106被添加了第I及第2絕緣膜用蓋層107、109的材料而成為第I元素添加絕緣層111。本實施形態(tài)中，絕緣層106是HfSiON，所以形成添加了第I絕緣膜用蓋層107的材料Al及第2絕緣膜用蓋層109的材料La的HfSiON層來作為第I元素添加絕緣層111。
[0271]在pMOSFET區(qū)域Rp中，使第2絕緣膜用蓋層109的材料擴散到位于第2絕緣膜用蓋層109正下方的柵電極用金屬膜108A中的靠近第2絕緣膜用蓋層109的一部分。由此，如圖40所示，在pMOSFET區(qū)域Rp中，形成有向柵電極用金屬膜108A的一部分中添加第2絕緣膜用蓋層109的材料La而形成的元素添加金屬層110。另外，柵電極用金屬膜108A中的除去添加了第2絕緣膜用蓋層109的材料的部分后的殘存的部分，成為未添加第2絕緣膜用蓋層109的材料的元素未添加金屬層142。元素添加金屬層110相當(dāng)于第2元素添加導(dǎo)電層，元素未添加金屬層142相當(dāng)于電極用導(dǎo)電層。
[0272]與所述的第5實施形態(tài)相同，屬于pMOSFET區(qū)域Rp的絕緣層106被添加了第I絕緣膜用蓋層107的材料而成為第2元素添加絕緣層112。本實施形態(tài)中，絕緣層106是HfSiON層，所以形成添加了第I絕緣膜用蓋層107的材料Al的HfSiON層來作為第2元素添加絕緣層112。
[0273]本實施形態(tài)中，也和所述的第5實施形態(tài)相同，第I及第2絕緣膜用蓋層107、109是由應(yīng)擴散的量的材料所形成，因而可以通過熱處理而消失。由此，nMOSFET區(qū)域Rn成為元素添加金屬層110露出、且在第I元素添加絕緣層111的正上方形成有元素添加金屬層110的狀態(tài)。pMOSFET區(qū)域Rp成為元素添加金屬層110露出、且在第2元素添加絕緣層112的正上方形成有兀素未添加金屬層142的狀態(tài)。
[0274]之后，如圖40所示，在30nm?120nm的范圍內(nèi)，將poly-Si層113堆積到nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的元素添加金屬層110上。本實施形態(tài)中，也和所述的第5實施形態(tài)相同，優(yōu)選在形成poly-Si層113之前進(jìn)行熱處理工序。
[0275]圖41是表示CM0SFET230的形成結(jié)束后的階段的狀態(tài)的剖面圖。在形成圖40的Poly-Si層113之后，與所述的第5實施形態(tài)相同，利用干蝕刻法等來進(jìn)行用以形成nMOSFET 120及pM0SFET121B的各柵電極的加工。具體而言，以讓柵電極的部分及其下層殘存的方式，對作為柵電極的poly-Si層113、兀素添加金屬層110、及兀素未添加金屬層142以及其下層的第I元素添加絕緣層111、第2元素添加絕緣層112及界面層105進(jìn)行蝕刻。
[0276]在本實施形態(tài)中，與圖28所示的第5實施形態(tài)相同，nMOSFET 120成為包含poly-Si層113、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。
[0277]而且，pMOSFET 12IB的ρ側(cè)柵電極115Β是由poly-Si層113、元素添加金屬層110及元素未添加金屬層142所構(gòu)成，且ρ側(cè)柵極絕緣膜117與圖28所示的第5實施形態(tài)相同，是由界面層105及第2元素添加絕緣層112所構(gòu)成。因此，pM0SFET121B成為包含poly-Si層113、兀素添加金屬層110、兀素未添加金屬層142、第2兀素添加絕緣層112、界面層105及η阱104的柵極疊層構(gòu)造。
[0278]在形成η側(cè)柵電極114及ρ側(cè)柵電極115Β之后，與所述的第5實施形態(tài)相同，依次經(jīng)過通常的CM0SFET形成方法流程而形成nMOSFET 120及pMOSFET 12IB，從而形成CM0SFET230。具體而言，在nMOSFET區(qū)域Rn中，在η側(cè)柵電極114及η側(cè)柵極絕緣膜116的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。而且在pMOSFET區(qū)域Rp中，在ρ側(cè)柵電極115Β及ρ側(cè)柵極絕緣膜117的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。之后，利用離子注入等形成源極/漏極區(qū)域119，從而形成CM0SFET230。
[0279]在以如上所述的方式所形成的本實施形態(tài)的CM0SFET230中，nM0SFET120的η側(cè)柵電極114的實效功函數(shù)為4.0eV?4.3eV，pMOSFET 12IB的ρ側(cè)柵電極115Β的實效功函數(shù)為4.9eV?5.2eV。柵電極的實效功函數(shù)是由根據(jù)所獲得的nM0SFET120及pM0SFET121B中的MOS型電容器的C-V特性、即容量-柵極電壓特性而求出的平帶電壓所求得。
[0280]根據(jù)本實施形態(tài)，在nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的Si基板101上依次形成有界面層105及絕緣層106，并且在此絕緣層106上依次形成有第I絕緣膜用蓋層107及柵電極用金屬膜108。對于柵電極用金屬膜108而言，在pMOSFET區(qū)域Rp上的厚度尺寸大于在nMOSFET區(qū)域Rn上的厚度尺寸。在此柵電極用金屬膜108上，遍及nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp而形成第2絕緣膜用蓋層109。絕緣層106及柵電極用金屬膜108與已形成的第I絕緣膜用蓋層107及第2絕緣膜用蓋層109 —同受到熱處理。通過此熱處理，可以使第I絕緣膜用蓋層107中含有的第I元素、具體而言是Al擴散到第I絕緣膜用蓋層107下方的絕緣層106中，而且可以使第2絕緣膜用蓋層109中含有的第2元素、具體而言是La擴散到第2絕緣膜用蓋層109下方的柵電極用金屬膜108中，并進(jìn)一步擴散到柵電極用金屬膜108下方的絕緣層106中。
[0281]對于柵電極用金屬膜108而言，在pMOSFET區(qū)域Rp上的厚度尺寸大于在nMOSFET區(qū)域Rn上的厚度尺寸，所以在pMOSFET區(qū)域Rp上，與nMOSFET區(qū)域Rn相比，可以抑制La向柵電極用金屬膜108及絕緣層106中擴散。例如，可以使La在pMOSFET區(qū)域Rp上擴散到絕緣層106跟前，而在nMOSFET區(qū)域Rn上并不只擴散到絕緣層106跟前。由此，在nMOSFET區(qū)域Rn上，可以形成含有Al及La的絕緣層106，且在pMOSFET區(qū)域Rp上，可以形成含有Al的絕緣層106，從而可以分別控制nM0SFET120的閾值電壓及pMOSFET 12IB的閾值電壓。由此，可以擴大閾值電壓的控制范圍。
[0282]另外，第2絕緣膜用蓋層109是在柵電極用金屬膜108上所形成，且在第2絕緣膜用蓋層109與絕緣層106之間插入有柵電極用金屬膜108，所以，在形成第2絕緣膜用蓋層109時可以防止絕緣層106劣化。由此，可以防止劣化所導(dǎo)致的絕緣層106的可靠性下降。因此，可以防止絕緣層106的可靠性下降，且可以擴大閾值電壓的控制范圍。
[0283]根據(jù)如上所述的本實施形態(tài)，可以容易地制造使nM0SFET120及pM0SFET121B分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置230。[0284]在以如上所述的方式所形成的本實施形態(tài)的nM0SFET120中，在第I元素添加絕緣層111中含有第I元素Al及第2元素La，且在所述第I元素添加絕緣層111上的元素添加金屬層110中含有第2元素La。而且pM0SFET121B中，在第2元素添加絕緣層112中含有第I元素Al，且在所述第2元素添加絕緣層112上具備未添加第I元素Al及第2元素La的兀素未添加金屬層142,并且在此兀素未添加金屬層142上的兀素添加金屬層110中含有第2元素La。
[0285]由此，可以實現(xiàn)具備分別具有適合的實效功函數(shù)的柵電極114、115B的nMOSFET 120及pMOSFET 12IB。具體而言，可以將nM0SFET120中的η側(cè)柵電極114的實效功函數(shù)設(shè)為4.0eV?4.3eV，并將pM0SFET121B中的ρ側(cè)柵電極115Β的實效功函數(shù)設(shè)為4.9eV?5.2eV。因此，可以實現(xiàn)分別具有適合的閾值電壓的nMOSFET 120及pMOSFET 12IB。
[0286]另外，第I及第2元素添加絕緣層111、112并未在作為第I及第2元素添加絕緣層111、112的柵極絕緣膜用絕緣層106上實施蝕刻即可形成，所以可以防止制造過程中的劣化，從而可以防止可靠性的下降。因此，可以實現(xiàn)使nM0SFET120及pM0SFET121B分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置230。
[0287]〈第9實施形態(tài)>
[0288]其次，對本發(fā)明第9實施形態(tài)的半導(dǎo)體裝置的制造方法加以說明。圖42?圖46是表示本發(fā)明第9實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。本實施形態(tài)中，也和所述的第5實施形態(tài)相同，制造CM0SFET240來作為半導(dǎo)體裝置。圖42是表示擴散抑制層140A的形成結(jié)束后的階段的狀態(tài)的剖面圖。為了便于理解，在圖42?圖46中，省略了關(guān)于所述圖1?圖25所示的ρ型半導(dǎo)體層2的記載。
[0289]本實施形態(tài)中，與所述的第5實施形態(tài)相同，在Si基板101上，從形成有元件分離膜102、ρ阱103及η阱104的表面?zhèn)缺榧罢麄€表面而依次形成界面層105、絕緣層106、第I絕緣膜用蓋層107、及柵電極用金屬膜108之后，在柵電極用金屬膜108上遍及整個表面而形成擴散抑制層140Α。擴散抑制層140Α具有抑制此后所堆積的第2絕緣膜用蓋層109的材料向柵電極用金屬膜108中擴散的功能。本實施形態(tài)中，擴散抑制層140Α是為了抑制第2絕緣膜用蓋層109的材料的擴散而形成。
[0290]本實施形態(tài)中，擴散抑制層140Α的材料是與所述柵電極用金屬膜108不同的材料。擴散抑制層140Α可否使第2絕緣膜用蓋層109的材料擴散，不僅根據(jù)構(gòu)成擴散抑制層140Α的材料的元素而變化，還根據(jù)擴散抑制層140Α的成膜條件等而變化。因此，所述的“與柵電極用金屬膜108不同的材料”，不僅是指構(gòu)成的元素與柵電極用金屬膜108的材料不同的情況，而且也包括構(gòu)成的元素與柵電極用金屬膜108的材料相同但是成膜條件等不同、且層的性質(zhì)不同的情況。本實施形態(tài)中，擴散抑制層140Α是由TiN所構(gòu)成。在形成擴散抑制層140Α之后進(jìn)行蝕刻，由此僅使pMOSFET區(qū)域Rp的擴散抑制層140A殘存，并除去nMOSFET區(qū)域Rn的擴散抑制層140A。
[0291]圖43是表示第2絕緣膜用蓋層109的形成結(jié)束后的階段的狀態(tài)的剖面圖。在除去了 nMOSFET區(qū)域Rn的擴散抑制層140A之后，在nMOSFET區(qū)域Rn的柵電極用金屬膜108上及pMOSFET區(qū)域Rp的擴散抑制層140A上，形成第2絕緣膜用蓋層109。
[0292]圖44是表示除去pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109的階段的狀態(tài)的剖面圖。在形成第2絕緣膜用蓋層109之后，實施熱處理，使第2絕緣膜用蓋層109與柵電極用金屬膜108反應(yīng)，以使第2絕緣膜用蓋層109的材料擴散到屬于nMOSFET區(qū)域Rn的柵電極用金屬膜108內(nèi)，從而如圖44所示，在nMOSFET區(qū)域Rn上，形成向柵電極用金屬膜108中添加了第2絕緣膜用蓋層109的材料的元素添加金屬層110。本實施形態(tài)中，使第2絕緣膜用蓋層109的材料La向柵電極用金屬膜108中擴散，從而形成添加了 La的元素添加金屬層 110。
[0293]另外，第2絕緣膜用蓋層109的材料與所述第5實施形態(tài)相同，也向位于第2絕緣膜用蓋層109下方的絕緣層106、即屬于nMOSFET區(qū)域Rn的絕緣層106中擴散。而且，第I絕緣膜用蓋層107的材料會向位于第I絕緣膜用蓋層107正下方的絕緣層106、即屬于nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的絕緣層106中擴散。由此，屬于nMOSFET區(qū)域Rn的絕緣層106被添加了第I及第2絕緣膜用蓋層107、109的材料而成為第I元素添加絕緣層111。本實施形態(tài)中，絕緣層106是HfSiON，所以形成添加了第I絕緣膜用蓋層107的材料Al及第2絕緣膜用蓋層109的材料La的HfSiON層，來作為第I元素添加絕緣層111。
[0294]在pMOSFET區(qū)域Rp中，第2絕緣膜用蓋層109的材料與擴散抑制層140A并不產(chǎn)生反應(yīng)，所以第2絕緣膜用蓋層109的材料不會擴散到屬于pMOSFET區(qū)域Rp的擴散抑制層140A內(nèi)。其結(jié)果，在pMOSFET區(qū)域Rp中，第2絕緣膜用蓋層109的材料也不會擴散到柵電極用金屬膜108內(nèi)。因此，如圖44所示，于pMOSFET區(qū)域Rp中，即便在熱處理之后，依然維持原狀地殘存有擴散抑制層140A與柵電極用金屬膜108。此殘存的柵電極用金屬膜108相當(dāng)于電極用導(dǎo)電層。擴散抑制層140A是由與柵電極用金屬膜108不同的材料所構(gòu)成，相當(dāng)于上部導(dǎo)電層。
[0295]而且，與所述第5實施形態(tài)相同，屬于pMOSFET區(qū)域Rp的絕緣層106被添加了第I絕緣膜用蓋層107的材料而成為第2元素添加絕緣層112。本實施形態(tài)中，絕緣層106是HfSiON層，所以形成添加了第I絕緣膜用蓋層107的材料Al的HfSiON層來作為第2元素添加絕緣層112。
[0296]本實施形態(tài)中，也和所述的第5實施形態(tài)相同，第I及第2絕緣膜用蓋層107、109是由應(yīng)擴散的量的材料所形成，所以第I絕緣膜用蓋層107通過熱處理而消失。第2絕緣膜用蓋層109也會在nMOSFET區(qū)域Rn中消失。在pMOSFET區(qū)域Rp中，第2絕緣膜用蓋層109是在擴散抑制層140上所形成，而且本實施形態(tài)中，所述擴散抑制層140A是為了阻止第2絕緣膜用蓋層109的材料的擴散而形成。因此，在pMOSFET區(qū)域Rp中殘存有第2絕緣膜用蓋層109。在形成元素添加金屬層110、第I及第2元素添加絕緣層111、112之后,利用濕蝕刻法等而除去pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109。
[0297]圖45是表示在擴散抑制層140A上及元素添加金屬層110上形成poly-Si層113結(jié)束后的階段的狀態(tài)的剖面圖。在除去pMOSFET區(qū)域Rp的第2絕緣膜用蓋層109之后，如圖45所示，在30nm?120nm的范圍內(nèi)，將poly-Si層113堆積到擴散抑制層140A上及元素添加金屬層110上。本實施形態(tài)中，也和所述的第5實施形態(tài)相同，優(yōu)選在形成poly-Si層113之前進(jìn)行熱處理工序。
[0298]圖46是表示CM0SFET240的形成結(jié)束后的階段的狀態(tài)的剖面圖。在形成圖45的Poly-Si層113之后，與所述的第5實施形態(tài)相同，利用干蝕刻法等來進(jìn)行用以形成nMOSFET 120及pM0SFET121C的各柵電極的加工。具體而言，以讓柵電極的部分及其下層殘存的方式，對作為柵電極的poly-Si層113、元素添加金屬層110、擴散抑制層140A及柵電極用金屬膜108以及其下層的第I元素添加絕緣層111、第2元素添加絕緣層112及界面層105進(jìn)行蝕刻。
[0299]本實施形態(tài)中，與圖28所示的第5實施形態(tài)相同，nMOSFET 120成為包含poly-Si層113、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。
[0300]而且，pMOSFET 12IC的ρ側(cè)柵電極115C是由poly-Si層113、擴散抑制層140A及柵電極用金屬膜108所構(gòu)成，與圖28所示的第5實施形態(tài)相同，ρ側(cè)柵極絕緣膜117是由界面層105及第2元素添加絕緣層112所構(gòu)成。因此，pMOSFET 12IC由包含poly-Si層113、擴散抑制層140A、柵電極用金屬膜108、第2元素添加絕緣層112、界面層105及η阱104的
柵極疊層構(gòu)造。
[0301]在形成η側(cè)柵電極114及ρ側(cè)柵電極115C之后，與所述的第5實施形態(tài)相同，依次經(jīng)過通常的CM0SFET形成方法流程而形成nM0SFET120及pM0SFET121C，從而形成CM0SFET240。具體而言，在nMOSFET區(qū)域Rn中，在η側(cè)柵電極114及η側(cè)柵極絕緣膜116的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。而且在pMOSFET區(qū)域Rp中，在ρ側(cè)柵電極115C及ρ側(cè)柵極絕緣膜117的兩側(cè)壁上，形成例如含有SiO2的側(cè)壁間隔件118。之后，利用離子注入等形成源極/漏極區(qū)域119，從而形成CM0SFET240。
[0302]在以如上所述的方式所形成的本實施形態(tài)的CM0SFET240中，nM0SFET120的η側(cè)柵電極114的實效功函數(shù)為4.0eV?4.3eV，pMOSFET 12IC的ρ側(cè)柵電極115C的實效功函數(shù)為4.9eV?5.2eV。柵電極的實效功函數(shù)是由根據(jù)所獲得的nM0SFET120及pM0SFET121C中的MOS型電容器的C-V特性、即容量-柵極電壓特性而求出的平帶電壓所求得。
[0303]本實施形態(tài)中，擴散抑制層140A是為了防止第2絕緣膜用蓋層109的材料擴散而形成。如本實施形態(tài)中當(dāng)?shù)?絕緣膜用蓋層109為例如包含La氧化物等的稀土類材料時，因為第2絕緣膜用蓋層109具有潮解性，所以難以通過遍及nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp而形成后僅除去單側(cè)區(qū)域的方法來僅在其中一個區(qū)域上形成第2絕緣膜用蓋層109。
[0304]本實施形態(tài)中，通過形成擴散抑制層140A即可防止pMOSFET區(qū)域Rp中的第2絕緣膜用蓋層109的材料的擴散，而并未除去pMOSFET區(qū)域Rp上的第2絕緣膜用蓋層109。因此，可以省略除去第2絕緣膜用蓋層109的單側(cè)區(qū)域的工序，從而可以簡化制造流程。而且，因除去單側(cè)區(qū)域而導(dǎo)致的第2絕緣膜用蓋層109的劣化消失，所以在此后的熱處理時，可以使第2絕緣膜用蓋層109的材料更確實地擴散到nMOSFET區(qū)域Rn的柵電極用金屬膜108及絕緣層106中。由此，可以將nM0SFET120的閾值電壓更確實地控制為所期望的值。
[0305]在以如上所述的方式所形成的本實施形態(tài)的nM0SFET120中，在第I元素添加絕緣層111中含有第I元素Al及第2元素La，且在所述第I元素添加絕緣層111上的nMOSFET區(qū)域Rn的柵電極用金屬膜108中含有第2元素La。另外，在pM0SFET121C中，在第2元素添加絕緣層112中含有第I元素Al，且在所述第2元素添加絕緣層112上具備未添加第I元素Al及第2元素La的柵電極用金屬膜108，并且在此柵電極用金屬膜108上具備包含與柵電極用金屬膜108不同的材料的擴散抑制層140A。
[0306]由此，可以實現(xiàn)具備分別具有適合的實效功函數(shù)的柵電極114、115C的nMOSFET 120及pMOSFET 121C。具體而言，可以將nM0SFET120中的η側(cè)柵電極114的實效功函數(shù)設(shè)為4.0eV?4.3eV，并將pM0SFET121C中的ρ側(cè)柵電極115C的實效功函數(shù)設(shè)為4.9eV?5.2eV。因此，可以實現(xiàn)分別具有適合的閾值電壓的nM0SFET120及pM0SFET121C。
[0307]另外，第I及第2元素添加絕緣層111、112并未在作為第I及第2元素添加絕緣層111、112的柵極絕緣膜用絕緣層106上實施蝕刻即可形成，所以可以防止制造過程中的劣化，從而可以防止可靠性下降。因此，可以實現(xiàn)使nM0SFET120及pM0SFET121C分別具有所期望的特性、且可靠性高的半導(dǎo)體裝置240。
[0308]〈第10實施形態(tài)>
[0309]其次，對本發(fā)明第10實施形態(tài)的半導(dǎo)體裝置的制造方法加以說明。圖47?圖49是表示本發(fā)明第10實施形態(tài)的半導(dǎo)體裝置的制造方法中的各制造工序的狀態(tài)的剖面圖。在本實施形態(tài)中，也和所述的第5實施形態(tài)相同，制造CM0SFET250來作為半導(dǎo)體裝置。為了便于理解，在圖47?圖49中省略了關(guān)于所述圖1?圖25所示的ρ型半導(dǎo)體層2的記載。
[0310]圖47是表示熱處理結(jié)束后的階段的狀態(tài)的剖面圖。首先，與所述第5實施形態(tài)相同，在Si基板101上形成元件分離膜102、p阱103及η阱104，進(jìn)而在Si基板101上依次形成界面層105、絕緣層106、第I絕緣膜用蓋層107、柵電極用金屬膜108及第2絕緣膜用蓋層109之后，實施熱處理。由此，如圖47所示，在nMOSFET區(qū)域Rn中，向柵電極用金屬膜108中添加第2絕緣膜用蓋層109中所含有的元素而形成元素添加金屬層110，并且向絕緣層106中添加第I絕緣膜用蓋層107中所含有的元素及第2絕緣膜用蓋層109中所含有的元素,從而形成第I元素添加絕緣層111。而且,在pMOSFET區(qū)域Rp中，向絕緣層106中添加第I絕緣膜用蓋層107中所含有的元素，從而形成第2元素添加絕緣層112。
[0311]圖48是表示在柵電極用金屬膜108上及元素添加金屬層110上形成第2柵電極用金屬膜150及poly-Si層113結(jié)束后的階段的狀態(tài)的剖面圖。本實施形態(tài)中，在熱處理之后、且形成poly-Si層113之前，將第2柵電極用金屬膜150堆積到柵電極用金屬膜108上及元素添加金屬層110上。第2柵電極用金屬膜150相當(dāng)于第2金屬膜，并且相當(dāng)于所述第4實施形態(tài)中的第2柵電極用金屬膜N。第2柵電極用金屬膜150的膜厚、即厚度尺寸優(yōu)選3nm以上、20nm以下。
[0312]第2柵電極用金屬膜150包含導(dǎo)電性材料。第2柵電極用金屬膜150的材料可以與柵電極用金屬膜108的材料相同，也可以不同。本實施形態(tài)中，第2柵電極用金屬膜150與柵電極用金屬膜108是由相同材料、具體而言是由TiN所構(gòu)成。作為構(gòu)成第2柵電極用金屬膜150的導(dǎo)電性材料，并不限定于TiN，可以列舉出與構(gòu)成柵電極用金屬膜108的導(dǎo)電性材料相同的材料。在形成第2柵電極用金屬膜150之后，在30nm?120nm的范圍內(nèi)，將poly-Si層113堆積到第2柵電極用金屬膜150上。
[0313]圖49是表示CM0SFET250的形成結(jié)束后的階段的狀態(tài)的剖面圖。在形成圖48的Poly-Si層113之后，與所述的第5實施形態(tài)相同，利用干蝕刻法等來進(jìn)行用以形成nMOSFET 120B及pMOSFET 12ID的各柵電極的加工。具體而言，以讓柵電極的部分及其下層殘存的方式，對作為柵電極的poly-Si層113、第2柵電極用金屬膜150、元素添加金屬層110及柵電極用金屬膜108以及其下層的第I元素添加絕緣層111、第2元素添加絕緣層112及界面層105進(jìn)行蝕刻。
[0314]本實施形態(tài)中，nMOSFET 120B的η側(cè)柵電極114Β是由poly-Si層113、第2柵電極用金屬膜150及元素添加金屬層110所構(gòu)成，且η側(cè)柵極絕緣膜116與圖28所示的第5實施形態(tài)相同，是由界面層105及第I元素添加絕緣層111所構(gòu)成。因此，nMOSFET 120Β成為包含poly-Si層113、第2柵電極用金屬膜150、元素添加金屬層110、第I元素添加絕緣層111、界面層105及ρ阱103的柵極疊層構(gòu)造。
[0315]另外，pMOSFET 12ID的P側(cè)柵電極I.是由poly-Si層113、第2柵電極用金屬膜150及柵電極用金屬膜108所構(gòu)成，且ρ側(cè)柵極絕緣膜117與圖28所示的第5實施形態(tài)相同，是由界面層105及第2元素添加絕緣層112所構(gòu)成。因此，pM0SFET121D成為包含poly-Si層113、第2柵電極用金屬膜150、柵電極用金屬膜108、第2元素添加絕緣層112、界面層105及η講104的柵極疊層構(gòu)造。
[0316]在形成η側(cè)柵電極114Β及ρ側(cè)柵電極IlOT之后，與所述的第5實施形態(tài)相同，依次經(jīng)過通常的CM0SFET形成方法流程而形成nMOSFET 120Β及pMOSFET 12ID，從而形成CM0SFET250。
[0317]在以如上所述的方式所形成的本實施形態(tài)的CM0SFET250中，nM0SFET120B的η側(cè)柵電極114Β的實效功函數(shù)為4.0eV?4.3eV, pM0SFET121D的ρ側(cè)柵電極11?的實效功函數(shù)為4.9eV?5.2eV。柵電極的實效功函數(shù)是由根據(jù)所獲得的nM0SFET120B及pM0SFET121D中的MOS型電容器的C-V特性、即容量-柵極電壓特性而求出的平帶電壓所求得。
[0318]根據(jù)如上所述的本實施形態(tài)，在形成poly-Si層113之前，在柵電極用金屬膜108上及元素添加金屬層Iio上形成有第2柵電極用金屬膜150，并且在所述第2柵電極用金屬膜150上形成有poly-Si層113。即，本實施形態(tài)中，在柵電極用金屬膜108與poly-Si層113之間、以及元素添加金屬層110與poly-Si層113之間，設(shè)置有第2柵電極用金屬膜150。
[0319]如果柵電極用金屬膜108及元素添加金屬層110的厚度尺寸例如薄至IOnm以下，則會因poly-Si層113的積層而引起柵電極114Β、11?的實效功函數(shù)降低的弊病。
[0320]如本實施形態(tài)中，將第2柵電極用金屬膜150插入到柵電極用金屬膜108與poly-Si層113之間、以及元素添加金屬層110與poly-Si層113之間，從而即使在柵電極用金屬膜108及元素添加金屬層110比較薄的情況下，也可以抑制poly-Si層113的積層所帶來的惡劣影響，由此可以防止柵電極114BU15D的實效功函數(shù)降低。
[0321]如上所述，在本實施形態(tài)中，可以實現(xiàn)具備分別具有適合的實效功函數(shù)的柵電極114BU15D 的 nM0SFET120B 及 pM0SFET121D。具體而言，可以將 nM0SFET120B 中的 η 側(cè)柵電極114Β的實效功函數(shù)設(shè)為4.0eV?4.3eV，并將pM0SFET121D中的ρ側(cè)柵電極11?的實效功函數(shù)設(shè)為4.9eV?5.2eV。因此，可以實現(xiàn)分別具有適合的閾值電壓的nM0SFET120B及pMOSFETI2IDο
[0322]如本實施形態(tài)中設(shè)置有第2柵電極用金屬膜150的情況下，用以使第I及第2絕緣膜用蓋層107、109中所含有的元素進(jìn)行熱擴散的熱處理，優(yōu)選如本實施形態(tài)中在形成第2柵電極用金屬膜150及poly-Si層113之前進(jìn)行。如果在熱處理之前形成第2柵電極用金屬膜150、或者第2柵電極用金屬膜150及poly-Si層113，則與所述的第5實施形態(tài)中在熱處理之前形成poly-Si層113的情況相同，根據(jù)第2絕緣膜用蓋層109的材料而會向第2柵電極用金屬膜150及poly-Si層113中過度地擴散，而不向柵電極金屬層8中擴散。因此，優(yōu)選如本實施形態(tài)中在形成第2柵電極用金屬膜150及poly-Si層113之前進(jìn)行熱處理工序。
[0323]如上所述，本實施形態(tài)中，在形成所述的第5實施形態(tài)中的poly-Si層113之前，形成有第2柵電極用金屬膜150，所述的第6?第9實施形態(tài)中，也可以和本實施形態(tài)相同，在形成poly-Si層113之前形成第2柵電極用金屬膜150。具體而言，第6實施形態(tài)中，可以在柵電極用金屬膜108上及元素添加保護(hù)層131上形成第2柵電極用金屬膜150之后，在第2柵電極用金屬膜150上形成poly-Si層113。
[0324]而且，在所述第7實施形態(tài)中，可以在元素添加金屬層110上及元素添加金屬層141上形成第2柵電極用金屬膜150之后，在第2柵電極用金屬膜150上形成poly-Si層113。
[0325]另外，在所述第8實施形態(tài)中，可以在nMOSFET區(qū)域Rn及pMOSFET區(qū)域Rp的元素添加金屬層110上形成第2柵電極用金屬膜150之后，在第2柵電極用金屬膜150上形成poly-Si 層 113。
[0326]此外，在所述第9實施形態(tài)中，可以在擴散抑制層140A上及元素添加金屬層110上形成第2柵電極用金屬膜150之后，在第2柵電極用金屬膜150上形成poly-Si層113。
[0327]而且，在所述第I?第4實施形態(tài)中，也可以和所述第5?第10實施形態(tài)相同，在Si基板I上，從形成有元件分離膜5、P阱3及η阱4的表面?zhèn)缺榧罢麄€表面而形成包含絕緣性材料的界面層。
[0328]另外，在所述第5?第10實施形態(tài)中，也可以和所述的第3實施形態(tài)相同，在作為第I蓋層而發(fā)揮功能的第2絕緣膜用蓋層109的材料擴散后或者擴散前，形成第2蓋層，并向柵電極用金屬膜108、108Α中擴散。
[0329]此外，在所述的各實施形態(tài)中，將第I導(dǎo)電型設(shè)為η型，將第2導(dǎo)電型設(shè)為ρ型，但是也可以將第I導(dǎo)電型設(shè)為P型，將第2導(dǎo)電型設(shè)為η型。
【權(quán)利要求】
1.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件并設(shè)設(shè)置，所述制造方法的特征在于包括: 在形成有所述第I導(dǎo)電型半導(dǎo)體元件的第I導(dǎo)電型元件區(qū)域及形成有所述第2導(dǎo)電型半導(dǎo)體元件的第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上，形成包含絕緣性材料的絕緣層的工序; 在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述半導(dǎo)體基板與所述絕緣層之間、或者在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述絕緣層上，形成含有第I元素的第I元素層的工序； 在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述第I元素層上，形成包含導(dǎo)電性材料的電極用導(dǎo)電層的工序； 在所述第I導(dǎo)電型元件區(qū)域的所述電極用導(dǎo)電層上，形成含有與所述第I元素不同的第2元素的第2元素層的工序；以及 對所述絕緣層及所述電極用導(dǎo)電層與所述第I元素層及所述第2元素層一同實施熱處理的工序。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于: 在形成所述第2元素層的工序與所述熱處理工序之間，進(jìn)一步包括在所述第2元素層上形成保護(hù)所述第2元素層的保護(hù)層的工序。
3.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件并設(shè)設(shè)置，所述制造方法的特征在于包括:` 在形成有所述第I導(dǎo)電型半導(dǎo)體元件的第I導(dǎo)電型元件區(qū)域及形成有所述第2導(dǎo)電型半導(dǎo)體元件的第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上，形成包含絕緣性材料的絕緣層的工序; 在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述半導(dǎo)體基板與所述絕緣層之間、或者在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述絕緣層上，形成含有第I元素的第I元素層的工序； 在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述第I元素層上，形成包含導(dǎo)電性材料的電極用導(dǎo)電層的工序； 在所述第2導(dǎo)電型元件區(qū)域的所述電極用導(dǎo)電層上，形成擴散抑制層的工序，該擴散抑制層抑制或防止與所述第I元素不同的第2元素的擴散； 在所述擴散抑制層上及所述第I導(dǎo)電型元件區(qū)域的所述電極用導(dǎo)電層上，形成含有第2元素的第2元素層的工序；以及 對所述絕緣層、所述電極用導(dǎo)電層及所述擴散抑制層與所述第I元素層及所述第2元素層一同實施熱處理的工序。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于: 形成所述擴散抑制層的工序中以防止所述第2元素擴散的方式而形成所述擴散抑制層； 在所述熱處理工序之后，進(jìn)一步包括除去形成于所述擴散抑制層上的所述第2元素層的工序。
5.一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置是將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件并設(shè)設(shè)置，所述制造方法的特征在于包括: 在形成有所述第I導(dǎo)電型半導(dǎo)體元件的第I導(dǎo)電型元件區(qū)域及形成有所述第2導(dǎo)電型半導(dǎo)體元件的第2導(dǎo)電型元件區(qū)域的半導(dǎo)體基板上，形成包含絕緣性材料的絕緣層的工序; 在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述半導(dǎo)體基板與所述絕緣層之間、或者在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述絕緣層上，形成含有第I元素的第I元素層的工序； 在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述第I元素層上，以使在所述第2導(dǎo)電型元件區(qū)域上的厚度尺寸大于在所述第I導(dǎo)電型元件區(qū)域上的厚度尺寸的方式形成包含導(dǎo)電性材料的電極用導(dǎo)電層的工序； 在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的電極用導(dǎo)電層上，形成含有與所述第I元素不同的第2元素的第2元素層的工序；以及 對所述絕緣層及所述電極用導(dǎo)電層與所述第I元素層及所述第2元素層一同實施熱處理的工序。
6.根據(jù)權(quán)利要求1~5中任一權(quán)利要求所述的半導(dǎo)體裝置的制造方法，其特征在于: 所述第I導(dǎo)電型半導(dǎo)體元件是η型MOS晶體管； 所述第2導(dǎo)電型半導(dǎo)體元件是P型MOS晶體管； 所述第I元素是鋁。
7.根據(jù)權(quán)利要求1~5中任一權(quán)利要求所述的半導(dǎo)體裝置的制造方法，其特征在于: 所述第I導(dǎo)電型半導(dǎo)體元件是η型 MOS晶體管； 所述第2導(dǎo)電型半導(dǎo)體元件是P型MOS晶體管； 并且所述第2元素是元素周期表的第2族元素及第3族元素中的至少一種。
8.根據(jù)權(quán)利要求1~5中任一權(quán)利要求所述的半導(dǎo)體裝置的制造方法，其特征在于: 所述導(dǎo)電性材料是含有鈦、鉭、鉿及鎢中的至少一種元素的第I材料、所述第I材料的氮化物、所述第I材料的碳化物、所述第I材料的硅化物、所述第I材料的氮化硅化物、或者所述第I材料的碳氮化物中的任一種材料。
9.根據(jù)權(quán)利要求1~5中任一權(quán)利要求所述的半導(dǎo)體裝置的制造方法，其特征在于: 在形成所述第2元素層的工序與所述熱處理工序之間、或者在所述熱處理的工序之后，進(jìn)一步包括在所述第I導(dǎo)電型元件區(qū)域及所述第2導(dǎo)電型元件區(qū)域的所述電極用導(dǎo)電層上形成多晶硅層的工序。
10.根據(jù)權(quán)利要求1~5中任一權(quán)利要求所述的半導(dǎo)體裝置的制造方法，其特征在于: 所述第I元素層的厚度尺寸為0.1nm以上、2nm以下。
11.根據(jù)權(quán)利要求1~5中任一權(quán)利要求所述的半導(dǎo)體裝置的制造方法，其特征在于: 所述第2元素層的厚度尺寸為0.1nm以上、IOnm以下。
12.—種半導(dǎo)體裝置，其將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件并設(shè)設(shè)置，其特征在于: 所述第I導(dǎo)電型半導(dǎo)體元件包括:第I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與所述第I元素不同的第2元素；及元素添加導(dǎo)電層，其設(shè)置在所述第I元素添加絕緣層上，具有導(dǎo)電性，且含有所述第2元素；所述第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添加絕緣層，其與所述第I元素添加絕緣層并設(shè)設(shè)置在設(shè)置有所述第I元素添加絕緣層的所述半導(dǎo)體基板上，具有絕緣性，且含有所述第I元素；及電極用導(dǎo)電層，其設(shè)置在所述第2元素添加絕緣層上，且具有導(dǎo)電性。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于: 所述第I導(dǎo)電型半導(dǎo)體元件在所述元素添加導(dǎo)電層上進(jìn)一步包括:具有導(dǎo)電性且含有所述第2元素的另一個元素添加導(dǎo)電層、或者具有導(dǎo)電性且包含與所述元素添加導(dǎo)電層不同的材料的上部導(dǎo)電層。
14.一種半導(dǎo)體裝置，其將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件并設(shè)設(shè)置，其特征在于: 所述第I導(dǎo)電型半導(dǎo)體元件包括:第I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與所述第I元素不同的第2元素；及第I元素添加導(dǎo)電層，其設(shè)置在所述第I元素添加絕緣層上，具有導(dǎo)電性，且含有所述第2元素； 所述第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添加絕緣層，其與所述第I元素添加絕緣層并設(shè)設(shè)置在設(shè)置有所述第I元素添加絕緣層的所述半導(dǎo)體基板上，具有絕緣性，且含有所述第I元素；電極用導(dǎo)電層，其設(shè)置在所述第2元素添加絕緣層上，且具有導(dǎo)電性;第2元素添加導(dǎo)電層，其設(shè)置在所述電極用導(dǎo)電層上，具有導(dǎo)電性，且含有所述第2元素；及另一個第2元素添加導(dǎo)電層，其設(shè)置在所述第2元素添加導(dǎo)電層上，具有導(dǎo)電性，且含有所述第2元素。
15.一種半導(dǎo)體裝置，其將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件并設(shè)設(shè)置，其特征在于: 所述第I導(dǎo)電型半導(dǎo)體元件包括:第`I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與所述第I元素不同的第2元素；及第I元素添加導(dǎo)電層，其設(shè)置在所述第I元素添加絕緣層上，具有導(dǎo)電性，且含有所述第2元素； 所述第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添加絕緣層，其與所述第I元素添加絕緣層并設(shè)設(shè)置在設(shè)置有所述第I元素添加絕緣層的所述半導(dǎo)體基板上，具有絕緣性，且含有所述第I元素；電極用導(dǎo)電層，其設(shè)置在所述第2元素添加絕緣層上，且具有導(dǎo)電性；及第2元素添加導(dǎo)電層，其設(shè)置在所述電極用導(dǎo)電層上，具有導(dǎo)電性，且含有所述第2元素。
16.一種半導(dǎo)體裝置，其將導(dǎo)電型彼此不同的第I導(dǎo)電型半導(dǎo)體元件與第2導(dǎo)電型半導(dǎo)體元件并設(shè)設(shè)置，其特征在于: 所述第I導(dǎo)電型半導(dǎo)體元件包括:第I元素添加絕緣層，其設(shè)置在半導(dǎo)體基板上，具有絕緣性，且含有第I元素及與所述第I元素不同的第2元素；及第I元素添加導(dǎo)電層，其設(shè)置在所述第I元素添加絕緣層上，具有導(dǎo)電性，且含有所述第2元素； 所述第2導(dǎo)電型半導(dǎo)體元件包括:第2元素添加絕緣層，其與所述第I元素添加絕緣層并設(shè)設(shè)置在設(shè)置有所述第I元素添加絕緣層的所述半導(dǎo)體基板上，具有絕緣性，且含有所述第I元素；電極用導(dǎo)電層，其設(shè)置在所述第2元素添加絕緣層上，且具有導(dǎo)電性；及上部導(dǎo)電層，其設(shè)置在所述電極用導(dǎo)電層上，具有導(dǎo)電性，且包含與所述電極用導(dǎo)電層不同的材料。
【文檔編號】H01L29/49GK103500732SQ201310424493
【公開日】2014年1月8日 申請日期:2009年2月25日 優(yōu)先權(quán)日:2008年2月28日
【發(fā)明者】坂下真介, 川原孝昭, 由上二郎 申請人:瑞薩電子株式會社