背溝道蝕刻金屬氧化物薄膜晶體管和工藝的制作方法
【專利摘要】本公開涉及背溝道蝕刻金屬氧化物薄膜晶體管和工藝。提供一種制造有機(jī)發(fā)光二極管OLED顯示器的方法。該方法包括形成包括第一和第二金屬層的薄膜晶體管TFT基板。該方法還包括在第二金屬層上沉淀第一鈍化層和在溝道區(qū)域和存儲電容器區(qū)域上形成第三金屬層。第三金屬層構(gòu)造為連接到第二金屬層的第一部分，第二金屬層的第一部分構(gòu)造為在穿過柵極絕緣體和第一鈍化層的第一通孔中連接到第一金屬層。該方法還包括在第三金屬層上沉積第二鈍化層和在第二鈍化層上形成陽極層。陽極構(gòu)造為連接到第三金屬層的第二部分，第三金屬層的第二部分構(gòu)造為在第一鈍化層和第二鈍化層的第二通孔中連接到第二金屬層。
【專利說明】背溝道蝕刻金屬氧化物薄膜晶體管和工藝
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年6月15 日提交的題為“Back Channel Etch Metal-Oxide ThinFilm Transistor and Process”的美國臨時專利申請N0.61/660626的權(quán)益,其整體內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]這里論述的實(shí)施例總體上涉及薄膜晶體管電路和薄膜晶體管工藝。
【背景技術(shù)】
[0004]使用薄膜晶體管的電子設(shè)備的速度和性能可能取決于設(shè)備中的電容器的充放電時間。在一些情況下，這些內(nèi)部電容器出現(xiàn)在不同層中延伸的金屬線或布線交迭的區(qū)域中。兩個金屬層和位于金屬層之間的電介質(zhì)或其他材料可產(chǎn)生電容器，其在金屬線連接到的晶體管開關(guān)時充放電。因此，至少為了提高速度和性能，需要減少薄膜晶體管電子設(shè)備中的內(nèi)部電容。

【發(fā)明內(nèi)容】

[0005]在各種實(shí)施例中，本公開涉及一種制造金屬氧化物薄膜晶體管的方法，包括:形成包括晶體管柵極和柵極線的第一金屬層，柵極線延伸穿過交迭區(qū)域并連接到晶體管柵極；在交迭區(qū)域中而不在與晶體管對應(yīng)的區(qū)域中，在第一金屬層上形成鈍化層；以及在鈍化層以上形成第二金屬層，第二金屬層包括晶體管電極和數(shù)據(jù)線，數(shù)據(jù)線延伸穿過交迭區(qū)域并連接到晶體管電極；其中鈍化層在交迭區(qū)域內(nèi)將柵極線和數(shù)據(jù)線分隔開。
[0006]在一些實(shí)施例中，形成第一金屬層的操作包括施加金屬層到暴露基板；以及根據(jù)第一掩模去除金屬的不需要部分。
[0007]—些實(shí)施例還包括通過將柵極絕緣材料層施加到根據(jù)第一掩模去除金屬的不需要部分之后的暴露表面來形成柵極絕緣層。
[0008]一些實(shí)施例還包括將金屬氧化物層應(yīng)用到根據(jù)第一掩模去除金屬的不需要部分之后的暴露表面；以及根據(jù)第二掩模去除金屬氧化物層的不需要部分。
[0009]在一些實(shí)施例中，形成鈍化層的操作進(jìn)一步包括施加鈍化材料層到根據(jù)第二掩模去除金屬氧化物層的不需要部分之后的暴露表面；根據(jù)第三掩模去除鈍化材料的不需要部分。
[0010]在一些實(shí)施例中，形成第二金屬層的操作進(jìn)一步包括施加金屬層到根據(jù)第三掩模去除鈍化材料的不需要部分之后的暴露表面；以及根據(jù)第四掩模去除金屬的不需要部分。
[0011]一些實(shí)施例還施加鈍化材料和有機(jī)材料到根據(jù)第四掩模去除金屬的不需要部分之后的暴露表面；以及根據(jù)第五掩模去除鈍化材料和有機(jī)材料的不需要部分。
[0012]一些實(shí)施例還包括施加陽極材料到根據(jù)第五掩模去除鈍化材料的不需要部分之后的暴露表面；以及根據(jù)第六掩模去除陽極材料的不需要部分。[0013]一些實(shí)施例還包括施加堤材料到根據(jù)第六掩模去除陽極材料的不需要部分之后的暴露表面；以及根據(jù)第七掩模去除堤材料的不需要部分。
[0014]在各種實(shí)施例中，本公開涉及一種制造金屬氧化物薄膜晶體管的方法，包括:形成第一金屬層，其包括晶體管柵極和柵極線，柵極線延伸穿過交迭區(qū)域且連接到晶體管柵極；在第一金屬層上形成金屬氧化物層；在交迭區(qū)域中而不在與晶體管對應(yīng)的區(qū)域中，在金屬氧化物層上形成鈍化層；以及在金屬氧化物層和鈍化層上形成第二金屬層，其包括晶體管電極和數(shù)據(jù)線，數(shù)據(jù)線延伸穿過交迭區(qū)域并連接到晶體管電極；其中金屬氧化物層和鈍化層在交迭區(qū)域內(nèi)將柵極線和數(shù)據(jù)線分隔開。
[0015]在一些實(shí)施例中，形成第一金屬層的操作包括施加金屬層到暴露基板，以及根據(jù)第一掩模移除金屬的不需要部分。
[0016]一些實(shí)施例還包括通過施加?xùn)艠O絕緣材料層到根據(jù)第一掩模移除金屬的不需要部分之后的暴露表面來形成柵極絕緣層。
[0017]在一些實(shí)施例中，形成鈍化層的操作進(jìn)一步包括:施加金屬氧化物層到柵極絕緣層的暴露表面；施加鈍化材料層到金屬氧化物層的暴露表面；根據(jù)第二掩模移除鈍化材料的不需要部分。
[0018]在一些實(shí)施例中，形成第二金屬層的操作還包括施加金屬層到根據(jù)第二掩模移除鈍化材料的不需要部分之后的暴露表面；以及根據(jù)第三掩模移除金屬的不需要部分。
[0019]在一些實(shí)施例中，根據(jù)第三掩模移除金屬的不需要部分的操作還移除了在形成鈍化層的操作中施加的金屬氧化物的不需要部分。
[0020]在一些實(shí)施例中，第三掩模是半色調(diào)掩模，其施加光致抗蝕劑到暴露表面的第一部分而不施加到暴露表面的第二部分，光致抗蝕劑在第一區(qū)域中以具有全厚度區(qū)域和半厚度區(qū)域的圖案施加；全厚度區(qū)域位于沒有移除金屬和金屬氧化物的區(qū)域；半厚度區(qū)域位于移除了金屬而沒有移除金屬氧化物的區(qū)域；沒有施加光致抗蝕劑的暴露表面的第二部分位于金屬和金屬氧化物均將被移除的區(qū)域。
[0021]在一些實(shí)施例中，交迭區(qū)域包含在全厚度區(qū)域中，使得金屬層、鈍化層和金屬氧化物層在形成第二金屬層的操作中沒有被移除。
[0022]在一些實(shí)施例中，對應(yīng)于晶體管的區(qū)域包括全厚度區(qū)域中的區(qū)域，使得金屬和金屬氧化物層在形成第二金屬層的操作中沒有被移除，從而形成晶體管的電極；且對應(yīng)于晶體管的區(qū)域包括半厚度區(qū)域中的區(qū)域，使得在形成第二金屬層的操作中金屬層被移除而金屬氧化物層沒有被移除，從而形成晶體管的溝道。
[0023]在一些實(shí)施例中，開口區(qū)域包括在沒有施加光致抗蝕劑的第二部分中，使得金屬和金屬氧化物層在形成第二金屬層的操作中被移除從而在開口區(qū)域中暴露下面的柵極絕緣材料。
[0024]一些實(shí)施例還包括將鈍化材料和有機(jī)材料施加到根據(jù)第三掩模移除金屬的不需要部分之后的暴露表面；以及根據(jù)第四掩模移除鈍化材料和有機(jī)材料的不需要部分。
[0025]一些實(shí)施例還包括施加陽極材料到根據(jù)第四掩模移除鈍化材料的不需要部分之后的暴露表面，以及根據(jù)第五掩模移除的陽極材料的不需要部分。
[0026]一些實(shí)施例還包括將堤材料施加到根據(jù)第五掩模移除陽極材料的不需要部分之后的暴露表面，以及根據(jù)第六掩模移除堤材料的不需要部分。[0027]在一些實(shí)施例中，提供一種制造有機(jī)發(fā)光二極管(OLED)顯示器的方法。該方法包括形成薄膜晶體管(TFT)基板。TFT具有由第一金屬層形成的柵電極、由第二金屬層形成的源電極和漏電極，其中第二金屬層與第一金屬層通過柵極絕緣層分隔開，溝道區(qū)域位于源電極和漏電極之間。該方法還包括在第二金屬層上沉積第一鈍化層，以及在溝道區(qū)域和存儲電容器區(qū)域上形成第三金屬層。第三金屬層構(gòu)造為連接到第二金屬層的一部分，第二金屬層的第一部分構(gòu)造為在穿過柵極絕緣體和第一鈍化層的第一通孔中連接到第一金屬層。該方法還包括在第三金屬層上沉積第二鈍化層和在第二鈍化層上形成陽極層。陽極構(gòu)造為連接到第三金屬層的第二部分，第三金屬層的第二部分構(gòu)造為在第一鈍化層和第二鈍化層的第二通孔中連接到第二金屬層。通過第二鈍化層將第三金屬層的第一部分與第三金屬層的第二部分隔開。
【專利附圖】

【附圖說明】
[0028]圖1是根據(jù)這里論述的實(shí)施例的有源矩陣有機(jī)發(fā)光二極管面板的示意圖；
[0029]圖2是圖1所示的二極管面板的信號像素的放大視圖的示意圖；
[0030]圖3是圖2所示的像素電路的電路圖；
[0031]圖4是圖3所示的像素電路的時序圖；
[0032]圖5是用現(xiàn)有蝕刻停止型工藝產(chǎn)生的金屬氧化物薄膜晶體管和交迭區(qū)域的橫截面視圖；
[0033]圖6是用現(xiàn)有的背溝道蝕刻型工藝產(chǎn)生的金屬氧化物薄膜晶體管和交迭區(qū)域的橫截面視圖；
[0034]圖7是根據(jù)第一工藝實(shí)施例制造的金屬氧化物薄膜晶體管電路實(shí)施例的交迭區(qū)域的橫截面視圖；
[0035]圖8是根據(jù)第二工藝實(shí)施例制造的金屬氧化物薄膜晶體管電路實(shí)施例的交迭區(qū)域的橫截面視圖；
[0036]圖9是根據(jù)第三工藝實(shí)施例制造的金屬氧化物薄膜晶體管電路實(shí)施例的交迭區(qū)域的橫截面視圖；
[0037]圖10是根據(jù)第四工藝實(shí)施例制造的金屬氧化物薄膜晶體管電路實(shí)施例的交迭區(qū)域的橫截面視圖；
[0038]圖11是根據(jù)第五工藝實(shí)施例制造的金屬氧化物薄膜晶體管電路實(shí)施例的交迭區(qū)域的橫截面視圖；
[0039]圖12是根據(jù)第六工藝實(shí)施例制造的金屬氧化物薄膜晶體管電路實(shí)施例的交迭區(qū)域的橫截面視圖；
[0040]圖13A-13E是說明第一工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0041]圖14A-14H是說明第二工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0042]圖15A-15E是說明第三工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0043]圖16A-16E是說明第四工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0044]圖17A-17E是說明第五工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0045]圖18A-18E是說明第六工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0046]圖19A-19F是說明第七工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；[0047]圖20A-20E是說明第八工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0048]圖21A-21D是說明第九工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0049]圖22A-22B是說明第十工藝實(shí)施例的流程的像素電路的連續(xù)橫截面視圖；
[0050]圖23示出圖3的替選實(shí)施例中的AMOLED像素電路的示意圖；
[0051]圖24A示出根據(jù)本公開一實(shí)施例的圖23的像素電路的晶體管和存儲電容器的布局;
[0052]圖24B示出根據(jù)本發(fā)明實(shí)施例的向圖24A增加第三金屬層的晶體管和存儲電容器布局;
[0053]圖24C示出相據(jù)本發(fā)明實(shí)施例的圖24B的存儲電容器區(qū)域的橫截面視圖；
[0054]圖25示出替選實(shí)施例中圖24B的存儲電容器區(qū)域的橫截面視圖；
[0055]圖26A示出替選實(shí)施例中圖23的像素電路的晶體管和存儲電容器的布局；
[0056]圖26B示出圖26A的存儲電容器區(qū)域和圖23的交迭區(qū)域的橫截面視圖；
[0057]圖27示出替選實(shí)施例中圖26B的存儲電容器區(qū)域的橫截面視圖。
【具體實(shí)施方式】
[0058]這里論述的實(shí)施例涉及薄膜晶體管電路和薄膜晶體管工藝。一方面，這里公開的薄膜晶體管電路可用于有源矩陣有機(jī)發(fā)光二極管(AMOLED)顯示面板中以減少像素柵極和數(shù)據(jù)線上的RC延遲。這里公開的薄膜晶體管工藝減少了背溝道蝕刻中使用的掩模數(shù)量，并且減小了對高分辨率AMOLED顯示器(諸如適于和計算沒備一起使用的顯示器)中使用的器件的遷移率要求。
[0059]AMOLED顯示面板的概述
[0060]圖1是有源矩陣有機(jī)發(fā)光二極管面板100的樣本部分的示意圖，其可以采用這里論述的薄膜晶體管工藝實(shí)施例制造。面板100包括像素104的陣列，布置成行和列。面板100中的每行可使用柵極線108獨(dú)立地訪問。面板100中的每列可使用數(shù)據(jù)線112訪問。斷言像素的柵極線108和像素的數(shù)據(jù)線112 二者可訪問面板中的每個獨(dú)立像素104。
[0061]圖2是信號像素104的示意圖。從圖2可以看出，像素104面積的一部分由有機(jī)發(fā)光二極管(OLED) 204占據(jù)。像素104的有機(jī)發(fā)光二極管204的部分是發(fā)光元件。有機(jī)發(fā)光二極管204是電流驅(qū)動器件。像素104面積的剩余部分由像素電路208占據(jù)，其包括晶體管、電容器和金屬線路。像素電路208控制有機(jī)發(fā)光二極管204并由此向有機(jī)發(fā)光二極管204提供驅(qū)動該器件所需的電流。
[0062]圖3是像素電路208的電路圖。像素電路208包括驅(qū)動晶體管304。驅(qū)動晶體管304串聯(lián)連接到有機(jī)發(fā)光二極管204以調(diào)節(jié)通過有機(jī)發(fā)光二極管204的電流。特別地，驅(qū)動晶體管304的源極連接到有機(jī)發(fā)光二極管204的輸入端。驅(qū)動晶體管304的漏極連接到VDD0開關(guān)晶體管308用于向驅(qū)動晶體管304的柵極施加所需電壓。特別地，開關(guān)晶體管308的源極連接到驅(qū)動晶體管304的柵極。開關(guān)晶體管308的柵極連接到柵極線108，開關(guān)晶體管308的漏極連接到數(shù)據(jù)線112。有機(jī)發(fā)光二極管204的陰極與數(shù)據(jù)線112之間連接有寄生電容器312。驅(qū)動晶體管304的柵極和源極之間還連接有存儲電容器336。
[0063]如圖3所示，像素電路208另外還包括補(bǔ)償電路316。補(bǔ)償電路316包括輸入/輸出信號，例如控制信號322和發(fā)射使能信號326，其連接到位于補(bǔ)償電路316內(nèi)部的晶體管和電容器。一方面，補(bǔ)償電路316操作來補(bǔ)償可能發(fā)生在驅(qū)動晶體管304中的區(qū)域差異。例如，閾值電壓可能由于工藝的不一致性而出現(xiàn)區(qū)域變化。補(bǔ)償電路316還補(bǔ)償可能隨時間而發(fā)生在驅(qū)動晶體管304中的變化。例如，驅(qū)動晶體管304在整個幀時間導(dǎo)通并且隨時間而受到穩(wěn)定性劣化。這種劣化本身表現(xiàn)為晶體管閾值電壓和遷移率隨時間的變化。補(bǔ)償電路316還補(bǔ)償有機(jī)發(fā)光二極管204的導(dǎo)通電壓的增大和有機(jī)發(fā)光二極管204上的IR下降。補(bǔ)償電路316提供這些補(bǔ)償以至少確保有機(jī)發(fā)光二極管204具有合適的電流以使得像素104產(chǎn)生正確的亮度。
[0064]AMOLED面板中的行時間和RC延遲
[0065]圖4是圖3所示的像素電路208的時序圖。時序圖400示出操作來使像素104導(dǎo)通的信號序列。時序圖400包括柵極信號404和下一個柵極/數(shù)據(jù)信號408。像素104首先被驅(qū)動為低的柵極信號404關(guān)斷。在與柵極線108相關(guān)聯(lián)的RC延遲412之后，柵極信號404獲得其低值。一旦柵極信號404為低，柵極/數(shù)據(jù)信號408就被驅(qū)動為高。在與數(shù)據(jù)線112相關(guān)聯(lián)的RC延遲412之后，信號404獲得其高值。一旦數(shù)據(jù)信號408為高，數(shù)據(jù)信號408就維持在高電平，同時像素104被充電。數(shù)據(jù)線保持為高期間的時段被稱為像素充電時間416。在圖4中可以看出，像素104的行時間(row time) 420可以分成柵極線108的RC延遲412、數(shù)據(jù)線112的RC延遲412和像素充電時間416。因此，行時間420計算為如下:
[0066](I)行時間(RT)=像素充電時間+2XRC_延遲
[0067]信號或電力線之間的交迭會對RC延遲412有明顯貢獻(xiàn)，且因此對行時間420有貢獻(xiàn)。例如，交迭可發(fā)生在金屬I層中延伸的信號或電力線交叉金屬2層中延伸的信號或電力線的位置。由于電介質(zhì)材料設(shè)置在金屬I和金屬2之間，所以會產(chǎn)生寄生電容。從圖3可以看出，像素電路208包括信號線交迭的若干點(diǎn)。舉例來說，數(shù)據(jù)線112具有第一交迭區(qū)域320，其中數(shù)據(jù)線112交叉VDD線。由于發(fā)生在數(shù)據(jù)線112與補(bǔ)償電路316的輸入/輸出信號之間的第二交迭324，還出現(xiàn)了數(shù)據(jù)線112上的顯著負(fù)載。第三交迭區(qū)域328存在于柵極線108和數(shù)據(jù)線112之間。除了這些交迭區(qū)域以外，開關(guān)晶體管308的柵極-漏極電容器332和寄生電容器312對RC延遲412有貢獻(xiàn)，且因而對行時間420有貢獻(xiàn)。下面的公式表示了圖3所示的像素電路208的數(shù)據(jù)線負(fù)載:
[0068](2)數(shù)據(jù)線負(fù)載=C-交迭I+C-交迭2+C-交迭3+C-gd+C-陰極
[0069]公式(2)的數(shù)據(jù)線負(fù)載是舉例說明而并非限制。其他電路實(shí)施方式可產(chǎn)生不同的數(shù)據(jù)線負(fù)載特性。例如，陰極層(VSS)可以是數(shù)據(jù)線112上的電容性負(fù)載的附加源。對于大尺寸面板來說，VDD垂直且水平地延伸，該延伸也可給出數(shù)據(jù)線112上的額外負(fù)載。然而，與特定電路拓?fù)錈o關(guān)，RC延遲412都會對有機(jī)發(fā)光二極管顯示器中的行時間420有顯著貢獻(xiàn)。實(shí)際上，在高分辨率有機(jī)發(fā)光二極管顯示器中，大多數(shù)行時間可由RC延遲成分占據(jù)。
[0070]AMOLED面板中的薄膜晶體管
[0071]像素電路208中使用的晶體管是薄膜晶體管(TFT)，其可采用不同工藝實(shí)現(xiàn)。這里論述的實(shí)施例涉及以金屬氧化物薄膜晶體管工藝實(shí)現(xiàn)的薄膜晶體管，其中有源層由金屬氧化物形成。制造金屬氧化物薄膜晶體管的選項(xiàng)包括蝕刻停止(ES)型工藝和背溝道蝕刻(BCE)型工藝。
[0072]圖5是用現(xiàn)有技術(shù)的蝕刻停止型工藝制成的電路500的一部分的橫截面視圖。電路500包括金屬氧化物薄膜晶體管504和交迭區(qū)域508。電路500包括被柵極絕緣層520分隔開的金屬I層512和金屬2層516。金屬I形成晶體管504的柵極,而金屬2形成晶體管504的源和漏電極。在交迭區(qū)域508中，在金屬I中延伸的線路交迭在金屬2中延伸的線路。電路500由蝕刻停止工藝形成，因此具有設(shè)置在柵極絕緣層520和金屬2層516之間的蝕刻停止層524。在晶體管504中，蝕刻停止層524出現(xiàn)在形成在晶體管504的溝道中的金屬氧化物528上。在交迭區(qū)域508中，除了柵極絕緣層520的分隔之外，蝕刻停止層524還提供金屬I層512和金屬2層516之間的附加分隔。
[0073]圖6是用現(xiàn)有技術(shù)的背溝道蝕刻型工藝制成的電路600的一部分的橫截面視圖。電路600包括金屬氧化物薄膜晶體管604和交迭區(qū)域608。電路600包括被柵極絕緣層620分隔開的金屬I層612和金屬2層616。金屬I形成晶體管604的柵極,而金屬2形成晶體管604的源和漏電極。在交迭區(qū)域608中，在金屬I中延伸的線路與在金屬2中延伸的線路交迭。電路600由背溝道蝕刻型工藝制成，因此缺少蝕刻停止層。相應(yīng)地，背溝道蝕刻電路600缺少蝕刻停止電路500中存在的在金屬I和金屬2之間的附加分隔。
[0074]與背溝道蝕刻工藝相比，蝕刻停止提供了更容易的制造工藝。盡管如此，背溝道蝕刻型工藝與蝕刻停止型工藝相比具有若干優(yōu)點(diǎn)。例如，背溝道蝕刻工藝可具有更少的掩模步驟、減小的晶體管負(fù)載和/或更大的縱橫比(aspect ratio)。這里使用時，縱橫比是指晶體管的寬度對其長度的比率，即比率(寬度/長度)。因?yàn)楸硿系牢g刻型工藝所提供的優(yōu)點(diǎn)，例如減少的掩模步驟，期望將背溝道蝕刻型工藝用于有源矩陣有機(jī)發(fā)光二極管顯示面板中。
[0075]如上所述，蝕刻停止電路500中的交迭區(qū)域508具有在金屬I層512和金屬2層516之間的柵極絕緣體520上的蝕刻停止層524 ;而背溝道蝕刻電路600中的交迭區(qū)域608在金屬I層612和金屬2層616之間僅有柵極絕緣層620。由于背溝道蝕刻電路600中的更薄電介質(zhì)，所以在標(biāo)準(zhǔn)背溝道蝕刻工藝中，在金屬I和金屬2中延伸的線路之間的寄生電容更大。當(dāng)使用標(biāo)準(zhǔn)背溝道蝕刻工藝來制造具有多個交迭區(qū)域的電路(諸如圖3所示的像素電路208)時，該更薄電介質(zhì)的影響將變得明顯。參照圖3和公式(I)，開關(guān)晶體管308由于柵極-漏極電容332而置于數(shù) 據(jù)線112上的負(fù)載與可歸因于交迭區(qū)域320、324和328的RC延遲相比非常小。對于柵極線108也是如此。即使晶體管負(fù)載在背溝道蝕刻型工藝中更小，對于有源矩陣有機(jī)發(fā)光二極管而言，數(shù)據(jù)線112和柵極線108上的總負(fù)載也更大。表1比較了蝕刻停止工藝和背溝道蝕刻工藝:
[0076]表1
[0077]
【權(quán)利要求】
1.一種制造有機(jī)發(fā)光二極管OLED的方法,該方法包括: 形成薄膜晶體管TFT基板，TFT具有由第一金屬層形成的柵電極、由第二金屬層形成的源電極和漏電極，其中第二金屬層與第一金屬層通過柵極絕緣層分隔開，溝道區(qū)域位于源電極和漏電極之間； 在第二金屬層上沉積第一鈍化層； 在溝道區(qū)域和存儲電容器區(qū)域上形成第三金屬層，第三金屬層構(gòu)造為連接到第二金屬層的第一部分，第二金屬層的第一部分構(gòu)造為在穿過柵極絕緣體和第一鈍化層的第一通孔中連接到第一金屬層； 在第三金屬層上沉積第二鈍化層； 在第二鈍化層上形成陽極層，陽極構(gòu)造為連接到第三金屬層的第二部分，第三金屬層的第二部分構(gòu)造為在第一鈍化層和第二鈍化層的第二通孔中連接到第二金屬層，第三金屬層的第一部分與第三金屬層的第二部分通過第二鈍化層分隔開。
2.根據(jù)權(quán)利要求1的方法，其中，在第二鈍化層上形成陽極層的步驟進(jìn)一步包括在第二鈍化層上沉積有機(jī)絕緣層，以及在有機(jī)絕緣層上形成陽極層，陽極構(gòu)造為連接到第二金屬層。
3.根據(jù)權(quán)利要求2的方法，其中，所述有機(jī)絕緣層包括光敏化合物。
4.根據(jù)權(quán)利要求1的方法，其中，形成薄膜晶體管TFT基板的步驟進(jìn)一步包括: 在第一金屬層上形成柵極絕緣體； 在柵極絕緣體上形成溝道層；` 在柵極絕緣體和溝道層的第一部分上形成源電極和漏電極，漏電極和源電極在溝道層的第二部分上分隔開。
5.要據(jù)權(quán)利要求3的方法，其中，形成溝道區(qū)域的步驟包括在溝道層的第二部分上形成第三金屬層以用于遮擋光。
6.根據(jù)權(quán)利要求1的方法，其中，第三金屬層構(gòu)造為覆蓋第一TFT和第二 TFT之間的存儲電容器區(qū)域，并超出像素的有源區(qū)域。
7.根據(jù)權(quán)利要求1的方法，其中，柵電極和陽極層之間的存儲電容器的存儲電容是第一金屬層和第二金屬層之間的第一電容、第二金屬層和第三金屬層之間的第二電容、以及第三金屬層和陽極層之間的第三電容的總和。
8.根據(jù)權(quán)利要求1的方法，其中，第一和第二鈍化層包括Si02。
9.根據(jù)權(quán)利要求1的方法，其中，陽極包括銦錫氧化物。
10.根據(jù)權(quán)利要求1的方法，其中，第一金屬層、第二金屬層和第三金屬層中的每個包括銅。
11.根據(jù)權(quán)利要求1的方法，其中，柵極絕緣體包括SiO2和SiNx。
12.一種制造有機(jī)發(fā)光二極管OLED顯示器的方法，該方法包括: 形成薄膜晶體管TFT基板，TFF具有由第一金屬層形成的柵電極、由第二金屬層形成的源電極和漏電極，其中第二金屬層與第一金屬層通過柵極絕緣層分隔開，溝道區(qū)域位于源電極和漏電極之間； 在第二金屬層上沉積鈍化層； 在溝道區(qū)域、存儲電容器區(qū)域和OLED區(qū)域上形成第三金屬層，第三金屬層的第一部分構(gòu)造為連接到第二金屬層，第二金屬層構(gòu)造為在柵極絕緣體和鈍化層的第一通孔中連接到第一金屬層，第三金屬層的第二部分構(gòu)造為在鈍化層的第二通孔中連接到第二金屬層； 在第三金屬層上形成像素限定層，第三金屬層的第一部分與第三金屬層的第二部分通過該像素限定層分隔開。
13.根據(jù)權(quán)利要求12的方法，其中，在鈍化層上形成第三金屬層的步驟進(jìn)一步包括在鈍化層上沉積有機(jī)絕緣層和在有機(jī)絕緣層上形成第三金屬層，第三金屬層的第一部分構(gòu)造為連接到第一金屬層，第三金屬層的第二部分構(gòu)造為連接到第二金屬層。
14.根據(jù)權(quán)利要求12的方法，其中，形成薄膜晶體管TFT基板的步驟進(jìn)一步包括: 在第一金屬層上形成柵極絕緣體； 在柵極絕緣體上形成溝道層； 在柵極絕緣體和溝道層的第一部分上形成源電極和漏電極，漏電極和源電極在溝道層的第二部分上分隔開。
15.根據(jù)權(quán)利要求14的方法，其中，形成溝道區(qū)域的步驟包括在溝道層的第二部分上形成第三金屬層以用于遮擋光。
16.根據(jù)權(quán)利要求12的方法，其中，第三金屬層構(gòu)造為覆蓋第一晶體管和第二晶體管之間的存儲電容器區(qū)域、像素的有源區(qū)域、TFT的溝道區(qū)域、以及數(shù)據(jù)線，使得第三金屬層用于為溝道遮光，用作像素的陽極，減小寄生電容以及增大存儲電容器的存儲電容。
17.根據(jù)權(quán)利要求12的方法，其中，數(shù)據(jù)線構(gòu)造為延伸到第三金屬層以在第三金屬層和第一金屬層之間包括柵極絕緣層和鈍化層，從而減小數(shù)據(jù)線和第一金屬層之間的寄生電容。
18.根據(jù)權(quán)利要求12的方法，其中，存儲電容器具有柵電極和第三金屬層之間的存儲電容，其是第一金屬層和第二金屬層之間的第一電容以及第二金屬層和第三金屬層之間的第二電容的總和。
19.根據(jù)權(quán)利要求12的方法，其中，OLED顯示器是底部發(fā)射顯示器，使得光朝向第三金屬層發(fā)射。
【文檔編號】H01L51/56GK103515544SQ201310424346
【公開日】2014年1月15日 申請日期:2013年6月14日 優(yōu)先權(quán)日:2012年6月15日
【發(fā)明者】洪銘欽, 張世昌, V·古普塔, 樸英培 申請人:蘋果公司