集成電路插入器及其制造方法
【專利摘要】本發(fā)明提供用于插入器的系統(tǒng)和方法，該插入器用于將兩個或者更多個集成電路裸片耦合至電路封裝。在單個半導體襯底的第一位置上設置第一集成電路部分。在單個半導體襯底的第二位置上設置第二集成電路部分，其中第二集成電路部分沿著第一軸線與第一集成電路部分電隔離。第一集成電路部分和第二集成電路部分被配置為提供去往跨與第一軸線垂直的第二軸線的兩個或者更多對應的頂部裸片集成電路的電耦合。
【專利說明】集成電路插入器及其制造方法
[0001]相關申請的交叉引用
[0002]本申請要求于2012年8月I日提交的名稱為“Max Size Interposer”的序列號為61/678，506的美國臨時專利申請、于2012年8月28日提交的名稱為“Max SizeInterposer”的序列號為61/694，151的美國臨時專利申請以及于2012年11月30日提交的名稱為“Mult1-1nterposer Assembly”的序列號為61/731,975的美國臨時專利中請的優(yōu)先權，其全部內(nèi)容通過引用并入于此。
【技術領域】
[0003]本公開總體涉及集成電路制作，并且更具體而言涉及集成電路插入器制作。
【背景技術】
[0004]集成電路裸片的最大尺寸通常受到在集成電路制作工藝期間使用的光掩模的光罩(reticle)尺寸限制。然而，對于在單個集成電路裸片上的制造而言，一些器件正在接近并非最大理論尺寸的實際尺寸限制。例如，在半導體器件制作中已經(jīng)使用插入器以路由器件之間的電互連、制作高密度芯片封裝接口、從多個更小集成電路芯片產(chǎn)生器件等。
[0005]提出以上描述作為對相關【技術領域】的總體概述并且不應當被解釋為承認其包含的任何信息構成本申請的現(xiàn)有技術。

【發(fā)明內(nèi)容】

[0006]提供用于插入器的系統(tǒng)和方法，該插入器用于將兩個或者更多個集成電路裸片耦合至電路封裝。在單個半導體襯底的第一位置上設置第一集成電路部分。在單個半導體襯底的第二位置上設置第二集成電路部分，其中第二集成電路部分沿著第一(隔離)軸線與第一集成電路部分電隔離。第一集成電路部分和第二集成電路部分被配置為提供去往跨與第一軸線垂直的第二軸線的兩個或者更多個對應的頂部裸片集成電路的電耦合。
[0007]作為另一示例，集成電路封裝包括插入器，該插入器包括設置在單個半導體襯底的第一位置上的第一集成電路部分和設置在單個半導體襯底的第二位置上的第二集成電路部分。第二集成電路部分通過在第一集成電路部分和第二集成電路部分之間延伸的隔離軸線與第一電路部分電隔離。兩個或者更多個集成電路裸片跨與隔離軸線垂直的第二軸線電耦合至插入器的第一集成電路部分和第二集成電路部分，其中插入器的第一集成電路部分和第二集成電路部分各自包括電連接兩個或者更多個集成電路裸片并且在與隔離軸線平行的方向上在兩個或者更多個集成電路裸片之間延伸的電連接的圖案。
[0008]作為附加的示例，制作用于將兩個或者更多個集成電路裸片耦合至集成電路封裝的插入器的方法包括在集成電路晶片襯底上的第一光罩位置處印制第一插入器部分。在集成電路晶片襯底上的第二光罩位置處印制第二插入器部分，第二光罩位置與第一光罩位置相鄰。在集成電路晶片襯底上的第一插入器部分和第二插入器部分之間提供隔離軸線，其中隔離軸線將第一插入器部分與第二插入器部分電隔離，并且切割集成電路晶片襯底而不沿著隔離軸線切割以形成包括第一插入器部分和第二插入器部分的插入器。
【專利附圖】

【附圖說明】
[0009]圖1是根據(jù)本公開的一個實施例的示例集成電路封裝的頂視圖，該示例集成電路包括經(jīng)由硅插入器設置在封裝襯底上的兩個集成電路裸片。
[0010]圖2A是圖1中所見的集成電路封裝的截面圖。
[0011]圖2B是圖1中所見的集成封裝的第二截面圖。
[0012]圖3示出根據(jù)圖1的實施例的硅晶片，該硅晶片包括被配置用于互連兩個或者更多個集成電路裸片的硅插入器。
[0013]圖4是描繪根據(jù)本公開的實施例的包括插入器和兩個或者更多個集成電路裸片的集成電路封裝的示例電互連的圖。
[0014]圖5是描繪根據(jù)本公開的另一實施例的集成電路封裝的示例電互連的圖，該集成電路封裝包括插入器和兩個或者更多個集成電路裸片。
[0015]圖6是描繪根據(jù)本公開的一個實施例的在半導體晶片的光罩位置處的不同集成電路部分的規(guī)劃的圖。
[0016]圖7是描繪根據(jù)本公開的一個實施例的示例插入器集成電路部分測試結果的圖。
[0017]圖8是描繪用于安裝頂部裸片集成電路的部分的圖。
[0018]圖9是描繪根據(jù)本公開的一個實施例的從經(jīng)測試的晶片劃切插入器的圖。
[0019]圖10是描繪根據(jù)本公開的另一實施例的使用兩個插入器部分的三個電路部件的連接的圖。
[0020]圖11是描繪在集成電路封裝中使用m個插入器部分的η個電路部件的連接的框圖。
[0021]圖12是描繪根據(jù)本公開的一個實施例的制作用于將兩個或者更多個集成電路裸片耦合至集成電路封裝的插入器的方法的流程圖。
[0022]圖13是描繪根據(jù)本公開的一個實施例的制作集成電路封裝的方法的流程圖。【具體實施方式】
[0023]圖1是本公開的一個實施例中的示例集成電路封裝100的頂視圖，該示例集成電路封裝100包括經(jīng)由硅插入器108電耦合至封裝襯底106的兩個集成電路頂部裸片102、104。如圖所示，硅插入器108包括第一集成電路部分111和第二集成電路部分113，其中第一和第二頂部裸片集成電路102、104被連接以便跨越在第一和第二插入器集成電路部分
111、113之間行進的隔離軸線115。
[0024]圖2Α中示出本公開的一個實施例的集成電路封裝100的截面圖。圖2Α中示出的截面圖包括三個放大視圖110、112、114以圖示硅插入器108如何將兩個集成電路裸片102、104彼此電耦合以及電耦合至封裝襯底的示例。硅插入器108包括硅通孔(TSV) 116和互連跡線118用于將集成電路裸片102、104上的連接器120(例如連接器凸塊、微凸塊)電耦合至硅插入器108的底部表面上的連接器122 (例如連接器凸塊)。硅插入器連接器122通過在封裝襯底106內(nèi)的互連過孔和層(未示出)電耦合至在封裝襯底106的底部表面上的用于連接至外部電路裝置(諸如印制電路板)的連接器124 (例如焊料球)。穿過插入器108的互連跡線118也用來實現(xiàn)兩個集成電路頂部裸片102、104之間的電連接，如放大視圖112中標號126所示。
[0025]例如，第一放大截面圖110圖示在單個集成電路裸片102上的連接器120與硅插入器連接器122之間實現(xiàn)的電互連116、118的示例。第二放大視圖112圖示在硅插入器108上設置的兩個不同集成電路裸片102、104之間的電互連126的示例。第三放大視圖114圖示在第二集成電路裸片104上的連接器120與硅插入器連接器122之間的電互連的示例。
[0026]圖2B是圖1中所見的集成封裝的第二截面圖。圖2B的截面圖圖示連接至插入器108的第一集成電路部分111和第二集成電路部分113以促進跨在兩個插入器集成電路部分之間行進的隔離軸線115的通信的第一頂部裸片集成電路102的視圖。如圖2B所示，在本公開的一個實施例中，通過裸片內(nèi)電連接128 (諸如在頂部裸片集成電路102的一個或者多個層中制作的金屬跡線)促進該通信。在本公開的一個實施例中，跨隔離軸線115類似地連接第二頂部裸片集成電路104(未示出)。因此，圖2A和圖2B通過插入器108內(nèi)的電連接126實現(xiàn)第一頂部裸片集成電路102與第二頂部裸片集成電路104之間的連接，而通過在頂部裸片集成電路102、104內(nèi)的電連接128實現(xiàn)插入器108的第一集成電路部分111與插入器108的第二集成電路部分113之間的連接。
[0027]圖3圖示本公開的一個實施例中的被配置用于互連從硅晶片202制作的兩個或者更多個集成電路裸片的硅插入器200。在硅晶片的單個裸片上圖案化的有源或者無源部件(諸如TSV和互連跡線)的區(qū)域受在光刻工藝中使用的光掩模的、由圖3中的光罩位置矩形204的尺寸指示的光罩尺寸的限制。為了圖案化晶片上的多個裸片，在光罩位置204處圖案化單個裸片，并且然后移動晶片202或者曝光設備(諸如步進機)以圖案化另一裸片等。根據(jù)需要重復這一工藝以向裸片添加不同圖案和/或材料層(諸如硅和金屬)。在晶片202上的光罩位置204處的個體裸片被彼此物理并且電隔離，例如通過在光罩位置204之間形成雙環(huán)形密封206。在本公開的一個實施例中，每個光罩位置204由環(huán)形密封圍繞，使得光罩位置204由兩個密封以及硅晶片202的在密封之間的分節(jié)(有時稱作通道(street))彼此分離，一個密封與相應兩個光罩位置204中的每個光罩位置關聯(lián)。然后例如使用激光或者覆有金剛石的鋸208通過在雙環(huán)形密封206之間切割(例如劃切)晶片來從晶片202分離在光罩位置204處的裸片。
[0028]為了制作足夠大以互連兩個或者更多個集成電路裸片的硅插入器200，使用硅晶片202上的兩個相鄰光罩位置204來制作每個硅插入器200。不切割兩個相鄰光罩位置204之間的隔離軸線206 (例如雙環(huán)形密封)以便形成多于單個光罩位置204的尺寸的兩倍的硅插入器200。在圖3中的放大視圖210中圖示了一個示例。
[0029]如在放大視圖210中所示，通過在集成電路晶片襯底202上在第一光罩位置212處印制第一插入器部分來制作用于將兩個或者更多個集成電路裸片耦合至集成電路封裝的插入器200。在集成電路晶片襯底202上在第二光罩位置214處印制第二插入器部分，第二光罩位置214與第一光罩位置212相鄰。在本公開的一個實施例中，同時形成第一和第二插入器部分，并且在本公開的另一實施例中，在不同時間(例如以交錯步驟)形成第一和第二插入器部分。在集成電路晶片襯底202的第一和第二插入器部分之間提供隔離軸線206，隔離軸線206將第一插入器部分212與第二插入器部分214電隔離。切割集成電路襯底202而不沿著隔離軸線206切割，以形成包括第一插入器部分212和第二插入器部分214的插入器200。例如，在本公開的一個實施例中，插入器200由在第一光罩位置212和第二光罩位置214處形成的兩個插入器部分形成。在形成第一和第二插入器部分之后，在雙環(huán)形密封206之間切割集成電路晶片襯底202，諸如沿著虛線216以提取貫穿在第一光罩位置212和第二光罩位置214處的兩個插入器部分的插入器200。
[0030]圖4是描繪根據(jù)本公開的實施例的包括插入器和兩個或者更多個集成電路裸片的集成電路封裝的示例電互連的圖。插入器402包括設置在單個半導體襯底的第一位置上的第一集成電路部分404。插入器402還包括設置在單個半導體襯底的第二相鄰位置上的第二集成電路部分406。第二集成電路部分406沿著第一(隔離)軸線408與第一集成電路部分404電隔離。在本公開的一個實施例中，第一和第二集成電路部分404、406的尺寸分別對應于用來制作第一集成電路部分404和第二集成電路部分406的一個或者多個光罩掩膜的光罩尺寸。因此包括第一集成電路部分404和第二集成電路部分406的完整插入器402在尺寸上大于分別用來制作那些部分404、406的光罩掩膜。
[0031 ] 在本公開的一個實施例中，第一集成電路部分404和第二集成電路部分406由密封環(huán)410電隔離。在制作期間，密封環(huán)410形成于集成電路部分404、406中的每個集成電路部分周圍，其中通道間隙408沿著第一軸線408存在于密封環(huán)410之間。為了從更大的半導體襯底分離插入器402，諸如經(jīng)由激光或者鋸切割圍繞第一集成電路部分404和第二集成電路部分406的外部的通道，而沿著第一軸線408的通道保持未切分(未切割)，從而導致第一和第二集成電路部分404、406的電分離。
[0032]第一和第二集成電路部分404、406被配置為提供去往分別作為輪廓描繪的兩個或者更多個對應的頂部裸片集成電路412、414的電耦合，頂部裸片集成電路412、414被定位以便每個頂部裸片集成電路沿著與第一軸線408垂直的第二軸線418貫穿第一和第二集成電路部分404、406。頂部裸片集成電路412、414經(jīng)由形成于插入器402的第一和第二集成電路部分404、406上的接觸416電耦合至插入器402。例如，在本公開的一個實施例中，頂部集成電路裸片412、414的電耦合連接器(例如連接器凸塊或者微凸塊)與接觸416匹配以促進頂部裸片集成電路412、414與其它部件之間經(jīng)由插入器的通信。在本公開的一個實施例中，插入器402的第一集成電路部分404和第二集成電路部分406中的一個或者多個集成電路部分被制作成包括在插入器集成電路部分404、406內(nèi)的電連接420，電連接420在平行于或者基本平行于第一軸線408的方向上延伸。插入器的對應部分中的此類連接將第一頂部裸片集成電路412電耦合至第二頂部裸片集成電路414，盡管相應頂部裸片在其它方面相互電隔離。
[0033]如之前注意到的那樣，插入器的第一集成電路部分和第二集成電路部分404、406彼此電隔離。圖4的配置借由在第一頂部裸片集成電路412和/或第二頂部裸片集成電路414中形成的內(nèi)部連接來實現(xiàn)在兩個集成電路部分404、406與和其連接的任何部件(例如圖10中所示和描述)之間跨由通道408形成的隔離屏障的通信。因此，第一和第二頂部裸片集成電路412、414由插入器內(nèi)的電連接420連接，并且第一和第二集成電路部分404、406通過在第一和第二頂部裸片集成電路412、414的一個或者多個內(nèi)部層中形成的內(nèi)部電耦合來連接。
[0034]在本公開的一個實施例中，如圖4中所描繪，對于插入器402的第一集成電路部分404和第二集成電路部分406而言頂部裸片集成電路接觸416和其它內(nèi)部連接(例如在420)的圖案相同。在這一實施例中，根據(jù)相同制作圖案形成硅晶片襯底的所有光罩位置(諸如圖3中在204所示的光罩位置)。在其它一些實施例中，集成電路部分制作圖案跨襯底的光罩位置而不同。
[0035]圖5是描繪本公開的一個實施例中的插入器(類似于圖4中所見的插入器)的圖，該插入器用于使用非匹配插入器集成電路部分將兩個或者更多個集成電路裸片耦合至電路封裝。圖5公開插入器502,該插入器502包括彼此電分離的第一集成電路部分504和第二集成電路部分506。在圖5中，插入器內(nèi)的電連接508和頂部裸片集成電路接觸510的圖案在第一集成電路部分504和第二集成電路部分506之間不同，使得不能相同地制作硅晶片襯底的所有光罩位置。在本公開的這一實施例中，根據(jù)對應于第一集成電路部分504圖案的第一制作圖案形成硅襯底上的特定光罩位置，而根據(jù)對應于第二集成電路506圖案的第二制作圖案形成鄰近的光罩位置，如參照圖6所進一步詳細描述的那樣。
[0036]圖6至圖9描述用于制造集成電路封裝的示例工藝。圖6是描繪本公開的一個實施例中的在襯底的光罩位置處的不同集成電路部分的規(guī)劃的圖。圖6描繪硅襯底602和由矩形框在其上限定和表示的數(shù)個光罩位置604。襯底602的特定光罩位置604被指定用于制作插入器的集成電路部分。在圖6的實施例中，將根據(jù)與第二集成電路部分608(由西南至東北斜線表示)不同的圖案制作插入器的第一集成電路部分606(由西北至東南斜線表示)。在本公開的一個實施例中，集成電路部分的制作包括在每個集成電路部分的周界周圍制作密封環(huán)。一旦制作集成電路部分606、608，將對它們進行測試以確定該制作是否成功。
[0037]圖7是描繪本公開的一個實施例中的示例插入器集成電路部分測試結果的圖。在襯底702上形成插入器集成電路部分之后，將測試該集成電路部分以確定是否正確地形成相應圖案。在704標記測試指示制作失敗的特定集成電路部分。通過針對插入器集成電路部分制作失敗測試，減少了集成電路封裝制造成本，如在本公開的一個實施例中，被標識為制作測試失敗的集成電路部分的插入器將不具有在其上安裝的頂部裸片集成電路。
[0038]圖8是描繪用于安裝頂部裸片集成電路的部分的圖。在襯底806上標識第一集成電路部分802-第二集成電路部分804對的光罩位置，其中集成電路部分802、804都不標識為制作失敗808。在本公開的一個實施例中，第一頂部裸片集成電路810和第二頂部裸片集成電路812被定位成跨被標識的對中的每對并且在從襯底806劃切插入器之前電耦合(連接)至這些對。在本公開的另一實施例中，在附著頂部裸片集成電路之前將包括集成電路部分對的插入器切割分開。
[0039]圖9是描繪從襯底劃切插入器的圖。在本公開的一個實施例的劃切操作中，使用激光、覆有金剛石的鋸或者其它合適的切割設備沿著光罩位置之間的通道中的特定通道(例如光罩位置密封環(huán)之間的通道)切割襯底902。因為插入器包括在多于一個光罩位置處的集成電路部分，所以并不沿著所有通道進行切割(切分)。在圖9的實施例中，沿著每個豎直通道904和每隔一個水平通道進行切割，在切割通道910之間留下不切割線908，使得個體插入器912被形成為每個插入器包括跨第一集成電路部分918和第二集成電路部分920連接的第一頂部裸片集成電路914和第二頂部裸片集成電路916，其中第一和第二集成電路部分918、920由沿著不切割線908的隔離軸線電隔離，不切割線908垂直于第一和第二頂部裸片集成電路914、916的布置。
[0040]如在前述示例中所公開的那樣，除了使用兩個頂部裸片集成電路連接兩個插入器部分之外，本公開的其它實施例包括其它配置。圖10是描繪使用集成電路封裝中的兩個插入器部分連接三個電路部件的圖，其中某些電路部件被連接成完全分離插入器部分。在圖10的示例中，插入器1002包括沿著隔離軸線1007分離的插入器集成電路部分A1004和插入器集成電路部分B1006。集成電路封裝的第一部件1008橋接插入器部分A1004和插入器部分B1006，從而通過橋接隔離的插入器部分1004、1006的第一部件1008的內(nèi)部電連接促進連接至插入器1002的部件之間的通信。雖然第一部件1008包括用于橋接跨隔離的插入器部分1004、1006的通信的內(nèi)部電連接，然而在本公開的一個實施例中，第二部件1010和第三部件1012不包括此類鏈接插入器的內(nèi)部電連接。
[0041]在本公開的一個實施例中，第二部件1010僅連接至插入器部分A1004，并且第三部件1012僅連接至插入器部分B1006。經(jīng)由插入器部分A1004的插入器部分內(nèi)的連接促進第二部件1010和第一部件1008之間的通信，并且經(jīng)由插入器部分B1006的插入器部分內(nèi)的連接促進第三部件1012和第一部件1008之間的通信。因此，在本公開的一個實施例中，第二部件1010被配置為經(jīng)由通信路徑與第三部件1012通信，該通信路徑包括插入器部分A1004、第一部件1008和插入器部分B1006。
[0042]部件1008、1010、1012采用多種方式。例如，在本公開的一個實施例中，第二部件1010是頂部裸片集成電路處理器部件，并且第三部件1012是頂部裸片集成電路存儲器部件。在本公開的另一實施例中，第二部件1010是頂部裸片I/O集成電路部件，并且第三部件1012是頂部裸片集成電路存儲器部件。
[0043]圖11是描繪使用集成電路封裝中的m個插入器部分連接η個電路部件的圖。在圖11的示例中，使用多個插入器部分連接多個集成電路部件。在本公開的一個實施例中，一個電路部件1102以排他方式連接至每個插入器部分1006，而電路部件1104被定位成橋接跨插入器部1106分的通信。因此，在本公開的一個實施例中，η個排他連接的電路部件和η-1個橋接電路部件跨η個插入器部分進行通信。在本公開的一個實施例中，插入器部分1106由單個半導體襯底形成并且通過由密封環(huán)限定的平行隔離軸線1108彼此電隔離。
[0044]在本公開的其他一些實施例中，可以利用不同數(shù)目和配置的電路部件和插入器部分。在圖11的示例中，插入器部分1106被定位成線性樣式。在本公開的其他一些實施例中，插入器部分1106被定位成具有豎直或者水平連接該插入器部分1106的橋接電路部件1104的二維陣列，或者被定位成蛇形樣式(snaking fashion)。在這一實施例中，第一組隔離軸線彼此平行，而第二組隔離軸線垂直于第一組隔離軸線。在本公開的其它又一些實施例中，多個電路部件1102連接至插入器部分1106中的一個或者多個插入器部分。
[0045]圖12是描繪制作用于將兩個或者更多個集成電路裸片耦合至集成電路封裝的插入器的方法的流程圖。在1202處，在集成電路晶片襯底上的第一光罩位置處印制第一插入器部分，并且在1204處，在集成電路晶片襯底上的第二光罩位置處印制第二插入器部分，第二光罩位置與第一光罩位置相鄰。在圖12的不例中，同時印制第一和第二插入器部分。在本公開的其它一些實施例中，在不同時間印制第一和第二插入器部分。在1206處,在集成電路晶片襯底上的第一和第二插入器部分之間提供隔離軸線，其中在實施例中隔離軸線電隔離第一插入器部分與第二插入器部分。在1208處，切割集成電路晶片襯底而不沿著隔離軸線切割，以形成包括第一插入器部分和第二插入器部分的插入器。
[0046]圖13是描繪制作集成電路封裝的方法的流程圖。在1302處，在集成電路晶片襯底的第一光罩位置處印制第一插入器部分。在1304處,在集成電路晶片襯底的第二光罩位置處印制第二插入器部分。在1306處，在集成電路晶片襯底上的第一插入器部分和第二插入器部分之間提供隔離軸線，隔離軸線將第一插入器部分與第二插入器部分電隔離。在1308處，跨垂直于隔離軸線的第二軸線將兩個或者更多個集成電路裸片電耦合至插入器的第一和第二插入器部分。在本公開的一個實施例中，一個或者多個集成電路裸片的耦合通過一個或者多個集成電路裸片的內(nèi)部電連接提供第一和第二插入器部分的電連接，而通過插入器部分內(nèi)的電連接促進一個或者多個集成電路裸片之間的通信。在1310處，切割集成電路晶片襯底而不沿著隔離軸線切割，以形成包括電耦合至包括第一插入器部分和第二插入器部分的插入器的兩個或者更多個集成電路裸片的集成電路組件，并且在1312處，插入器被耦合至封裝襯底以形成集成電路封裝。在圖13的實施例中，兩個或者更多個集成電路裸片在切割集成電路晶片襯底之前電耦合至第一和第二插入器部分。在本公開的其它實施例中，在電耦合集成電路裸片之前切割襯底，其中頂部裸片集成電路在頂部裸片的劃切和插入器的劃切之后被裝配到插入器上。
[0047]本申請使用示例來說明本發(fā)明。本發(fā)明的可受專利保護的范圍包括其它示例。
【權利要求】
1.一種用于將兩個或者更多個集成電路裸片耦合至電路封裝的插入器，包括: 第一集成電路部分，設置于單個半導體襯底的第一位置上；以及 第二集成電路部分，設置于所述單個半導體襯底的第二位置上，所述第二集成電路部分沿著第一軸線與所述第一集成電路部分電隔離， 所述第一集成電路部分和所述第二集成電路部分被配置為提供去往跨垂直于所述第一軸線的第二軸線的兩個或者更多個對應的頂部裸片集成電路的電耦合。
2.如權利要求1所述的插入器，其中所述第一集成電路部分和所述第二集成電路部分中的每個集成電路部分的尺寸對應于分別用來制作所述第一集成電路部分和所述第二集成電路部分的一個或者多個光罩掩膜的光罩尺寸。
3.如權利要求1所述的插入器，其中所述第一集成電路部分和所述第二集成電路部分的組合尺寸大于用來制作所述第一集成電路部分和所述第二集成電路部分的光罩掩膜的光罩尺寸。
4.如權利要求1所述的插入器，其中所述第一集成電路部分和所述第二集成電路部分包括用于電連接所述兩個或者更多個對應的頂部裸片部分的電連接的圖案，至少一些電連接的所述圖案在平行于所述第一軸線的方向上延伸。
5.如權利要求1所述的插入器，其中所述第一集成電路部分和所述第二集成電路部分從半導體晶片襯底上的鄰近但未切分的光罩位置形成。
6.如權利要求1所述的插入器，其中所述第一集成電路部分與所述第二集成電路部分由密封環(huán)電隔離，所述密封環(huán)沿著所述第一集成電路部分和所述第二集成電路部分之間的所述第一軸線延伸。
7.如權利要求6所述的插入器，其中第一密封環(huán)圍繞所述第一集成電路部分，并且第二密封環(huán)圍繞所述第二集成電路部分，其中所述第一密封環(huán)和所述第二密封環(huán)由空間分離。
8.如權利要求1所述的插入器，其中所述第一集成電路部分和所述第二集成電路部分各自包括用于電連接所述兩個或者更多個對應的頂部裸片集成電路的電連接的相同圖案。
9.如權利要求1所述的插入器，其中所述第一集成電路部分和所述第二集成電路部分各自包括用于電連接所述兩個或者更多個對應的頂部裸片集成電路的電連接的不同圖案。
10.一種制作用于將兩個或者更多個集成電路裸片耦合至集成電路封裝的插入器的方法，包括二 在集成電路晶片襯底上的第一光罩位置處印制第一插入器部分； 在所述集成電路晶片襯底上的第二光罩位置處印制第二插入器部分，所述第二光罩位置與所述第一光罩位置相鄰； 在所述集成電路晶片襯底上的所述第一插入器部分和所述第二插入器部分之間提供隔離軸線，所述隔離軸線將所述第一插入器部分與所述第二插入器部分電隔離；并且 切割所述集成電路晶片襯底而不沿著所述隔離軸線切割，以形成包括所述第一插入器部分和所述第二插入器部分的插入器。
11.如權利要求10所述的方法，其中所述插入器被配置為提供去往跨垂直于所述隔離軸線的第二軸線的兩個或者更多個對應的頂部裸片集成電路的電耦合。
12.如權利要求10所述的方法，還包括:使用光罩掩膜制作所述第一插入器部分和所述第二插入器部分，使得所述第一集成電路部分和所述第二集成電路部分中的每個集成電路部分的尺寸對應于所述光罩掩膜的光罩尺寸。
13.如權利要求10所述的方法，還包括: 使用光罩掩膜制作所述第一插入器部分和所述第二插入器部分，使得所述第一集成電路部分和所述第二集成電路部分的組合尺寸大于所述光罩掩膜的光罩尺寸。
14.如權利要求10所述的方法，其中所述隔離軸線包括內(nèi)部雙密封環(huán)。
15.如權利要求11所述的方法，其中所述第一插入器部分和所述第二插入器部分各自包括用于電連接所述兩個或者更多個對應的頂部裸片部分的電連接的圖案，所述電連接的圖案各自在平行于所述隔離軸線的方向上延伸。
16.如權利要求11所述的方法，其中使用相同光罩掩膜來制作所述第一插入器部分和所述第二插入器部分，所述相同光罩掩膜用于生成用于電連接所述兩個或者更多個對應的頂部裸片集成電路的電連接的圖案。
17.如權利要求11所述的方法，其中使用不同光罩掩膜來制作所述第一插入器部分和所述第二插入器部分，使得所述第一插入器部分和所述第二插入器部分各自包括用于電連接所述兩個或者更多個對應的頂部裸片集成電路的電連接的不同圖案。
18.如權利要求11所述的方法，其中同時印制所述第一插入器部分和所述第二插入器部分。
19.一種集成電路封裝，包括: 插入器，其包括設置于單個半導體襯底的第一位置上的第一集成電路部分和設置于所述單個半導體襯底的第二位置上的第二集成電路部分，其中所述第二集成電路部分與所述第一集成電路部分由在所述第一集成電路部分與所述第二集成電路部分之間延伸的隔離軸線電隔離；以及 兩個或者更多個集成電路裸片，跨垂直于所述隔離軸線的第二軸線電耦合至所述插入器的所述第一集成電路部分和所述第二集成電路部分，其中所述插入器的所述第一集成電路部分和所述第二集成電路部分各自包括電連接所述兩個或者更多個集成電路裸片并且在平行于所述隔離軸線的方向上在所述兩個或者更多個集成電路裸片之間延伸的電連接的圖案。
20.如權利要求19所述的集成電路封裝，其中所述插入器還包括設置于所述單個半導體襯底的第三位置上的第三集成電路部分，所述第三集成電路部分與所述第一集成電路部分以及所述第二集成電路部分電隔離； 其中所述集成電路封裝還包括附加集成電路裸片，所述附加集成電路裸片電耦合至所述第三集成電路部分以及所述插入器的所述第一集成電路部分和所述第二集成電路部分中的至少一個集成電路部分。
21.如權利要求20所述的集成電路封裝，其中所述第三集成電路部分與所述第一集成電路部分由第二隔離軸線電隔離，所述第二隔離軸線平行于所述第一集成電路部分和所述第二集成電路部分之間的所述隔離軸線。
22.如權利要求20所述的集成電路封裝，其中所述第三集成電路部分與所述第一集成電路部分由第二隔離軸線電隔離，所述第二隔離軸線垂直于所述第一集成電路部分和所述第二集成電路部分之間的所述隔離軸線。
23.一種制作集成電路封裝的方法，包括: 在集成電路晶片襯底上的第一光罩位置處印制第一插入器部分； 在所述集成電路晶片襯底上的第二光罩位置處印制第二插入器部分二在所述集成電路晶片襯底上的所述第一插入器部分和所述第二插入器部分之間提供隔離軸線，所述隔離軸線將所述第一插入器部分與所述第二插入器部分電隔離； 跨垂直于所述隔離軸線的第二軸線將兩個或者更多個集成電路裸片電耦合至所述插入器的所述第一插入器部分和所述第二插入器部分； 切割所述集成電路晶片襯底而不沿著所述隔離軸線切割，以形成包括電耦合至包括所述第一插入器部分和所述第二插入器部分的插入器的所述兩個或者更多個集成電路裸片的集成電路組件；并且 將所述插入器耦合至封裝襯底以形成所述集成電路封裝。
24.根據(jù)權利要求23所述的方法，其中所述切割包括利用金剛石鋸或者激光的劃切工序。
25.根據(jù)權利要求23所述的方法，其中在將所述兩個或者更多個集成電路裸片電耦合至所述第一插入器部分和所述第二插入器部分之前切割所述集成電路晶片襯底。
【文檔編號】H01L21/50GK103579052SQ201310340288
【公開日】2014年2月12日 申請日期:2013年8月1日 優(yōu)先權日:2012年8月1日
【發(fā)明者】C·平卡, I·布爾斯坦 申請人:馬維爾以色列(M.I.S.L.)有限公司