本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，特別是涉及一種半導(dǎo)體器件及其形成方法。

背景技術(shù)：
結(jié)合圖1和圖2所示，現(xiàn)有射頻（RF）電路包括：襯底1；位于襯底1的晶體管，包括：柵極2、源極3和漏極4；位于襯底1和晶體管上的第一層間介質(zhì)層5；位于第一層間介質(zhì)層5內(nèi)的第一導(dǎo)電插塞7A、第二導(dǎo)電插塞7B和第三導(dǎo)電插塞7C，第一導(dǎo)電插塞7A與柵極2電連接，第二導(dǎo)電插塞7B與源極3電連接，第三導(dǎo)電插塞7C與漏極4電連接；位于第一層間介質(zhì)層5上的第一互連線6A、第二互連線6B和第三互連線6C，三者位于同一層，第一互連線6A與第一導(dǎo)電插塞7A電連接，第二互連線6B與第二導(dǎo)電插塞7B電連接，第三互連線6C和第三導(dǎo)電插塞7C電連接；位于第一互連線6A、第二互連線6B、第三互連線6C和第一層間介質(zhì)層5上的第二層間介質(zhì)層8。射頻電路工作時，射頻信號會經(jīng)由第二互連線6B上方的其他互連線（未圖示）發(fā)送至第二互連線6B、再被第三互連線6C接收，或者，射頻信號會經(jīng)由第三互連線6C上方的其他互連線（未圖示）發(fā)送至第三互連線6C、再被第二互連線6B接收。但是，在實(shí)際應(yīng)用中發(fā)現(xiàn)，該射頻電路中存在嚴(yán)重的射頻信號泄漏現(xiàn)象，降低了射頻電路的性能。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明要解決的問題是：射頻電路中存在嚴(yán)重的射頻信號泄漏現(xiàn)象，降低了射頻電路的性能。為解決上述問題，本發(fā)明提供了一種半導(dǎo)體器件，包括：襯底；位于襯底的晶體管，包括：柵極、源極和漏極；位于所述襯底和晶體管上的第一層間介質(zhì)層；位于所述第一層間介質(zhì)層內(nèi)的第一導(dǎo)電插塞和第二導(dǎo)電插塞；位于所述第一層間介質(zhì)層上的第一互連線和第二互連線，所述第一互連線與第一導(dǎo)電插塞電連接，所述第二互連線與第二導(dǎo)電插塞電連接；位于所述第一層間介質(zhì)層、第一互連線和第二互連線上的第二層間介質(zhì)層；位于所述第一層間介質(zhì)層和第二層間介質(zhì)層內(nèi)的第三導(dǎo)電插塞；位于所述第二層間介質(zhì)層上的第三互連線，所述第三互連線與第三導(dǎo)電插塞電連接；所述第一導(dǎo)電插塞、第二導(dǎo)電插塞和第三導(dǎo)電插塞中，一個與所述源極電連接、一個與所述漏極電連接、另一個與所述柵極電連接?？蛇x的，所述半導(dǎo)體器件為射頻開關(guān)?？蛇x的，還包括：位于所述第二層間介質(zhì)層內(nèi)的第四導(dǎo)電插塞和第五導(dǎo)電插塞，所述第四導(dǎo)電插塞與第一互連線電連接，所述第五導(dǎo)電插塞與第二互連線電連接；位于所述第二層間介質(zhì)層上的第四互連線和第五互連線，所述第四互連線與第四導(dǎo)電插塞電連接，所述第五互連線與第五導(dǎo)電插塞電連接。另外，本發(fā)明還提供了一種半導(dǎo)體器件的形成方法，包括：提供襯底；形成位于所述襯底的晶體管，所述晶體管包括：柵極、源極和漏極；在所述襯底和晶體管上形成第一層間介質(zhì)層；在所述第一層間介質(zhì)層內(nèi)形成第一導(dǎo)電插塞和第二導(dǎo)電插塞；在所述第一層間介質(zhì)層上形成第一互連線和第二互連線，所述第一互連線與第一導(dǎo)電插塞電連接，所述第二互連線與第二導(dǎo)電插塞電連接；在所述第一互連線、第二互連線和第一層間介質(zhì)層上形成第二層間介質(zhì)層；在所述第一層間介質(zhì)層及第二層間介質(zhì)層內(nèi)形成第三導(dǎo)電插塞；在所述第二層間介質(zhì)層上形成第三互連線，所述第三互連線與第三導(dǎo)電插塞電連接；所述第一導(dǎo)電插塞、第二導(dǎo)電插塞和第三導(dǎo)電插塞中，一個與所述源極電連接、一個與所述漏極電連接、另一個與所述柵極電連接。可選的，形成所述第三互連線之前，還包括：在所述第二層間介質(zhì)層內(nèi)形成第四導(dǎo)電插塞和第五導(dǎo)電插塞，所述第四導(dǎo)電插塞與第一互連線電連接，所述第五導(dǎo)電插塞與第二互連線電連接；在形成所述第三互連線的同時，還在所述第二層間介質(zhì)層上形成第四互連線和第五互連線，所述第四互連線與第四導(dǎo)電插塞電連接，所述第五互連線與第五導(dǎo)電插塞電連接?？蛇x的，所述第三導(dǎo)電插塞、第四導(dǎo)電插塞和第五導(dǎo)電插塞的形成方法包括：對所述第二層間介質(zhì)層進(jìn)行第一刻蝕，以形成露出所述第一互連線的第一孔，及露出所述第二互連線的第二孔；對所述第二層間介質(zhì)層及第一層間介質(zhì)層進(jìn)行第二刻蝕，以形成第三孔；向所述第一孔、第二孔及第三孔內(nèi)填充金屬，填充有金屬的第一孔為第四導(dǎo)電插塞，填充有金屬的第二孔為第五導(dǎo)電插塞，填充有金屬的第三孔為第三導(dǎo)電插塞?？蛇x的，形成第二層間介質(zhì)層之前，在所述第一互連線和第二互連線上形成刻蝕阻擋層；所述第三導(dǎo)電插塞、第四導(dǎo)電插塞和第五導(dǎo)電插塞的形成方法包括：在所述第二層間介質(zhì)層上形成圖形化光刻膠層；以所述圖形化光刻膠層為掩模進(jìn)行刻蝕，以在第二層間介質(zhì)層內(nèi)形成露出所述第一互連線的第一孔及露出所述第二互連線的第二孔，同時在第二層間介質(zhì)層及第一層間介質(zhì)層內(nèi)形成第三孔；去除所述圖形化光刻膠層之后，向所述第一孔、第二孔及第三孔內(nèi)填充金屬，填充有金屬的第一孔為第四導(dǎo)電插塞，填充有金屬的第二孔為第五導(dǎo)電插塞，填充有金屬的第三孔為第三導(dǎo)電插塞?？蛇x的，所述刻蝕阻擋層的材料為TiN。可選的，所述第一層間介質(zhì)層的厚度為0.5至1微米，所述第二層間介質(zhì)層的厚度為0.5至1.5微米。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：在半導(dǎo)體器件中，第一互連線和第二互連線在同一層，第三互連線與第一互連線、第二互連線不在同一層：在第一互連線與柵極電連接、第二互連線與源極電連接、第三互連線與漏極電連接時，第二互連線與第三互連線之間的距離增大，因此，第二互連線與第三互連線之間的寄生電容減小，在第二互連線與第三互連線之間的寄生電容對器件性能有影響時，減小了兩者之間的寄生電容對半導(dǎo)體器件性能的影響，該半導(dǎo)體器件可以為射頻電路，相應(yīng)的可以減少射頻信號的泄漏；在第一互連線與漏極電連接、第二互連線與源極電連接、第三互連線與柵極電連接時，第一互連線與第三互連線之間的距離增大，第二互連線與第三互連線之間的距離增大，因此，第一互連線與第三互連線之間的寄生電容減小，第二互連線與第三互連線之間的寄生電容減小，在第一互連線與第三互連線之間的寄生電容對器件性能有影響，或第二互連線與第三互連線之間的寄生電容對器件性能有影響時，減小了兩者之間的寄生電容對半導(dǎo)體器件性能的影響。附圖說明圖1是現(xiàn)有一種半導(dǎo)體器件的俯視圖；圖2是沿圖1中AA方向的剖面圖；圖3是本發(fā)明的實(shí)施例一中半導(dǎo)體器件的俯視圖；圖4是沿圖3中BB方向的剖面圖；圖5是本發(fā)明的實(shí)施例二中半導(dǎo)體器件的俯視圖；圖6是沿圖5中CC方向的剖面圖。具體實(shí)施方式造成射頻電路中存在嚴(yán)重的射頻信號泄漏現(xiàn)象的原因如下：如圖1所示，第二互連線6B和第三互連線6C之間具有一定的正對面積，因此，第二互連線6B和第三互連線6C之間會形成寄生電容C，造成射頻信號從寄生電容C泄漏，而這恰恰是射頻設(shè)備使用中不希望出現(xiàn)的現(xiàn)象。當(dāng)寄生電容C越大，射頻信號的泄漏越嚴(yán)重。在其他半導(dǎo)體器件中，如果第一互連線和第二互連線之間的寄生電容對器件性能有影響，那么第一互連線和第二互連線之間的寄生電容大的話，也會降低器件的性能。同樣，如果第一互連線和第三互連線之間的寄生電容對器件性能有影響，那么第一互連線和第三互連線之間的寄生電容大的話，也會降低器件的性能。為了解決上述問題，本發(fā)明提供了一種半導(dǎo)體器件，半導(dǎo)體器件包括位于同一層的第一互連線、第二互連線，但第三互連線和第一互連線、第二互連線位于不同層，第一互連線、第二互連線、第三互連線中一個與晶體管的源極電連接，另一個與晶體管的漏極電連接，第三個與晶體管的柵極電連接。通過增大第三互連線與第一互連線、第二互連線之間的距離，以此來減小第三互連線與第一互連線、第二互連線之間的寄生電容，從而可以減小該寄生電容對器件性能的影響。為了使本發(fā)明的技術(shù)術(shù)語更加清楚，不至于影響本發(fā)明的保護(hù)范圍，對本發(fā)明中使用的技術(shù)術(shù)語做如下限定：第一互連線、第二互連線、第三互連線指晶體管上方的第一層互連線，也就是說，是通過直接與晶體管連接的導(dǎo)電插塞與晶體管電連接的互連線，且該互連線與該導(dǎo)電插塞接觸。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。實(shí)施例一實(shí)施例一的半導(dǎo)體器件中，與源極、漏極電連接的兩個互連線之間的寄生電容對半導(dǎo)體器件性能影響比較大。第二互連線與源極電連接，第三互連線與漏極電連接，第二互連線和第三互連線之間的距離增加，相應(yīng)的，兩者之間的寄生電容減小。如圖3和圖4所示，半導(dǎo)體器件100包括：襯底110；位于襯底110的晶體管，該晶體管包括：位于襯底110上的柵極121、位于襯底110內(nèi)的源極122和漏極123；位于襯底110和晶體管上的第一層間介質(zhì)層130；位于第一層間介質(zhì)層130內(nèi)的第一導(dǎo)電插塞151和第二導(dǎo)電插塞152，第一導(dǎo)電插塞151與柵極121電連接，第二導(dǎo)電插塞152與源極122電連接；位于第一層間介質(zhì)層130上的第一互連線141和第二互連線142，第一互連線141與第一導(dǎo)電插塞151電連接，第二互連線142與第二導(dǎo)電插塞152電連接；位于第一層間介質(zhì)層130、第一互連線141和第二互連線142上的第二層間介質(zhì)層160；位于第一層間介質(zhì)層130和第二層間介質(zhì)層160內(nèi)的第三導(dǎo)電插塞153，第三導(dǎo)電插塞153與漏極123電連接；位于第二層間介質(zhì)層160上的第三互連線143，第三互連線143與第三導(dǎo)電插塞153電連接。如圖3所示，第二互連線142與第三互連線143具有一定的正對面積。所述正對面積是指：將第三互連線143降低到和第二互連線142位于同一水平面的位置時，兩者之間的正對面積。本實(shí)施例中，由于第二互連線142與第三互連線143位于不同層，因此，第二互連線142與第三互連線143之間的距離增大，第二互連線142與第三互連線143之間的寄生電容C1減小，減小了兩者之間的寄生電容C1對半導(dǎo)體器件性能的影響。例如，當(dāng)半導(dǎo)體器件100應(yīng)用在射頻電路中時，射頻信號會經(jīng)由第二互連線142上方的其他層互連線（未圖示）發(fā)送至第二互連線142、再被第三互連線143接收，或者，射頻信號會經(jīng)由第三互連線143上方的其他層互連線（未圖示）發(fā)送至第三互連線143、再被第二互連線142接收，由于第二互連線142和第三互連線143之間的寄生電容C1減小了，因此從寄生電容C1泄漏的射頻信號減少了，而這恰恰是射頻設(shè)備使用中希望出現(xiàn)的。在本實(shí)施例中，繼續(xù)參照圖3和圖4所示，第一互連線141與第三互連線143之間具有一定的正對面積。所述正對面積是指：將第三互連線143降低到和第一互連線141位于同一水平面的位置時，兩者之間的正對面積。因此，第一互連線141和第三互連線143之間會形成寄生電容C2。本實(shí)施例中，由于第一互連線141與第三互連線143位于不同層，因此，第一互連線141與第三互連線143之間的距離增大，第一互連線141與第三互連線143之間的寄生電容C2減小，如果寄生電容C2對器件性能也有影響，那么減小寄生電容C2，就可以更好的提高半導(dǎo)體器件的性能。因此，當(dāng)半導(dǎo)體器件中，與柵極、漏極電連接的兩個互連線之間的寄生電容對半導(dǎo)體器件性能影響比較大時，也可以采取實(shí)施例一的技術(shù)方案來達(dá)到提高半導(dǎo)體器件性能的目的。在本實(shí)施例中，半導(dǎo)體器件100為射頻開關(guān)。在本實(shí)施例中，襯底110為絕緣體上硅襯底（SOI）。在其他實(shí)施例中，襯底110也可以為其他適于用作襯底的材料。在本實(shí)施例中，所述晶體管為金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET），柵極121位于襯底110上方，源極122和漏極123位于襯底110內(nèi)。但需說明的是，所述晶體管不應(yīng)僅僅局限于金屬氧化物半導(dǎo)體場效應(yīng)晶體管，它還可以為其他類型的晶體管。在本實(shí)施例中，第一層間介質(zhì)層130和第二層間介質(zhì)層160的材料為氧化硅。在本實(shí)施例中，第一互連線141、第二互連線142和第三互連線143的材料為鋁。在本實(shí)施例中，半導(dǎo)體器件100還包括：位于第二層間介質(zhì)層160內(nèi)的第四導(dǎo)電插塞和第五導(dǎo)電插塞（未圖示），所述第四導(dǎo)電插塞與第一互連線141電連接，所述第五導(dǎo)電插塞與第二互連線142電連接；位于第二層間介質(zhì)層160上的第四互連線和第五互連線（未圖示），所述第四互連線與第四導(dǎo)電插塞電連接，所述第五互連線與第五導(dǎo)電插塞電連接。下面結(jié)合圖3和圖4對實(shí)施例一中的半導(dǎo)體器件的形成方法作介紹。首先，提供襯底110，形成襯底110上的晶體管，所述晶體管包括：柵極121、源極122和漏極123。晶體管的具體形成方法可以參考現(xiàn)有晶體管的形成方法，在此不再贅述。接著，在襯底110和晶體管上形成第一層間介質(zhì)層130。在本實(shí)施例中，第一層間介質(zhì)層130的材料為氧化硅，可以采用化學(xué)氣相沉積（CVD）的方法在襯底110和晶體管上形成一層層間介質(zhì)層，然后進(jìn)行化學(xué)機(jī)械研磨（CMP）處理，以形成表面平坦化的第一層間介質(zhì)層130。在具體實(shí)施例中，第一層間介質(zhì)層130的厚度為0.5至1微米（包括端點(diǎn)）。接著，在第一層間介質(zhì)層130內(nèi)形成第一導(dǎo)電插塞151和第二導(dǎo)電插塞152，第一導(dǎo)電插塞151與柵極121電連接，第二導(dǎo)電插塞152與源極122電連接。第一導(dǎo)電插塞151和第二導(dǎo)電插塞152的形成方法可以參考現(xiàn)有導(dǎo)電插塞的形成方法，在此不再贅述。接著，在第一層間介質(zhì)層130上形成第一互連線141和第二互連線142，第一互連線141與第一導(dǎo)電插塞151電連接，第二互連線142與第二導(dǎo)電插塞152電連接。第一互連線141和第二互連線142的形成方法可以參考現(xiàn)有互連線的形成方法，在此不再贅述。接著，在第一互連線141、第二互連線142和第一層間介質(zhì)層130上形成第二層間介質(zhì)層160。在本實(shí)施例中，第二層間介質(zhì)層160的材料為氧化硅，可以采用化學(xué)氣相沉積的方法在第一互連線141、第二互連線142和第一層間介質(zhì)層130上形成一層層間介質(zhì)層，然后進(jìn)行化學(xué)機(jī)械研磨處理，以形成表面平坦化的第二層間介質(zhì)層160。在具體實(shí)施例中，第二層間介質(zhì)層160的厚度為0.5至1.5微米（包括端點(diǎn)）。接著，在第一層間介質(zhì)層130及第二層間介質(zhì)層160內(nèi)形成第三導(dǎo)電插塞153，第三導(dǎo)電插塞153與漏極123電連接。然后，在第二層間介質(zhì)層160上形成第三互連線143，第三互連線143與第三導(dǎo)電插塞153電連接。第三互連線143的形成方法可以參考現(xiàn)有互連線的形成方法，在此不再贅述。在本實(shí)施例中，在形成第三互連線143之前，還包括：在第二層間介質(zhì)層160內(nèi)形成第四導(dǎo)電插塞和第五導(dǎo)電插塞（未圖示），所述第四導(dǎo)電插塞與第一互連線141電連接，所述第五導(dǎo)電插塞與第二互連線142電連接；在形成第三互連線143的同時，還形成第四互連線和第五互連線（未圖示），第三互連線143、第四互連線和第五互連線位于同一層，第四互連線144與第四導(dǎo)電插塞電連接，第五互連線與第五導(dǎo)電插塞電連接。在一個實(shí)施例中，第三導(dǎo)電插塞153、第四導(dǎo)電插塞和第五導(dǎo)電插塞的形成方法包括：對第二層間介質(zhì)層160進(jìn)行第一刻蝕，以形成露出第一互連線141的第一孔，及露出第二互連線142的第二孔；對第二層間介質(zhì)層160及第一層間介質(zhì)層130進(jìn)行第二刻蝕，以形成第三孔；向所述第一孔、第二孔及第三孔內(nèi)填充金屬，填充有金屬的第一孔為第四導(dǎo)電插塞，填充有金屬的第二孔為第五導(dǎo)電插塞，填充有金屬的第三孔為第三導(dǎo)電插塞153，所述金屬可以為黏合層Ti/TiN及黏合層上的鎢層。所述第一刻蝕步驟可以在第二刻蝕步驟之前進(jìn)行，也可以在第二刻蝕步驟之后進(jìn)行。在另一個實(shí)施例中，第三導(dǎo)電插塞153、第四導(dǎo)電插塞和第五導(dǎo)電插塞同步形成。在這種情況下，在形成第二層間介質(zhì)層160之前，需在第一互連線141和第二互連線142上形成刻蝕阻擋層（未圖示），形成刻蝕阻擋層的方法包括：在第一層間介質(zhì)層130上形成互連線金屬層，及位于互連線金屬層上的刻蝕阻擋層；對所述刻蝕阻擋層及互連線金屬層進(jìn)行刻蝕，以形成第一互連線141和第二互連線142，以及位于第一互連線141和第二互連線142上的刻蝕阻擋層。在這種情況下，形成第三導(dǎo)電插塞153、第四導(dǎo)電插塞和第五導(dǎo)電插塞的方法包括：在第二層間介質(zhì)層160上形成圖形化光刻膠層；以所述圖形化光刻膠層為掩模進(jìn)行刻蝕，以在第一層間介質(zhì)層130內(nèi)形成露出第一互連線141的第一孔及露出第二互連線142的第二孔，同時在第二層間介質(zhì)層160及第一層間介質(zhì)層130內(nèi)形成第三孔；去除所述圖形化光刻膠層之后，向所述第一孔、第二孔及第三孔內(nèi)填充金屬，填充有金屬的第一孔為第四導(dǎo)電插塞，填充有金屬的第二孔為第五導(dǎo)電插塞，填充有金屬的第三孔為第三導(dǎo)電插塞153。在刻蝕過程中，第一互連線141及第二互連線142上的刻蝕阻擋層可以保護(hù)第一互連線141及第二互連線142不被刻蝕，可以根據(jù)第三孔與第一孔（或第二孔）之間的深度差，以及層間介質(zhì)層（包括第二層間介質(zhì)層160和第一層間介質(zhì)層130）與刻蝕阻擋層之間的刻蝕選擇比，來確定刻蝕阻擋層的厚度，以使第一互連線141及第二互連線142不會被刻蝕。在具體實(shí)施例中，所述刻蝕阻擋層的材料為TiN。為了使得對第二層間介質(zhì)層160和第一層間介質(zhì)層130進(jìn)行刻蝕以形成所述第三孔的工藝，以及填充金屬的工藝更容易實(shí)現(xiàn)，需使所述第三孔具有較小的深寬比，因此，應(yīng)使第二層間介質(zhì)層160和第一層間介質(zhì)層130的厚度之和盡可能小一些。在本實(shí)施例中，第一層間介質(zhì)層130的厚度為0.5至1微米，第二層間介質(zhì)層160的厚度為0.5至1.5微米，可以達(dá)到此目的。實(shí)施例二實(shí)施例二的半導(dǎo)體器件中，與柵極、漏極電連接的兩個互連線之間的寄生電容對半導(dǎo)體器件性能影響比較大。第一互連線與漏極電連接，第三互連線與柵極電連接，第一互連線和第三互連線之間的距離增加，相應(yīng)的，兩者之間的寄生電容減小。本實(shí)施例與實(shí)施例一之間的區(qū)別在于：如圖6所示，第三導(dǎo)電插塞153與柵極121電連接，第一導(dǎo)電插塞151與漏極123電連接，第二導(dǎo)電插塞152與源極122電連接；如圖5所示，第三互連線143和第一互連線141具有一定的第一正對面積，第三互連線143和第二互連線142具有一定的第二正對面積，所述第一正對面積是指：將第三互連線143降低到和第一互連線141位于同一水平面的位置時，兩者之間的正對面積；所述第二正對面積是指：將第三互連線143降低到和第二互連線142位于同一水平面的位置時，兩者之間的正對面積。因此，第一互連線141和第三互連線143之間會形成寄生電容C2，第二互連線142和第三互連線143之間會形成寄生電容C1。實(shí)施例二中，如圖5和圖6所示，由于第二互連線142與第三互連線143位于不同層，因此，第二互連線142與第三互連線143之間的距離增大，第二互連線142與第三互連線143之間的寄生電容C1減小，如果寄生電容C1對器件性能也有影響，那么減小寄生電容C1，就可以更好的提高半導(dǎo)體器件的性能。因此，當(dāng)半導(dǎo)體器件中，與柵極、源極電連接的兩個互連線之間的寄生電容對半導(dǎo)體器件性能影響比較大時，也可以采取實(shí)施例二的技術(shù)方案來達(dá)到提高半導(dǎo)體器件性能的目的。本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)施例二與實(shí)施例一之間半導(dǎo)體器件的結(jié)構(gòu)區(qū)別，對實(shí)施例一中的半導(dǎo)體器件形成方法作出相應(yīng)調(diào)整，以獲得實(shí)施例二中半導(dǎo)體器件的形成方法，在此不再贅述。雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。